CN110109006A - 一种jtag电平转接板、单板及单板调试系统 - Google Patents

一种jtag电平转接板、单板及单板调试系统 Download PDF

Info

Publication number
CN110109006A
CN110109006A CN201910265779.2A CN201910265779A CN110109006A CN 110109006 A CN110109006 A CN 110109006A CN 201910265779 A CN201910265779 A CN 201910265779A CN 110109006 A CN110109006 A CN 110109006A
Authority
CN
China
Prior art keywords
jtag
level
veneer
interface
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910265779.2A
Other languages
English (en)
Inventor
段园周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou DPTech Technologies Co Ltd
Original Assignee
Hangzhou DPTech Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou DPTech Technologies Co Ltd filed Critical Hangzhou DPTech Technologies Co Ltd
Priority to CN201910265779.2A priority Critical patent/CN110109006A/zh
Publication of CN110109006A publication Critical patent/CN110109006A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318597—JTAG or boundary scan test of memory devices

Abstract

本说明书提供了一种JTAG电平转接板、单板及单板调试系统，所述JTAG电平转接板用于单板的JTAG测试，所述电平转接板包括印刷电路板，所述印刷电路板上设有至少两个不同电平的JTAG转接接口，所述至少两个不同电平的JTAG转接接口之间设有电平转换电路，所述电平转换电路用于转换两个所述JTAG转接接口之间交互的信号电平。本发明考虑到仅在测试阶段才会用到电平转换，平时单板上的电平转换芯片并不工作，故本发明将单板上的电平转换芯片去掉，单独设计了一电平转接板，在调试时，将设计的电平转接板与单板连接，调试结束后，断开连接；通过电平转接板的独立设计，可以减少单板的boom成本以及设计的复杂程度，并提高单板系统的可靠性，降低单板上电路系统的功耗。

Description

一种JTAG电平转接板、单板及单板调试系统
技术领域
本说明书涉及通信领域，尤其涉及一种JTAG电平转接板、单板及单板调试系统。
背景技术
JTAG是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。现今多数的高级器件都支持JTAG协议,如DSP、FPGA、ARM、部分单片机器件等，由于JTAG接口特点是接口简单、下载速度快、通用性好，这些器件几乎都使用JTAG接口作为程序下载、调试接口。标准的JTAG接口是4线，分别为模式选择(TMS)、时钟(TCK)、数据输入线(TDI)和数据输出线(TDO)；相关JTAG引脚的定义为：TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式。
随着电子技术的发展，各种芯片的集成度越来越高，体积功耗也越来越小，各芯片IO口的电平电压也越来越低，同时，各芯片的JTAG接口的电平也越来越低，一般为1.51V，而JTAG连接器上JTAG线缆对应的电平一般为3.3V，大于各芯片的JTAG接口的电平，故需要在电路单板上加设一个电平转换芯片，调试用的JTAG连接器上的JTAG线缆先连接至电平转换芯片，与芯片的JTAG接口连接时，需要单板上的电平转换芯片将待调试芯片的JTAG接口的电平转换至JTAG线缆支持的电平。如此，才可实现对单板进行仿真测试。
发明内容
为克服相关技术中存在的问题，本说明书提供了一种JTAG电平转接板、单板及单板调试系统。
根据本说明书实施例的第一方面，提供一种JTAG电平转接板，所述电平转接板用于单板的JTAG测试，所述电平转接板包括印刷电路板，所述印刷电路板上设有至少两个不同电平的JTAG转接接口，所述至少两个不同电平的JTAG转接接口之间设有电平转换电路，所述电平转换电路用于转换两个所述JTAG转接接口之间交互的信号电平。
根据本说明书实施例的第二方面，提供一种单板，所述单板包括印刷电路板，所述印刷电路板上设有至少一个芯片，所述至少一个芯片连接有JTAG接口，其中，所述JTAG接口的电平与所述至少一个芯片上具有的JTAG信号功能管脚的电平相同。
根据本说明书实施例的第三方面，提供一种单板调试系统，所述系统包括：
单板，所述单板包括第一印刷电路板，所述第一印刷电路板设有至少一个芯片，所述至少一个芯片连接有JTAG接口，其中所述JTAG接口的电平与所述至少一个芯片上具有相同信号功能的管脚的电平相同；
电平转换板，所述电平转换板包括第二印刷电路板，所述第二印刷电路板上设有第一JTAG转接接口以及第二JTAG转接接口，所述第一JTAG转接接口与所述第二JTAG转接接口之间设有电平转换电路，所述电平转换电路用于转换所述第一JTAG转接接口与所述第二JTAG转接接口之间交互的信号电平；其中，所述第一JTAG转接接口与所述JTAG接口连接。
本说明书的实施例提供的技术方案可以包括以下有益效果：
本说明书实施例中，提供了一种单板，所述单板上不设置电平转换芯片，直接将待测试芯片的相同信号功能的管脚引出至JTAG接口，然后，将该JTAG接口与提供的电平转接板上对应的第一JTAG转接接口连接，接收相应的信号，再通过电平转接板上的电平转接电路将信号的电平转换至JTAG线缆支持的信号电平，并将该JTAG线缆支持的信号发送至第二JTAG转接接口，由JTAG线缆连接至所述第二JTAG转接接口，以读写所述JTAG线缆支持的信号。其中，由于只有在调试阶段才会用到电平转换，平时单板上的电平转换芯片并不工作，故本发明将单板上的电平转换芯片去掉，单独设计了一电平转接板，在调试时，将设计的电平转接板与单板连接，调试结束后，断开连接；通过电平转接板的独立设计，可以减少单板的boom成本以及设计的复杂程度，并提高单板系统的可靠性，降低单板上电路系统的功耗。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本说明书的实施例，并与说明书一起用于解释本说明书的原理。
图1是本说明书根据一示例性实施例示出的一种单板。
图2是本说明书根据一示例性实施例示出的另一种单板。
图3是本说明书根据一示例性实施例示出的另一种单板。
图4是本说明书根据一示例性实施例示出的一种JTAG电平转接板。
图5是本说明书根据一示例性实施例示出的一种单板调试系统。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本说明书相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本说明书的一些方面相一致的装置和方法的例子。
在本说明书使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本说明书。在本说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本说明书可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本说明书范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
接下来对本说明书实施例进行详细说明。
如图1所示，图1是本说明书根据一示例性实施例示出的一种单板。所述单板上包括有待测试的集成芯片，比如CPU、FPGA或DSP等，所述芯片的JTAG功能管脚，比如TCK、TMS、TDI以及TDO这些管脚，其支持的信号电平一般较低，一般为1.5V。所述单板上还设有JTAG接口，所述JTAG接口用于与外部测试用的JTAG线缆连接，由于JTAG线缆上支持传输的信号的电平相对来说较大，一般为3.3V，故单板上的JTAG接口处支持的信号电平和JTAG线缆上支持传输的信号的电平相同，也为3.3V。故欲实现芯片上JTAG功能管脚与所述JTAG接口连接，实现数据信号传输，相关技术中，在单板上设计了一个电平转换芯片，用于实现芯片JTAG功能管脚处信号的电平与JTAG接口处支持信号的电平之间的转换，以匹配芯片与JTAG接口之间的电平。在图中可知，该电平转换芯片实现了信号电平为1.5V与信号电平为3.3V之间的转换。
通过在单板上增加一电平转换芯片来解决该技术问题，但是考虑到单板在正常使用的情况下，是不需要使用到该电平转换芯片的，只有在单板调试时才用到该电平转换芯片。如此，单板上的电平转换芯片使用率较低，且在单板上增加一个芯片会增加BOOM成本以及增加单板的设计复杂度；另外还使得单板的可靠性降低，功耗增加。
在本发明一个实施例中，如图2所示，图2是本说明书根据一示例性实施例示出的另一种单板，所述单板包括印刷电路板，所述印刷电路板上设有至少一个芯片，该芯片可以是CPU、FPGA或DSP等中的一个或多个，所述至少一个芯片连接有JTAG接口，也就是说，芯片上JTAG功能管脚(TCK、TMS、TDI以及TDO)直接连接至单板上的JTAG接口。其中，所述JTAG接口的电平与所述至少一个芯片上具有相同信号功能的管脚(即JTAG信号功能管脚)的电平相同，即所述芯片上JTAG信号功能管脚与JTAG接口依据信号功能对应连接，其中，JTAG接口处信号的电平与芯片上JTAG功能管脚处信号的电平相同，都为较低的电平，比如1.5V。
另外，JTAG接口上还有从外部或芯片获取的电源电压，如图中所述的V1.5以及V3.3。
在一个实施例中，如图3所示，图3是本说明书根据一示例性实施例示出的另一种单板，所述印刷电路板上设有至少两个芯片(如图中的CPU和FPGA)，所述至少两个芯片都连接至所述JTAG接口，所述至少两个芯片中的JTAG信号功能管脚均与所述JTAG接口中相应的复用管脚连接。其中，由图中所示，从所述JTAG接口的相应复用管脚(TCK_、TMS_、TDI_以及TDO_)处分别引出了4根功能线，分别与各个芯片的JTAG信号功能管脚对应连接。
在一个实施例中，所述至少两个芯片中的一个芯片的JTAG信号功能管脚与所述复用管脚之间设有选通电路，所述选通电路用于对所述至少两个芯片中的一个芯片进行选通。由图3可以看出，在每个芯片与所述JTAG接口之间都设有一个选通电路，所述功能线上有多个与各芯片对应的选通电路，将其中一个选通电路选通，而其他选通电路不选通，则选通的选通电路对应芯片即与JTAG接口连接了，通过在JTAG接口连接外部的电路，即可实现对该芯片进行测试。
在一个实施例中，所述选通电路包括有拨码开关，所述拨码开关一端与其中一个芯片的JTAG信号功能管脚连接，另一端与所述复用管脚连接。此处，通过拨码开关的设置来实现对选通电路的选通或关断，具体可以是：拨码开关有0和1两个状态，拨到1时代表对应的选通电路选通，拨到0时则代表对于的选通电路未选通，每次测试时，将待测试芯片对应的选通电路中的拨码开关状态置为1，而其他的选通电路中的拨码开关状态置为0，则可实现对待测试芯片进行测试时的连通。
在本实施例中，前述的JTAG接口处信号的电平与芯片上JTAG功能管脚处信号的电平都为1.5V，这只是示例性的，其电平值也可以是其他较低电平，此处不做限制。另外，若单板上有多个芯片时，JTAG接口的复用管脚处的信号电平与对应选通的芯片的JTAG功能管脚处的信号电平相同。一般来说，各芯片的JTAG功能管脚处的信号电平为1.5V，故在一示例性实施例中，所述JTAG接口的复用管脚处的信号电平也为1.5V。
在本实施例中，所述单板上并未设置有电平转换芯片，所述JTAG接口的信号电平与外部JTAG线缆支持的信号电平并不相同，故在芯片测试时，JTAG线缆并不能直接的连接至所述JTAG接口。
在本发明一个实施例中，如图4所示，图4为本说明书一示例性实施例示出的一种JTAG电平转接板，所述电平转接板用于单板的JTAG测试，所述电平转接板包括印刷电路板，所述印刷电路板上设有至少两个不同电平的JTAG转接接口，所述至少两个不同电平的JTAG转接接口之间设有电平转换电路，所述电平转换电路用于转换两个所述JTAG转接接口之间交互的信号电平。其中，所述至少两个不同电平的JTAG转接接口包括有：与待测试单板上的JTAG接口连接的第一JTAG转接接口，以及与调试用的JTAG线缆连接的第二JTAG转接接口。其中，所述第一JTAG转接接口处的信号电平与单板上的JTAG接口处的信号电平一致，一般为1.5V；所述第二JTAG转接接口处的信号电平与外部测试用的JTAG线缆支持的信号电平一致，一般为3.3V。
在一个实施例中，所述第一JTAG转接接口接收待调试单板提供的电源，并为所述电平转换电路提供电源。其中，由于JTAG接口上接收有单板上的电源V1.5以及V3.3，当所述第一JTAG转接接口与前述提出的所述单板上的JTAG接口连接时，所述第一JTAG转接接口则获取JTAG接口上的电源V1.5以及V3.3，并基于所述电源，来为所述电平转换电路供电。
在本实施例中，独立的设计了一个JTAG电平转接板，所述JTAG电平转接板上设置有用来与外部所述单板连接的一个JTAG转接接口，以及还设有用来与外部JTAG线缆连接的另一个JTAG转接接口，一般而言，两个所述JTAG转接接口处的信号电平不同，故在这两个JTAG转接接口之间加入有电平转换电路，来实现两个所述JTAG转接接口处的信号电平的转换。
在一个实施例中，如图5所示，图5为根据一示例性实施例示出的一种单板调试系统，所述系统包括有：
单板，所述单板包括第一印刷电路板，所述第一印刷电路板设有至少一个芯片(CPU/FPGA)，所述至少一个芯片连接有JTAG接口，其中所述JTAG接口的电平与所述至少一个芯片上具有相同信号功能的管脚(即各芯片的JTAG功能管脚)的电平相同；
电平转换板，所述电平转换板包括第二印刷电路板，所述第二印刷电路板上设有第一JTAG转接接口以及第二JTAG转接接口，所述第一JTAG转接接口与所述第二JTAG转接接口之间设有电平转换电路，所述电平转换电路用于转换所述第一JTAG转接接口与所述第二JTAG转接接口之间交互的信号电平；
其中，所述电平转换板上的第一JTAG转接接口与所述单板上的JTAG接口连接。所述电平转换板上的第二JTAG转接接口与外部的JTAG线缆连接。
在一个实施例中，所述单板上的JTAG接口与所述电平转换板上的第一JTAG转接接口通过线缆连接，还可以是，所述电平转换板上的第一JTAG转接接口插接在所述单板上的JTAG接口，以实现连接，其具体连接方式，本发明不做具体限制。另外，连接后所述单板通过所述JTAG接口以及第一JTAG转接接口为所述电平转换板提供电源。
在一个实施例中，所述系统中还包括调试仿真器，所述调试仿真器通过JTAG线缆连接至所述第二JTAG转接接口。
下面举一个具体的例子，来说明本方案，具体为：
如图5所示，所述芯片的JTAG功能管脚处的电平为1.5V，而测试用的JTAG线缆支持的电平为3.3V，此时则需要电平转换将电平为1.5V的信号转换为电平为3.3V的信号，来完成测试。传统的技术方案中，是将电平转换芯片放在单板上，使得单板上的JTAG接口处的电平即为3.3V，可直接与JTAG线缆连接。
而本方案中，将电平转换电路单独设计，并设计与电平转换电路配合的两个JTAG转接接口，将它们在一个电平转接板上，当需要对单板上芯片进行测试时，则先将所述电平转接板连接至单板上，然后再把JTAG线缆与电平转接板连接。其中，待测试单板上则不再设置有电平转换芯片，这样待测试单板上不对信号进行电平转换，则单板上的JTAG接口处的信号电平仍为1.5V。
具体连接为：将单板的JTAG接口与所述电平转接板的第一JTAG转接接口连接，则所述电平转接板的第一JTAG转接接口处的信号电平也为1.5V，连接后，所述单板为所述电平转接板供电，所述电平转化电路工作，将第一JTAG转接接口处的电平为1.5V的信号转换成电平为3.3V的信号给第二JTAG转接接口，然后，再把JTAG线缆连接至所述电平转接板上的第二JTAG转接接口，而JTAG线缆支持传输的信号的电平也为3.3V，如此，则可以进行调试了。其中，第一JTAG转接接口与第二JTAG转接接口的电平不同，设计时使得两接口不一样，以防止单板没有经过电平转换板而直接连接到JTAG线缆而损坏芯片。
待调试结束后，考虑到单板正常工作阶段，不需要电平转接板，故单板断开与所述电平转接板的连接或拔出该电平转接板。
可见，在本说明书实施例中，提供了一种单板，所述单板上不设置电平转换芯片，直接将待测试芯片的相同信号功能的管脚引出至JTAG接口，然后，将该JTAG接口与提供的电平转接板上对应的第一JTAG转接接口连接，接收相应的信号，再通过电平转接板上的电平转接电路将信号的电平转换至JTAG线缆支持的信号电平，并将该JTAG线缆支持的信号发送至第二JTAG转接接口，由JTAG线缆连接至所述第二JTAG转接接口，以读写所述JTAG线缆支持的信号。其中，由于只有在调试阶段才会用到电平转换，平时单板上的电平转换芯片并不工作，故本发明将单板上的电平转换芯片去掉，单独设计了一电平转接板，在调试时，将设计的电平转接板与单板连接，调试结束后，断开连接；通过电平转接板的独立设计，可以减少单板的boom成本以及设计的复杂程度，并提高单板系统的可靠性，降低单板上电路系统的功耗。
本领域技术人员在考虑说明书及实践这里申请的发明后，将容易想到本说明书的其它实施方案。本说明书旨在涵盖本说明书的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本说明书的一般性原理并包括本说明书未申请的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本说明书的真正范围和精神由下面的权利要求指出。
应当理解的是，本说明书并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本说明书的范围仅由所附的权利要求来限制。
以上所述仅为本说明书的较佳实施例而已，并不用以限制本说明书，凡在本说明书的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书保护的范围之内。

Claims (10)

1.一种JTAG电平转接板，其特征在于，所述电平转接板用于单板的JTAG测试，所述电平转接板包括印刷电路板，所述印刷电路板上设有至少两个不同电平的JTAG转接接口，所述至少两个不同电平的JTAG转接接口之间设有电平转换电路，所述电平转换电路用于转换两个所述JTAG转接接口之间交互的信号电平。
2.根据权利要求1所述的一种JTAG电平转接板，其特征在于，所述至少两个不同电平的JTAG转接接口包括有：与待测试的单板上的JTAG接口连接的第一JTAG转接接口，以及与调试用的JTAG线缆连接的第二JTAG转接接口。
3.根据权利要求2所述的一种JTAG电平转接板，其特征在于，所述第一JTAG转接接口接收待调试的单板提供的电源，并为所述电平转换电路提供电源。
4.一种单板，其特征在于，所述单板包括印刷电路板，所述印刷电路板上设有至少一个芯片，所述至少一个芯片连接有JTAG接口，其中，所述JTAG接口的电平与所述至少一个芯片上具有的JTAG信号功能管脚的电平相同。
5.根据权利要求4所述的一种单板，其特征在于，所述印刷电路板上设有至少两个芯片，所述至少两个芯片都连接至所述JTAG接口，所述至少两个芯片中的JTAG信号功能管脚均与所述JTAG接口中相应的复用管脚连接。
6.根据权利要求5所述的一种单板，其特征在于，所述至少两个芯片中的一个芯片的JTAG信号功能管脚与所述复用管脚之间设有选通电路，所述选通电路用于对所述至少两个芯片中的一个芯片进行选通。
7.根据权利要求6所述的一种单板，其特征在于，所述选通电路包括有拨码开关，所述拨码开关一端与其中一个芯片的JTAG信号功能管脚连接，另一端与所述复用管脚连接。
8.一种单板调试系统，其特征在于，所述系统包括：
单板，所述单板包括第一印刷电路板，所述第一印刷电路板设有至少一个芯片，所述至少一个芯片连接有JTAG接口，其中所述JTAG接口的电平与所述至少一个芯片上具有相同信号功能的管脚的电平相同；
电平转换板，所述电平转换板包括第二印刷电路板，所述第二印刷电路板上设有第一JTAG转接接口以及第二JTAG转接接口，所述第一JTAG转接接口与所述第二JTAG转接接口之间设有电平转换电路，所述电平转换电路用于转换所述第一JTAG转接接口与所述第二JTAG转接接口之间交互的信号电平；其中，所述第一JTAG转接接口与所述JTAG接口连接。
9.根据权利要求8所述的一种单板调试系统，其特征在于，所述单板上的JTAG接口与所述电平转换板上的第一JTAG转接接口通过线缆连接，且连接后所述单板为所述电平转换板提供电源。
10.根据权利要求8所述的一种单板调试系统，其特征在于，所述系统还包括调试仿真器，所述调试仿真器通过JTAG线缆连接至所述第二JTAG转接接口。
CN201910265779.2A 2019-04-03 2019-04-03 一种jtag电平转接板、单板及单板调试系统 Pending CN110109006A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910265779.2A CN110109006A (zh) 2019-04-03 2019-04-03 一种jtag电平转接板、单板及单板调试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910265779.2A CN110109006A (zh) 2019-04-03 2019-04-03 一种jtag电平转接板、单板及单板调试系统

Publications (1)

Publication Number Publication Date
CN110109006A true CN110109006A (zh) 2019-08-09

Family

ID=67485065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910265779.2A Pending CN110109006A (zh) 2019-04-03 2019-04-03 一种jtag电平转接板、单板及单板调试系统

Country Status (1)

Country Link
CN (1) CN110109006A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780183A (zh) * 2019-10-16 2020-02-11 中国航空工业集团公司洛阳电光设备研究所 一种用于jtag边界扫描测试的接口电路
CN117728899A (zh) * 2024-02-06 2024-03-19 北京东远润兴科技有限公司 设备联合调试方法、装置、终端设备以及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207198842U (zh) * 2017-07-27 2018-04-06 中国航空综合技术研究所 一种基于jtag的通用型并口故障注入装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207198842U (zh) * 2017-07-27 2018-04-06 中国航空综合技术研究所 一种基于jtag的通用型并口故障注入装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780183A (zh) * 2019-10-16 2020-02-11 中国航空工业集团公司洛阳电光设备研究所 一种用于jtag边界扫描测试的接口电路
CN117728899A (zh) * 2024-02-06 2024-03-19 北京东远润兴科技有限公司 设备联合调试方法、装置、终端设备以及存储介质

Similar Documents

Publication Publication Date Title
CN107704346B (zh) Soc芯片调试方法及调试系统
US7353307B2 (en) Linking addressable shadow port and protocol for serial bus networks
US8972809B2 (en) Test messaging and control circuitry coupled to power pad
CN104965168A (zh) 一种用于集成电路测试的fpga配置系统及方法
US7743278B2 (en) Test access control for plural processors of an integrated circuit
US6754863B1 (en) Scan interface chip (SIC) system and method for scan testing electronic systems
CN101102566B (zh) 一种手机jtag调试接口信号设计方法及其调试方法
CN110083560A (zh) 一种多jtag接口切换芯片、方法及单板调试系统
CN110109006A (zh) 一种jtag电平转接板、单板及单板调试系统
CN204789920U (zh) 一种用于集成电路测试的fpga配置系统
CN105868133A (zh) 一种用于多结点主板的串口远程集中管理方法
CN114019938A (zh) 一种微控制器芯片通信类接口测试系统及其方法
CN101593903A (zh) 测试背板及基于该背板的下载方法和测试方法
US20060080577A1 (en) JTAG interface device of mobile terminal and method thereof
CN107300666B (zh) 一种soc片上嵌入式ip硬核的测试访问隔离结构
CN101184310A (zh) 手机测试装置
CN109062099A (zh) Dsp芯片选择电路及相关设备
US20100235698A1 (en) JTAG Mailbox
CN211375588U (zh) 一种多调试接口切换电路
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
CN110780183B (zh) 一种用于jtag边界扫描测试的接口电路
CN209043946U (zh) 一种jtag链任意连接装置
CN208953913U (zh) Dsp芯片选择电路、装置、控制系统及电器设备
CN102760497A (zh) 含有jtag接口的芯片
KR100606750B1 (ko) 휴대 전화기용 프로그램 다운로딩 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190809