CN110780183A - 一种用于jtag边界扫描测试的接口电路 - Google Patents

一种用于jtag边界扫描测试的接口电路 Download PDF

Info

Publication number
CN110780183A
CN110780183A CN201910984364.0A CN201910984364A CN110780183A CN 110780183 A CN110780183 A CN 110780183A CN 201910984364 A CN201910984364 A CN 201910984364A CN 110780183 A CN110780183 A CN 110780183A
Authority
CN
China
Prior art keywords
boundary scan
interface
interface circuit
circuit
jtag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910984364.0A
Other languages
English (en)
Other versions
CN110780183B (zh
Inventor
张俊刚
李号召
陈三民
王宝星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luoyang Institute of Electro Optical Equipment AVIC
Original Assignee
Luoyang Institute of Electro Optical Equipment AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Luoyang Institute of Electro Optical Equipment AVIC filed Critical Luoyang Institute of Electro Optical Equipment AVIC
Priority to CN201910984364.0A priority Critical patent/CN110780183B/zh
Publication of CN110780183A publication Critical patent/CN110780183A/zh
Application granted granted Critical
Publication of CN110780183B publication Critical patent/CN110780183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种用于JTAG边界扫描测试的接口电路及实现方法，解决了多个边界扫描芯片信号电压不同或者某个芯片进入休眠模式时，无法进行边界扫描测试的问题。包括拨码开关阵列电源选择电路，CPLD/FPGA信号链路选择、数据传输和电平匹配接口电路。该发明通过在单一电压JTAG仿真器和不同电压5V、3.3V、2.5V、1.8V、1.2V JTAG边界扫描芯片中间增加CPLD/FPGA和电平转换芯片，实现单一电压JTAG仿真器同时对不同电压边界扫描芯片的JTAG边界扫描测试。

Description

一种用于JTAG边界扫描测试的接口电路
技术领域
本发明属于电子应用技术领域，涉及一种用于JTAG边界扫描测试的接口电路。
背景技术
JTAG边界扫描允许在PCB贴片后，在电路板上对符合IEEE 1149.1标准的集成电路IC，例如微处理器、DSP、ASIC和CPLD/FPGA进行串行互联边界扫描测试，JTAG接口是一个四线串行(第五条线是可选的)访问端口TAP，包括TDI(测试数据输入)、TDO(测试数据输出)、TCK(测试时钟)、TMS(测试模式选择)，而TRST(测试重置)是可选项。
目前电子技术应用系统中，印制板电路越来越复杂、电路板层数越来越多、电子器件高度集成、使用传统的万用表、示波器测试方法已经不能满足需求。目前普遍采用的方法是应用边界扫描测试技术，但随着器件厂家、种类的增多，不同器件型号具有不同的接口电压标准，无法在同一块电路板上对多个不同器件同时进行边界扫描测试。
本发明提出了一种用于JTAG边界扫描测试的接口电路，解决了以上问题，可实现在单块电路板上同时对多个不同电压接口芯片的测试，提高测试效率同时可节约成本。
发明内容
发明目的
本发明为了解决了多个边界扫描芯片信号电压不同或者某个芯片进入低电压休眠模式时，其他芯片无法进行边界扫描测试的问题，公开了一种用于JTAG边界扫描测试的接口电路。
本发明采用以下技术方案：一种用于JTAG边界扫描测试的接口电路，包括：包括拨码开关阵列电路和CPLD/FPGA信号链路选择、数据传输和电平匹配接口电路，所述拨码开关阵列电路包括若干个电压选择开关，所述若干个电压选择开关与CPLD/FPGA信号链路选择、数据传输和电平匹配接口电路上的电源接口对应，根据需求选择匹配的电压值供电。
优选的，所述的一种用于JTAG边界扫描测试的接口电路，CPLD/FPGA信号链路选择、数据传输和电平匹配接口电路包括可编程逻辑器件CPLD/FPGA、边界扫描芯片接口、仿真器接口。
优选的，所述的一种用于JTAG边界扫描测试的接口电路，所述边界扫描芯片接口和仿真器接口采用双向电平匹配芯片。
优选的，所述的一种用于JTAG边界扫描测试的接口电路，所述拨码开关阵列电路上的电压选择开关与所述双向电平匹配芯片一一对应，所述拨码开关阵列电路根据边界扫描芯片接口连接的边界扫描芯片，以及仿真器接口连接的仿真器选择匹配的电压供电。
优选的，所述的一种用于JTAG边界扫描测试的接口电路，所述CPLD/FPGA信号链路选择、数据传输和电平匹配接口电路通过可编程逻辑器件CPLD/FPGA实现仿真器与不同电压边界扫描芯片之间信号的链路选择和数据传输。
优选的，所述的一种用于JTAG边界扫描测试的接口电路，所述拨码开关阵列电路的每一个电压选择开关可选择5V、3.3V、2.5V、1.8V、1.2V电压。
本发明的优点:
本发明解决了多个边界扫描芯片信号电压不同或者某个芯片进入休眠模式时，无法同时进行边界扫描测试的问题。通过拨码开关阵列实现多路电压的选择，通过可编程CPLD/FPGA芯片实现JTAG仿真器和不同电压芯片之间信号的链路选择和数据传输，通过双向电平转换芯片实现不同电平标准信号的电平转换。
附图说明
图1为拨码开关阵列电路示意图；
图2为CPLD/FPGA信号链路选择、数据传输和电平匹配接口电路示意图。
具体实施方式
下面结合说明书附图来说明本发明的具体实施方式：
外部5.0V、3.3V、2.5V、1.8V、1.5V、1.2V电源电压连接图1所示的拨码开关阵列电路中的各电源选择开关，各电源选择开关分别匹配图2所示的CPLD/FPGA信号链路选择、数据传输和电平匹配接口电路中对应的接口。
本发明通过拨码开关阵列可以匹配5V、3.3V、2.5V、1.8V、1.2V JTAG仿真器；通过拨码开关阵列可以匹配5V、3.3V、2.5V、1.8V、1.2V JTAG边界扫描芯片，边界扫描芯片数量可适当增加；各边界扫描器件同步TCK(测试时钟)时钟；CPLD/FPGA通过编程用于实现JTAG仿真器和不同电压芯片之间信号的链路选择和数据传输；通过选择适当的双向电平芯片和提供合适的电源电压可扩展其他电压仿真器和边界扫描器件。
在本发明的一个实施例中，VCC0开关对应的接口为仿真器接口，VCC1及之后的其他开关对应的是边界扫描芯片接口。VCC0开关可以选择匹配5V、3.3V、2.5V、1.8V、1.2VJTAG仿真器；其他开关可以匹配5V、3.3V、2.5V、1.8V、1.2V边界扫描芯片。
仿真器接口和边界扫描芯片接口均与可编程逻辑器件CPLD/FPGA集成在一个电路中，可编程逻辑器件CPLD/FPGA居中实现JTAG仿真器和不同电压芯片之间信号的链路选择和数据传输。

Claims (6)

1.一种用于JTAG边界扫描测试的接口电路，其特征在于，包括：包括拨码开关阵列电路和CPLD/FPGA信号链路选择、数据传输和电平匹配接口电路，所述拨码开关阵列电路包括若干个电压选择开关，所述若干个电压选择开关与CPLD/FPGA信号链路选择、数据传输和电平匹配接口电路上的电源接口对应，根据需求选择匹配的电压值供电。
2.根据权利要求1所述的一种用于JTAG边界扫描测试的接口电路，其特征在于，CPLD/FPGA信号链路选择、数据传输和电平匹配接口电路包括可编程逻辑器件CPLD/FPGA、边界扫描芯片接口、仿真器接口。
3.根据权利要求2所述的一种用于JTAG边界扫描测试的接口电路，其特征在于，所述边界扫描芯片接口和仿真器接口采用双向电平匹配芯片。
4.根据权利要求3所述的一种用于JTAG边界扫描测试的接口电路，其特征在于，所述拨码开关阵列电路上的电压选择开关与所述双向电平匹配芯片一一对应，所述拨码开关阵列电路根据边界扫描芯片接口连接的边界扫描芯片，以及仿真器接口连接的仿真器选择匹配的电压供电。
5.根据权利要求2所述的一种用于JTAG边界扫描测试的接口电路，其特征在于，所述CPLD/FPGA信号链路选择、数据传输和电平匹配接口电路通过可编程逻辑器件CPLD/FPGA实现仿真器与不同电压边界扫描芯片之间信号的链路选择和数据传输。
6.根据权利要求1到5所述的一种用于JTAG边界扫描测试的接口电路，其特征在于，所述拨码开关阵列电路的每一个电压选择开关可选择5V、3.3V、2.5V、1.8V、1.2V电压。
CN201910984364.0A 2019-10-16 2019-10-16 一种用于jtag边界扫描测试的接口电路 Active CN110780183B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910984364.0A CN110780183B (zh) 2019-10-16 2019-10-16 一种用于jtag边界扫描测试的接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910984364.0A CN110780183B (zh) 2019-10-16 2019-10-16 一种用于jtag边界扫描测试的接口电路

Publications (2)

Publication Number Publication Date
CN110780183A true CN110780183A (zh) 2020-02-11
CN110780183B CN110780183B (zh) 2022-08-23

Family

ID=69385766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910984364.0A Active CN110780183B (zh) 2019-10-16 2019-10-16 一种用于jtag边界扫描测试的接口电路

Country Status (1)

Country Link
CN (1) CN110780183B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710659A (zh) * 2020-07-01 2020-09-25 无锡中微亿芯有限公司 一种利用测试裸片进行测试的硅连接层测试电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19601636A1 (de) * 1996-01-18 1997-07-24 Philips Patentverwaltung Anordnung zum Prüfen von elektronischen Bauteilen
CN203849370U (zh) * 2014-04-01 2014-09-24 无锡市同翔科技有限公司 一种边界扫描测试装置
CN105548863A (zh) * 2015-12-29 2016-05-04 广州慧睿思通信息科技有限公司 一种板级多芯片jtag链互联的结构及方法
CN109387774A (zh) * 2018-12-05 2019-02-26 中国航空工业集团公司洛阳电光设备研究所 一种适用于边界扫描测试的通用电路板
CN110083560A (zh) * 2019-04-03 2019-08-02 杭州迪普科技股份有限公司 一种多jtag接口切换芯片、方法及单板调试系统
CN110109006A (zh) * 2019-04-03 2019-08-09 杭州迪普科技股份有限公司 一种jtag电平转接板、单板及单板调试系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19601636A1 (de) * 1996-01-18 1997-07-24 Philips Patentverwaltung Anordnung zum Prüfen von elektronischen Bauteilen
CN203849370U (zh) * 2014-04-01 2014-09-24 无锡市同翔科技有限公司 一种边界扫描测试装置
CN105548863A (zh) * 2015-12-29 2016-05-04 广州慧睿思通信息科技有限公司 一种板级多芯片jtag链互联的结构及方法
CN109387774A (zh) * 2018-12-05 2019-02-26 中国航空工业集团公司洛阳电光设备研究所 一种适用于边界扫描测试的通用电路板
CN110083560A (zh) * 2019-04-03 2019-08-02 杭州迪普科技股份有限公司 一种多jtag接口切换芯片、方法及单板调试系统
CN110109006A (zh) * 2019-04-03 2019-08-09 杭州迪普科技股份有限公司 一种jtag电平转接板、单板及单板调试系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710659A (zh) * 2020-07-01 2020-09-25 无锡中微亿芯有限公司 一种利用测试裸片进行测试的硅连接层测试电路
CN111710659B (zh) * 2020-07-01 2021-10-22 无锡中微亿芯有限公司 一种利用测试裸片进行测试的硅连接层测试电路

Also Published As

Publication number Publication date
CN110780183B (zh) 2022-08-23

Similar Documents

Publication Publication Date Title
US10551438B2 (en) Wafer with dio bidirectional lead, n dies, domains, clock leads
US7856581B1 (en) Methods and apparatuses for external test methodology and initialization of input-output circuits
US7322000B2 (en) Methods and apparatus for extending semiconductor chip testing with boundary scan registers
US7032151B2 (en) Systems and methods for testing integrated circuits
US8872534B2 (en) Method and apparatus for testing devices using serially controlled intelligent switches
US20200064405A1 (en) Combinatorial serial and parallel test access port selection in a jtag interface
WO2006063043A3 (en) Reduced signaling interface method & apparatus
US8570092B2 (en) Control circuit for connector
CN110780183B (zh) 一种用于jtag边界扫描测试的接口电路
KR20050079350A (ko) 파워모듈의 테스트장치
US10890619B2 (en) Sequential test access port selection in a JTAG interface
CN104635147A (zh) 数据采集终端专用集成电路测试系统
US20080284454A1 (en) Test interface with a mixed signal processing device
CN220367596U (zh) 一种jtag菊花链拓扑结构和jtag调试系统
RU197111U1 (ru) Адаптер тестирования канала PCI Express
CN220650856U (zh) 一种usb3.0测试波形触发电路
Pizzocolo Combining JTAG Boundary Scan with Functional Testing
Kač et al. Implementation of an experimental IEEE 1149.4 mixed− signal test chip
CN104237772A (zh) 除错系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant