CN115296965A - 降低延时的Retimer均衡配置方法、系统及装置 - Google Patents

降低延时的Retimer均衡配置方法、系统及装置 Download PDF

Info

Publication number
CN115296965A
CN115296965A CN202211187341.5A CN202211187341A CN115296965A CN 115296965 A CN115296965 A CN 115296965A CN 202211187341 A CN202211187341 A CN 202211187341A CN 115296965 A CN115296965 A CN 115296965A
Authority
CN
China
Prior art keywords
link
branch
branch link
sending
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211187341.5A
Other languages
English (en)
Other versions
CN115296965B (zh
Inventor
李丹
秦思林
冯军
朱江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202211187341.5A priority Critical patent/CN115296965B/zh
Publication of CN115296965A publication Critical patent/CN115296965A/zh
Application granted granted Critical
Publication of CN115296965B publication Critical patent/CN115296965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0058—Allocation criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明公开了一种降低延时的Retimer均衡配置方法、系统及装置，包括：对整体链路传输进行训练和配置；获取整体链路中各分支链路的均衡参数配置信息；获取训练所得到的上行设备和下行设备发送端的均衡参数配置信息，并寄存于中间设备中。本发明通过先对整体链路传输进行训练和配置，从而获得合适的均衡配置参数，然后将训练所得到的上行设备和下行设备的发送端的均衡配置参数直接寄存在中间设备中。当中间设备通过第二、第三分支链路的发送端向上行设备和下行设备发送信号时，就可以直接调用合适的均衡配置参数，不需要再进行一次均衡配置，从而也就避免了均衡配置延时。即解决现有技术中存在无法很好的解决信号传输的延时缺点。

Description

降低延时的Retimer均衡配置方法、系统及装置
技术领域
本发明涉及芯片技术领域，涉及一种降低延时的Retimer均衡配置方法、系统及装置。
背景技术
目前在AI服务器中，计算节点和管理节点多通过PCIE总线连通，由于PCIE总线速度快，带宽高，是连接CPU与各个设备的主要IO总线。在PCIE链路中，上行设备(CPU等)和下行设备(终端芯片等)之间会进行PCIE链路协商，使两端设备的发送端均衡器(TXEQ)配置为最优值。均衡器配置方面，在级联Retimer链路中，级联的Retimer会把协商的链路分成三部分（上行设备，中间设备（Retimer），下行设备），使协商过程变得更复杂，从而导致终端接收信号的时间变长。为解决上述问题主要有以下两种现有技术的专利文献：
现有技术1、专利号为CN110035015A，名称为一种优化级联Retimer链路协商过程的方法的中国发明专利，提供了一种优化级联Retimer链路协商过程的方法，包括以下步骤：基于预先设定的整个链路的最大协商总时长和每个发送端均衡器所消耗的时长确定每部分链路所能调试的所述发送端均衡器的最大数量；通过仿真确定适合所述每部分链路的参数值；以及基于所述参数值，选定不超过所述最大数量个的参数以对所述链路的发送端均衡器进行配置。通过本发明，可以使Retimer在协商过程中尽可能调试较少的TXEQ，使协商过程尽快完成。
现有技术1中专利的目的：主要是可以使Retimer在协商过程中尽可能调试较少的TXEQ，使协商过程尽快完成。
现有技术1中的专利不足：该专利强调通过仿真确定适合所述每部分链路的参数值，仿真的准确性与可靠度并不一定保持较高的水准，现实使用过程中可能存在与仿真结果不同的可能，那么就需要根据实际情况再重新花时间进行链路协商的训练，这样对于整体目标是降低EQ延时来说，仍然是存在问题。
现有技术2、专利号为CN109918329A，名称为一种配置Retimer芯片的通信系统以及通信方法的中国专利，公开了一种配置Retimer芯片的通信系统以及通信方法，通信系统包括：第一处理板和第二处理板，第一处理板与第二处理板通过串行小型计算机系统接口SAS线缆连接，第一处理板的Retimer芯片经由PCIe链路分别与主机和SAS连接器相连；所述Retimer芯片经过切换芯片连接至少一个存储器，所述至少一个存储器保存对应长度线缆的Retimer配置信息；所述切换芯片连接控制器，所述控制器读取所述SAS连接器连接的所述线缆的控制信号，以控制所述切换芯片打开相应存储器的通道；根据所述存储器中保存的对应长度线缆的Retimer配置信息配置所述Retimer芯片。本发明提供的系统和方法用以解决现有技术中，不同的线缆长度造成PCIE链路长度不同，无法灵活配置Retimer芯片以适应当前链路长度要求的技术问题。
现有技术2中专利的目的：解决不同的线缆长度造成PCIE链路长度不同，无法灵活配置Retimer芯片以适应当前链路长度要求的技术问题。
现有技术2中专利的不足：该专利强调通过SAS线缆进行连接，那么在别的连接条件下，该方法未必可行，应用范围较小。同时该专利需要提前将对应长度线缆的Retimer配置信息存储到存储器中，即需要提前预知链路长度。
综上所述，针对于信号传输的延时问题愈发明显，现有技术均无法很好的解决信号传输的延时问题。
发明内容
本发明的目的是为了解决现有技术中存在无法很好的解决信号传输的延时缺点，而提出的一种降低延时的Retimer均衡配置方法、系统及装置。
为了实现上述目的，本发明采用了如下技术方案：
本发明第一方面提供了一种降低延时的Retimer均衡配置方法，包括：
对整体链路传输进行训练和配置；
获取整体链路中各分支链路的均衡参数配置信息；
获取训练所得到的上行设备和下行设备发送端的均衡参数配置信息，并寄存于中间设备中。
在一些实施方式中，将上行设备来/回传输中间设备的链路分别定义为：第一分支链路/第二分支链路；
将上行设备来/回传输中间设备的链路分别定义为：第一分支链路/第二分支链路；
在初始发送端为上行设备时，所述第一分支链路和第二分支链路均衡配置方法包括如下步骤：
步骤一：上行设备通过第一分支链路发送静默指令至中间设备/上行设备中，中间设备暂停第一分支链路的均衡配置，同时第一分支链路进入静默省电模式；
步骤二：中间设备通过所述第二分支链路发送配置指令至上行设备中，第二分支链路的发送端和接收端开始均衡配置流程，直至第二分支链路两端完成均衡配置，获取第二分支链路的最终发送参数和最终接收参数；
步骤三：第二分支链路完成均衡配置，上行设备的发送端通过第一分支链路向中间设备请求指令，让第二分支链路将其发送端上的最终发送参数发送至第二分支链路的接收端；
步骤四：第二分支链路的接收端通过上行设备上的自身电路将最终发送参数发送给第一分支链路的发送端，将获取到的最终发送参数作为第一分支链路发送端的发送参数，完成第一分支链路发送端的均衡配置；
步骤五：第二分支链路接收端将其最终接收参数，通过上行设备的自身电路发送给第一分支链路的发送端，第一分支链路的发送端通过第一分支链路将最终接收参数发送至中间设备中的接收端内，中间设备将获取到的最终接收参数作为第一分支链路接收端的接收参数，完成第一分支链路接收端的均衡配置；
在初始发送端为中间设备时，所述第一分支链路和第二分支链路均衡配置方法包括如下步骤：
步骤一：中间设备通过第二分支链路发送静默指令至上行设备中，上行设备暂停第二分支链路的均衡配置，同时第二分支链路进入静默省电模式；
步骤二：上行设备通过第一分支链路发送配置指令至中间设备中，第一分支链路的发送端和接收端开始均衡配置流程，直至第一分支链路两端完成均衡配置，第一分支链路的最终发送参数和最终接收参数；
步骤三：第一分支链路完成均衡配置，中间设备的发送端通过第二分支链路向上行设备请求指令，让第一分支链路将其发送端上的最终发送参数发送至第一分支链路的接收端；
步骤四：第一分支链路的接收端通过中间设备上的自身电路将最终发送参数发送给第二分支链路的发送端，将获取到的最终发送参数作为第二分支链路发送端的发送参数，完成第二分支链路发送端的均衡配置；
步骤五：第一分支链路接收端将其最终接收参数，通过中间设备的自身电路发送给第二分支链路的发送端，第二分支链路的发送端通过第二分支链路将最终接收参数发送至上行设备中的接收端内，上行设备将获取到的最终接收参数作为第二分支链路接收端的接收参数，完成第二分支链路接收端的均衡配置。
在一些实施方式中，将中间设备来/回传输下行设备的链路分别定义为：第三分支链路/第四分支链路；
在初始发送端为中间设备时，所述第三分支链路和第四分支链路均衡配置方法包括如下步骤：
步骤一：中间设备通过第三分支链路发送静默指令至下行设备/中间设备中，下行设备暂停第三分支链路的均衡配置，同时第三分支链路进入静默省电模式；
步骤二：下行设备通过所述第四分支链路发送配置指令至中间设备中，第四分支链路的发送端和接收端开始均衡配置流程，直至第四分支链路两端完成均衡配置，获取第四分支链路的最终发送参数和最终接收参数；
步骤三：第四分支链路完成均衡配置，中间设备的发送端通过第三分支链路向下行设备请求指令，让第四分支链路将其发送端上的最终发送参数发送至第四分支链路的接收端；
步骤四：第四分支链路的接收端通过中间设备上的自身电路将最终发送参数发送给第三分支链路的发送端，将获取到的最终发送参数作为第三分支链路发送端的发送参数，完成第三分支链路发送端的均衡配置；
步骤五：第四分支链路接收端将其最终接收参数，通过中间设备的自身电路发送给第三分支链路的发送端，第三分支链路的发送端通过第三分支链路将最终接收参数发送至下行设备中的接收端内，下行设备将获取到的最终接收参数作为第三分支链路接收端的接收参数，完成第三分支链路接收端的均衡配置；
在初始发送端为下行设备时，所述第三分支链路和第四分支链路均衡配置方法包括如下步骤：
步骤一：下行设备通过第四分支链路发送静默指令至中间设备中，中间设备暂停第四分支链路的均衡配置，同时第四分支链路进入静默省电模式；
步骤二：中间设备通过所述第三分支链路发送配置指令至下行设备中，第三分支链路的发送端和接收端开始均衡配置流程，直至第三分支链路两端完成均衡配置，获取第三分支链路的最终发送参数和最终接收参数；
步骤三：第三分支链路完成均衡配置，下行设备的发送端通过第四分支链路向中间设备请求指令，让第三分支链路将其发送端上的最终发送参数发送至第三分支链路的接收端；
步骤四：第三分支链路的接收端通过下行设备上的自身电路将最终发送参数发送给第四分支链路的发送端，将获取到的最终发送参数作为第四分支链路发送端的发送参数，完成第四分支链路发送端的均衡配置；
步骤五：第三分支链路接收端将其最终接收参数，通过下行设备的自身电路发送给第四分支链路的发送端，第四分支链路的发送端通过第四分支链路将最终接收参数发送至中间设备中的接收端内，中间设备将获取到的最终接收参数作为第四分支链路接收端的接收参数，完成第四分支链路接收端的均衡配置。
在一些实施方式中，当第一分支链路、第二分支链路、第三分支链路、第四分支链路长度均相等时；
在第一分支链路和第四分支链路开始发送时：
第二分支链路、第三分支链路发送端直接获取第一分支链路、第四分支链路发送端的均衡配置参数；
第二分支链路、第三分支链路的接收端获取第一分支链路、第四分支链路的接收端均衡配置参数；
在第二分支链路和第三分支链路开始发送时：
第一分支链路、第四分支链路发送端直接获取第二分支链路、第三分支链路发送端的均衡配置参数；
第一分支链路、第四分支链路的接收端获取第二分支链路、第三分支链路的接收端均衡配置参数。
在一些实施方式中，通过PCLE链路训练码流/外围设备对整体链路传输进行训练和配置。
本发明第二方面还提供了一种降低延时的Retimer均衡配置系统，采用了本发明第一方面提供的一种降低延时的Retimer均衡配置方法，所述上行设备包括：CPU芯片;
所述中间设备包括：Retimer芯片；
所述下行设备包括：终端芯片或显卡芯片；
其中，所述上行设备、所述下行设备中均设置有寄存器。
在一些实施方式中，所述均衡配置系统还包括：
控制管理单元，所述控制管理单元分别与所述上行设备、所述下行设备和所述中间设备交互相连，所述控制管理单元用于调取各链路的均衡配置参数。
在一些实施方式中，所述控制管理单元包括：BMC芯片或CPLD芯片或MCU芯片。
本发明第三方面还提供了一种降低延时的Retimer均衡配置装置，采用本发明第二方面提供的一种降低延时的Retimer均衡配置系统。
本发明的有益效果为：
本发明通过先对整体链路传输进行训练和配置，从而获得合适的均衡配置参数，然后将训练所得到的上行设备和下行设备的发送端的均衡配置参数直接寄存在中间设备中。当中间设备通过第二、第三分支链路的发送端向上行设备和下行设备发送信号时，就可以直接调用合适的均衡配置参数，不需要再进行一次均衡配置，从而也就避免了均衡配置延时。同样的，第二、三分支链路的接收端也可以直接获取第一、四分支链路的接收端的均衡配置参数，从而避免均衡配置延时问题。即解决现有技术中存在无法很好的解决信号传输的延时缺点。同时本专利不需要提前预知链路长度，也不需要通过仿真确定适合各部分链路的参数值。也即本发明有效的避免均衡配置延时的技术问题，从而降低整体链路信号传输时间。
附图说明
图1为本发明实施例中提供的一种降低延时的Retimer均衡配置方法的方法示意图；
图2为本发明实施例中提供的一种降低延时的Retimer均衡配置方法的整体构造示意图；
图3为本发明实施例中提供的一种降低延时的Retimer均衡配置方法的实施示意图（第一、二分支链路与第三、四分支链路长度不同时）；
图4为本发明实施例中提供的一种降低延时的Retimer均衡配置方法的实施示意图（第一、二分支链路与第三、四分支链路长度相同时）；
图5为本发明实施例中提供的一种降低延时的Retimer均衡配置方法的第一分支链路与第二分支链路的均衡配置参数转换示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
EQ在通信系统的基带或中频部分插入的，能够校正传输信道幅度频率特性和相位频率特性，减少码间干扰，起到补偿作用的滤波器。分为频域均衡器和时域均衡器。
Retimer就类似于一个PHY芯片，其信号在经过Retimer的时候，通过内部的时钟重构信号，使其信号传输能量增加，然后再继续传输。Retimer是内部具有CDR(数据时钟恢复)的IC，实现数据的恢复之后然后再此按照串行通道把信号发送出去。可以减轻信号的抖动。因此Retimer能够实现比Redriver更好的降低物理损耗的效果，但是复杂的Retimer也会增加更多的延时。
PCIe的链路训练指的是通过初始化PCIe链路的物理层、端口配置信息、发送接收模块以及相关的链路的状态，并了解链路对端的拓扑结构，最终让PCIe链路两端的设备进行数据通信的过程。
参照图1-5，本发明第一方面提供了一种降低延时的Retimer均衡配置方法，如图2，通过将上行设备来/回传输中间设备的链路分别定义为：第一分支链路/第二分支链路；即上行设备传输至中间设备中的链路定义为第一分支链路，将中间设备反馈传输至上行设备中的链路定义为第二分支链路。将中间设备来/回传输下行设备的链路分别定义为：第三分支链路/第四分支链路。即中间设备传输至下行设备中的链路定义为第三分支链路，将下行设备传输至中间设备中的链路定义为第四分支链路。在对各链路进行EQ参数配置前，首先可以利用PCLE链路训练码流或者通过外围设备先对整体链路传输进行训练和配置，从而获得合适的均衡配置参数，而后发送端作为主控端，将训练所得到的上行设备和下行设备的发送端的EQ配置参数直接寄存在中间设备中，以便于后续进行调取。
具体的，所述第一分支链路和第二分支链路均衡配置方法包括如下步骤：
步骤一：上行设备/中间设备通过第一分支链路/第二分支链路发送静默指令至中间设备/上行设备中，中间设备/上行设备暂停第一分支链路/第二分支链路的均衡配置，同时第一分支链路/第二分支链路进入静默省电模式；
步骤二：中间设备/上行设备通过所述第二分支链路/第一分支链路发送配置指令至上行设备/中间设备中，第二分支链路/第一分支链路的发送端和接收端开始均衡配置流程，直至第二分支链路/第一分支链路两端完成均衡配置，获取第二分支链路/第一分支链路的最终发送参数和最终接收参数；
步骤三：第二分支链路/第一分支链路完成均衡配置，上行设备/中间设备的发送端通过第一分支链路/第二分支链路向中间设备/上行设备请求指令，让第二分支链路/第一分支链路将其发送端上的最终发送参数发送至第二分支链路/第一分支链路的接收端；
步骤四：第二分支链路/第一分支链路的接收端通过上行设备/中间设备上的自身电路将最终发送参数发送给第一分支链路/第二分支链路的发送端，将获取到的最终发送参数作为第一分支链路/第二分支链路发送端的发送参数，完成第一分支链路/第二分支链路发送端的均衡配置；
步骤五：第二分支链路/第一分支链路接收端将其最终接收参数，通过上行设备/中间设备的自身电路发送给第一分支链路/第二分支链路的发送端，第一分支链路/第二分支链路的发送端通过第一分支链路/第二分支链路将最终接收参数发送至中间设备/上行设备中的接收端内，中间设备/上行设备将获取到的最终接收参数作为第一分支链路/第二分支链路接收端的接收参数，完成第一分支链路/第二分支链路接收端的均衡配置。即在第一分支链路和第二分支链路上的发送端和接收端的均衡配置，可以以下两种方式中其中一种进行均衡配置：
1、以第一分支链路进行开始其发送端和接收端的均衡配置，让第一分支链路上发送端的均衡配置完成的最终发送参数发送给第一分支链路中接收端中，后以上行设备中的自身电路进行发送至第二分支链路的发送端，完成后续均衡配置；
2、以第二分支链路进行开始其发送端和接收端的均衡配置，让第二分支链路上发送端的均衡配置完成的最终发送参数发送给第二分支链路中接收端中，后以上行设备中的自身电路进行发送至第一分支链路的发送端，完成后续均衡配置。即第一种均衡配置方式和第二种均衡配置方式，均衡配置参数发送方向相反，其余原理一致。
在此为理解整体链路中上述各链路的均衡配置方法，以第一种走向方式，如下作出两种实施例举例：
实施例一：如图3所示，上行设备为CPU，中间设备为Retimer，下行设备为显卡芯片。从CPU到Retimer的连接通过X86主板，其传输损耗为28dB/15inch；从Retimer到显卡芯片经由PCIE卡槽，通过PCIE标卡进行连接，其传输损耗为10dB/15inch。
首先进行PCIE链路训练，得到合适的EQ配置参数，CPU作为主控端控制Retimer发送端和接收端的EQ参数配置，从而使第二、第三分支链路发送端（Retimer）能够直接获取第一、第四分支链路发送端（CPU、显卡芯片）的EQ配置。同理，第二、三分支链路的接收端同样通过CPU主控端的控制调度，直接获取第一、四分支链路的接收端EQ配置，实现避免重复EQ配置的目标，降低了EQ延时。
链路训练完毕后，开始信号的传输，先由CPU发送信号，经由第一分支链路到Retimer，由于Retimer在CPU的控制下，已经获取了CPU发送端的EQ配置，所以不需要再进行EQ配置，当信号经由第二分支链路传输回CPU时可以省去EQ配置直接进行信号传输，同理，由于Retimer已经记录了显卡芯片发送端的EQ配置，所以信号从Retimer经过第三分支链路传输到显卡芯片不需要再进行EQ配置。整体减少了EQ配置时间，从而避免了EQ延时。
实施例二：参照图4，本实例是一种比较特殊的情况，第一至第四链路这四条链路的长度相同，且传输损耗都是10dB/15inch。
首先进行PCIE链路训练，得到合适的EQ配置参数，CPU作为主控端控制Retimer发送端和接收端的EQ参数配置，从而使第二、第三分支链路发送端（Retimer）能够直接获取第一、第四分支链路发送端（CPU、终端芯片）的EQ配置。同理，第二、三分支链路的接收端同样通过CPU主控端的控制调度，直接获取第一、四分支链路的接收端EQ配置，实现避免重复EQ配置的目标，降低了EQ延时。
链路训练完毕后，此时，四条链路的发送端和接收端的EQ配置完全相同，这种情况下，只需要配置一条链路发送端和接收端的EQ参数即可应用到整个系统，相比于实例一少了一半的时间，能够使EQ配置时间更加简短，EQ延时更短。即当第一分支链路、第二分支链路、第三分支链路、第四分支链路长度均相等时；
在第一分支链路和第四分支链路开始发送时：
第二分支链路、第三分支链路发送端直接获取第一分支链路、第四分支链路发送端的均衡配置参数；第二分支链路、第三分支链路的接收端获取第一分支链路、第四分支链路的接收端均衡配置参数；
在第二分支链路和第三分支链路开始发送时：
第一分支链路、第四分支链路发送端直接获取第二分支链路、第三分支链路发送端的均衡配置参数；第一分支链路、第四分支链路的接收端获取第二分支链路、第三分支链路的接收端均衡配置参数。
具体应用为：开始信号的传输，先由CPU发送信号，经由第一分支链路到Retimer，由于Retimer在CPU的控制下，已经获取了CPU发送端的EQ配置，所以不需要再进行EQ配置，当信号经由第二分支链路传输回CPU时可以省去EQ配置直接进行信号传输，同理，信号从Retimer传输到终端芯片，由于第三和第四分支链路与第一和第二分支链路长度相等，在CPU的控制下可以直接沿用第一、第二分支链路的EQ配置，即第三分支链路与第四分支链路的发送端EQ配置相同，第三分支链路与第四分支链路的接收端EQ配置相同，从而能够实现避免重复EQ配置的目标，降低EQ延时。
为进一步了解清楚整体链路之间如何均衡参数转换的，参照图5，在此进行以第一分支链路和第二分支链路之间如何进行转换，进行如下举例：
步骤1：在均衡配置开始时，Retimer的RTX1（第二分支链路的发送端）通过第二分支链路发送码型序列，通知CPU的CRX1（第二分支链路的接收端）暂不开始第二分支链路的均衡配置（training），第二分支链路两端RTX1与CRX1进入静默省电模式；
步骤2：同时，CPU的CTX1（第一分支链路的发送端）在第一分支链路上发送training码型序列（均衡配置指令）至Retimer的RRX1（第一分支链路的接收端），两端开始正常training流程并调整各自EQ参数（CTX1调整发送参数，RRX1调整接收参数），直至RRX1接收端误码率满足training判定要求，此时第一分支链路的两端配置完成；
步骤3：第一分支链路的两端配置完成，Retimer的RTX1通过第二分支链路向CPU请求将其最终发送参数ts1（CTX1的发送参数）发送给自己（RRX1），并将该参数通过自身电路发送给第二分支链路的发送端RTX1，以此作为其发送参数，同时将RTX1的EQ（均衡配置）完成标志为1（即已完成）；
步骤4：同时，RRX1也将最终完成时的接收参数rs1通过自身电路发送给RTX1，并经由第二分支链路发送给CPU的CRX1，以此作为其接收参数，并告知CPU将其CRX1的EQ完成标志为1（即已完成）；
步骤5：待链路2两端均标志EQ完成，第二分支链路直接进入下一阶段，无需再作正常training。
中间设备到下行设备之间的均衡配置与上行设备到中间设备的原理一致。第三分支链路与第四分支链路之间可相互调取各发送端的均衡配置参数，减少均衡配置的花费时间。具体的，所述第三分支链路和第四分支链路均衡配置方法包括如下步骤：
步骤一：中间设备/下行设备通过第三分支链路/第四分支链路发送静默指令至下行设备/中间设备中，下行设备/中间设备暂停第三分支链路/第四分支链路的均衡配置，同时第三分支链路/第四分支链路进入静默省电模式；
步骤二：下行设备/中间设备通过所述第四分支链路/第三分支链路发送配置指令至中间设备/下行设备中，第四分支链路/第三分支链路的发送端和接收端开始均衡配置流程，直至第四分支链路/第三分支链路两端完成均衡配置，获取第四分支链路/第三分支链路的最终发送参数和最终接收参数；
步骤三：第四分支链路/第三分支链路完成均衡配置，中间设备/下行设备的发送端通过第三分支链路/第四分支链路向下行设备/中间设备请求指令，让第四分支链路/第三分支链路将其发送端上的最终发送参数发送至第四分支链路/第三分支链路的接收端；
步骤四：第四分支链路/第三分支链路的接收端通过中间设备/下行设备上的自身电路将最终发送参数发送给第三分支链路/第四分支链路的发送端，将获取到的最终发送参数作为第三分支链路/第四分支链路发送端的发送参数，完成第三分支链路/第四分支链路发送端的均衡配置；
步骤五：第四分支链路/第三分支链路接收端将其最终接收参数，通过中间设备/下行设备的自身电路发送给第三分支链路/第四分支链路的发送端，第三分支链路/第四分支链路的发送端通过第三分支链路/第四分支链路将最终接收参数发送至下行设备/中间设备中的接收端内，下行设备/中间设备将获取到的最终接收参数作为第三分支链路/第四分支链路接收端的接收参数，完成第三分支链路/第四分支链路接收端的均衡配置。即在第三分支链路和第四分支链路上的发送端和接收端的均衡配置，可以以下两种方式中其中一种进行均衡配置：
1、以第三分支链路进行开始其发送端和接收端的均衡配置，让第三分支链路上发送端的均衡配置完成的最终发送参数发送给第三分支链路中接收端中，后以下行设备中的自身电路进行发送至第四分支链路的发送端，完成后续均衡配置；
2、以第四分支链路进行开始其发送端和接收端的均衡配置，让第四分支链路上发送端的均衡配置完成的最终发送参数发送给第四分支链路中接收端中，后以中间设备中的自身电路进行发送至第三分支链路的发送端，完成后续均衡配置。即第三分支链路和第四分支链路种使用的第一种均衡配置方式和第二种均衡配置方式，均衡配置参数发送方向相反，其余原理一致。
本发明第二方面还提供了一种降低延时的Retimer均衡配置系统，采用了第一方面中所述的一种降低延时的Retimer均衡配置方法，所述上行设备包括：CPU芯片;
所述中间设备包括：Retimer芯片；
所述下行设备包括：终端芯片或显卡芯片；
其中，所述上行设备、所述下行设备中均设置有寄存器，所述寄存器用于寄存各链路的最终发送参数和最终接收参数。
在一些实施方式中，所述均衡配置系统还包括：
控制管理单元，所述控制管理单元分别与所述上行设备、所述下行设备和所述中间设备交互相连，所述控制管理单元用于调取各链路的均衡配置参数，以便于实现上述各链路之间的均衡配置参数协商和调取。
在一些实施方式中，所述控制管理单元包括：BMC芯片或CPLD芯片或MCU芯片，以便于实现较为复杂的控制各链路之间的均衡配置参数调取。
本发明第三方面还提供了一种降低延时的Retimer均衡配置装置，采用上述中所述的一种降低延时的Retimer均衡配置系统。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种降低延时的Retimer均衡配置方法，其特征在于，包括：
对整体链路传输进行训练和配置；
获取整体链路中各分支链路的均衡参数配置信息；
获取训练所得到的上行设备和下行设备发送端的均衡参数配置信息，并寄存于中间设备中。
2.根据权利要求1所述的一种降低延时的Retimer均衡配置方法，其特征在于，
将上行设备来/回传输中间设备的链路分别定义为：第一分支链路/第二分支链路；
在初始发送端为上行设备时，所述第一分支链路和第二分支链路均衡配置方法包括如下步骤：
步骤一：上行设备通过第一分支链路发送静默指令至中间设备/上行设备中，中间设备暂停第一分支链路的均衡配置，同时第一分支链路进入静默省电模式；
步骤二：中间设备通过所述第二分支链路发送配置指令至上行设备中，第二分支链路的发送端和接收端开始均衡配置流程，直至第二分支链路两端完成均衡配置，获取第二分支链路的最终发送参数和最终接收参数；
步骤三：第二分支链路完成均衡配置，上行设备的发送端通过第一分支链路向中间设备请求指令，让第二分支链路将其发送端上的最终发送参数发送至第二分支链路的接收端；
步骤四：第二分支链路的接收端通过上行设备上的自身电路将最终发送参数发送给第一分支链路的发送端，将获取到的最终发送参数作为第一分支链路发送端的发送参数，完成第一分支链路发送端的均衡配置；
步骤五：第二分支链路接收端将其最终接收参数，通过上行设备的自身电路发送给第一分支链路的发送端，第一分支链路的发送端通过第一分支链路将最终接收参数发送至中间设备中的接收端内，中间设备将获取到的最终接收参数作为第一分支链路接收端的接收参数，完成第一分支链路接收端的均衡配置；
在初始发送端为中间设备时，所述第一分支链路和第二分支链路均衡配置方法包括如下步骤：
步骤一：中间设备通过第二分支链路发送静默指令至上行设备中，上行设备暂停第二分支链路的均衡配置，同时第二分支链路进入静默省电模式；
步骤二：上行设备通过第一分支链路发送配置指令至中间设备中，第一分支链路的发送端和接收端开始均衡配置流程，直至第一分支链路两端完成均衡配置，第一分支链路的最终发送参数和最终接收参数；
步骤三：第一分支链路完成均衡配置，中间设备的发送端通过第二分支链路向上行设备请求指令，让第一分支链路将其发送端上的最终发送参数发送至第一分支链路的接收端；
步骤四：第一分支链路的接收端通过中间设备上的自身电路将最终发送参数发送给第二分支链路的发送端，将获取到的最终发送参数作为第二分支链路发送端的发送参数，完成第二分支链路发送端的均衡配置；
步骤五：第一分支链路接收端将其最终接收参数，通过中间设备的自身电路发送给第二分支链路的发送端，第二分支链路的发送端通过第二分支链路将最终接收参数发送至上行设备中的接收端内，上行设备将获取到的最终接收参数作为第二分支链路接收端的接收参数，完成第二分支链路接收端的均衡配置。
3.根据权利要求2所述的一种降低延时的Retimer均衡配置方法，其特征在于，
将中间设备来/回传输下行设备的链路分别定义为：第三分支链路/第四分支链路；
在初始发送端为中间设备时，所述第三分支链路和第四分支链路均衡配置方法包括如下步骤：
步骤一：中间设备通过第三分支链路发送静默指令至下行设备/中间设备中，下行设备暂停第三分支链路的均衡配置，同时第三分支链路进入静默省电模式；
步骤二：下行设备通过所述第四分支链路发送配置指令至中间设备中，第四分支链路的发送端和接收端开始均衡配置流程，直至第四分支链路两端完成均衡配置，获取第四分支链路的最终发送参数和最终接收参数；
步骤三：第四分支链路完成均衡配置，中间设备的发送端通过第三分支链路向下行设备请求指令，让第四分支链路将其发送端上的最终发送参数发送至第四分支链路的接收端；
步骤四：第四分支链路的接收端通过中间设备上的自身电路将最终发送参数发送给第三分支链路的发送端，将获取到的最终发送参数作为第三分支链路发送端的发送参数，完成第三分支链路发送端的均衡配置；
步骤五：第四分支链路接收端将其最终接收参数，通过中间设备的自身电路发送给第三分支链路的发送端，第三分支链路的发送端通过第三分支链路将最终接收参数发送至下行设备中的接收端内，下行设备将获取到的最终接收参数作为第三分支链路接收端的接收参数，完成第三分支链路接收端的均衡配置；
在初始发送端为下行设备时，所述第三分支链路和第四分支链路均衡配置方法包括如下步骤：
步骤一：下行设备通过第四分支链路发送静默指令至中间设备中，中间设备暂停第四分支链路的均衡配置，同时第四分支链路进入静默省电模式；
步骤二：中间设备通过所述第三分支链路发送配置指令至下行设备中，第三分支链路的发送端和接收端开始均衡配置流程，直至第三分支链路两端完成均衡配置，获取第三分支链路的最终发送参数和最终接收参数；
步骤三：第三分支链路完成均衡配置，下行设备的发送端通过第四分支链路向中间设备请求指令，让第三分支链路将其发送端上的最终发送参数发送至第三分支链路的接收端；
步骤四：第三分支链路的接收端通过下行设备上的自身电路将最终发送参数发送给第四分支链路的发送端，将获取到的最终发送参数作为第四分支链路发送端的发送参数，完成第四分支链路发送端的均衡配置；
步骤五：第三分支链路接收端将其最终接收参数，通过下行设备的自身电路发送给第四分支链路的发送端，第四分支链路的发送端通过第四分支链路将最终接收参数发送至中间设备中的接收端内，中间设备将获取到的最终接收参数作为第四分支链路接收端的接收参数，完成第四分支链路接收端的均衡配置。
4.根据权利要求3所述的一种降低延时的Retimer均衡配置方法，其特征在于，
当第一分支链路、第二分支链路、第三分支链路、第四分支链路长度均相等时；
在第一分支链路和第四分支链路开始发送时：
第二分支链路、第三分支链路发送端直接获取第一分支链路、第四分支链路发送端的均衡配置参数；
第二分支链路、第三分支链路的接收端获取第一分支链路、第四分支链路的接收端均衡配置参数；
在第二分支链路和第三分支链路开始发送时：
第一分支链路、第四分支链路发送端直接获取第二分支链路、第三分支链路发送端的均衡配置参数；
第一分支链路、第四分支链路的接收端获取第二分支链路、第三分支链路的接收端均衡配置参数。
5.根据权利要求3或4所述的一种降低延时的Retimer均衡配置方法，其特征在于，
通过PCLE链路训练码流/外围设备对整体链路传输进行训练和配置。
6.一种降低延时的Retimer均衡配置系统，采用权利要求1-5中任一项所述的一种降低延时的Retimer均衡配置方法，其特征在于，
所述上行设备包括：CPU芯片;
所述中间设备包括：Retimer芯片；
所述下行设备包括：终端芯片或显卡芯片；
其中，所述上行设备、所述下行设备中均设置有寄存器。
7.根据权利要求6所述的一种降低延时的Retimer均衡配置系统，其特征在于，所述均衡配置系统还包括：
控制管理单元，所述控制管理单元分别与所述上行设备、所述下行设备和所述中间设备交互相连，所述控制管理单元用于调取各链路的均衡配置参数。
8.根据权利要求7所述的一种降低延时的Retimer均衡配置系统，其特征在于，
所述控制管理单元包括：BMC芯片或CPLD芯片或MCU芯片。
9.一种降低延时的Retimer均衡配置装置，其特征在于，采用权利要求6-7中任一项所述的一种降低延时的Retimer均衡配置系统。
CN202211187341.5A 2022-09-28 2022-09-28 降低延时的Retimer均衡配置方法、系统及装置 Active CN115296965B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211187341.5A CN115296965B (zh) 2022-09-28 2022-09-28 降低延时的Retimer均衡配置方法、系统及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211187341.5A CN115296965B (zh) 2022-09-28 2022-09-28 降低延时的Retimer均衡配置方法、系统及装置

Publications (2)

Publication Number Publication Date
CN115296965A true CN115296965A (zh) 2022-11-04
CN115296965B CN115296965B (zh) 2022-12-23

Family

ID=83833487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211187341.5A Active CN115296965B (zh) 2022-09-28 2022-09-28 降低延时的Retimer均衡配置方法、系统及装置

Country Status (1)

Country Link
CN (1) CN115296965B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115622846A (zh) * 2022-12-20 2023-01-17 成都电科星拓科技有限公司 基于链路两端均衡参数的eq降低延时方法、系统及装置
CN116049047A (zh) * 2022-12-30 2023-05-02 成都电科星拓科技有限公司 一种eeprom访问结构及访问方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109818886A (zh) * 2018-12-07 2019-05-28 华为技术有限公司 一种配置均衡参数的方法及装置
CN110035015A (zh) * 2019-04-23 2019-07-19 苏州浪潮智能科技有限公司 一种优化级联Retimer链路协商过程的方法
CN113742273A (zh) * 2020-05-30 2021-12-03 华为技术有限公司 一种均衡训练方法、装置及系统
US20220123972A1 (en) * 2020-10-15 2022-04-21 Parade Technologies, Ltd. High Speed Data Links with Low-Latency Retimer
CN114443537A (zh) * 2022-01-28 2022-05-06 浪潮(山东)计算机科技有限公司 一种pcie信号发送端参数配置方法、装置、设备及介质
CN114691558A (zh) * 2021-10-20 2022-07-01 澜起电子科技(上海)有限公司 低延迟重定时器及延迟控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109818886A (zh) * 2018-12-07 2019-05-28 华为技术有限公司 一种配置均衡参数的方法及装置
CN110035015A (zh) * 2019-04-23 2019-07-19 苏州浪潮智能科技有限公司 一种优化级联Retimer链路协商过程的方法
CN113742273A (zh) * 2020-05-30 2021-12-03 华为技术有限公司 一种均衡训练方法、装置及系统
US20220123972A1 (en) * 2020-10-15 2022-04-21 Parade Technologies, Ltd. High Speed Data Links with Low-Latency Retimer
CN114691558A (zh) * 2021-10-20 2022-07-01 澜起电子科技(上海)有限公司 低延迟重定时器及延迟控制方法
CN114443537A (zh) * 2022-01-28 2022-05-06 浪潮(山东)计算机科技有限公司 一种pcie信号发送端参数配置方法、装置、设备及介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115622846A (zh) * 2022-12-20 2023-01-17 成都电科星拓科技有限公司 基于链路两端均衡参数的eq降低延时方法、系统及装置
CN115622846B (zh) * 2022-12-20 2023-03-10 成都电科星拓科技有限公司 基于链路两端均衡参数的eq降低延时方法、系统及装置
CN116049047A (zh) * 2022-12-30 2023-05-02 成都电科星拓科技有限公司 一种eeprom访问结构及访问方法
CN116049047B (zh) * 2022-12-30 2024-04-12 成都电科星拓科技有限公司 一种eeprom访问方法

Also Published As

Publication number Publication date
CN115296965B (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
CN115296965B (zh) 降低延时的Retimer均衡配置方法、系统及装置
US20210081288A1 (en) Cross-talk generation in a multi-lane link during lane testing
TW200533107A (en) Programmable measurement mode for a serial point to point link
WO2014209676A1 (en) Transition time measurement of pam4 transmitters
US11467909B1 (en) Peripheral component interconnect express interface device and operating method thereof
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
EP2237500A1 (en) A route table lookup system, ternary content addressable memory and network processor
CN110784259B (zh) 一种基于pam4的一体化光模块误码测试仪
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN114442514B (zh) 一种基于fpga的usb3.0/3.1控制系统
CN112084736B (zh) 一种基于fpga的usb3.0物理层收发装置
CN113259205B (zh) 一种多板卡系统内部互联接口测试方法及系统
CN116932450B (zh) PCIe Retimer系统时钟架构及其工作方法
US20070258478A1 (en) Methods and/or apparatus for link optimization
CN108966056B (zh) 一种用于可调谐光装置的控制装置与方法
US12117955B2 (en) Spread spectrum clock negotiation method, and peripheral component interconnect express device and system
US9141459B2 (en) Precursor adaptation algorithm for asynchronously clocked SERDES
CN113986600B (zh) 一种用于芯片串行接口的测试方法、装置和芯片
CN113726425B (zh) 一种有线通信方法、装置、设备及可读存储介质
CN115587057A (zh) 一种服务器系统中高速信号等长设计方法及系统
CN101577598A (zh) 多路信号复用、解复用的方法、装置和系统
RU2700560C1 (ru) Устройство коммуникационного интерфейса gigaspacewire
CN112434483B (zh) 数据传输系统的生成方法和数据传输系统
CN221842553U (zh) 一种可插拔电口模块
KR102670789B1 (ko) Mipi a-phy rts 계층 설계 및 구현

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant