CN114443537A - 一种pcie信号发送端参数配置方法、装置、设备及介质 - Google Patents

一种pcie信号发送端参数配置方法、装置、设备及介质 Download PDF

Info

Publication number
CN114443537A
CN114443537A CN202210109966.3A CN202210109966A CN114443537A CN 114443537 A CN114443537 A CN 114443537A CN 202210109966 A CN202210109966 A CN 202210109966A CN 114443537 A CN114443537 A CN 114443537A
Authority
CN
China
Prior art keywords
sending
pcie
sequence signal
signal
error rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210109966.3A
Other languages
English (en)
Other versions
CN114443537B (zh
Inventor
吴忠良
荣世立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Shandong Computer Technology Co Ltd
Original Assignee
Inspur Shandong Computer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Shandong Computer Technology Co Ltd filed Critical Inspur Shandong Computer Technology Co Ltd
Priority to CN202210109966.3A priority Critical patent/CN114443537B/zh
Publication of CN114443537A publication Critical patent/CN114443537A/zh
Application granted granted Critical
Publication of CN114443537B publication Critical patent/CN114443537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Communication Control (AREA)

Abstract

本申请公开了一种PCIE信号发送端参数配置方法、装置、设备及介质，包括：获取各均衡参数，将各均衡参数中的各序列信号设置为发送序列信号；通过预设发送方法将各发送序列信号发送至PCIE夹具中不同的PCIE接口；利用回环模块将发送序列信号设置为接收序列信号，将接收序列信号通过PCIE夹具返回至主板的CPU；基于发送序列信号和接收序列信号计算出各均衡参数相应的误码率，基于预设误码率筛选规则对所有误码率进行筛选以得到目标误码率，将目标误码率对应的均衡参数确定为目标均衡参数，以便利用目标均衡参数对PCIE信号发送端进行参数配置。通过本申请的上述技术方案，能够增加实际发送PCIE信号质量，提高信号发送端参数配置效率，从而提升系统的易用性和一致性。

Description

一种PCIE信号发送端参数配置方法、装置、设备及介质
技术领域
本发明涉及计算机技术领域，特别涉及一种PCIE信号发送端参数配置方法、装置、设备及介质。
背景技术
目前，PCIE(高速串行计算机扩展总线标准，Peripheral ComponentInterconnect Express)是服务器平台和PC(个人计算机，Personal Computer)存储系统主要使用的总线，主要有PCIE slot、OCP、M.2等多种接口，这几种接口主要就是PCIE信号。国产平台在PCIE信号上目前还存在很多问题，如经常会遇到的PCIE设备识别不到、PCIE降速(如Gen3下降到Gen2甚至Gen1)、PCIE降带宽(如X16降至X8、X4甚至X1)、PCIEUnrecoverable error等问题。现有技术仅仅是设置了一种固定的PCIE均衡参数，并没有根据实际PCIE信号、PCIE线缆和连接器等的实际应用进行必要的参数优化，这有可能会影响PCIE信号质量，从而导致PCIE设备的严重问题。
由上可见，在PCIE信号发送端参数配置的过程中，如何增加实际发送PCIE信号质量，提高信号发送端参数配置效率，从而提升系统的易用性和一致性是本领域有待解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种PCIE信号发送端参数配置方法、装置、设备及介质，能够有效增加实际发送PCIE信号质量，提高信号发送端参数配置效率，从而提升系统的易用性和一致性，其具体方案如下：
第一方面，本申请公开了一种PCIE信号发送端参数配置方法，包括：
获取各均衡参数，将所述各均衡参数保存至主板的CPU，将所述各均衡参数中的各序列信号设置为发送序列信号；
通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具；
通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具；
基于所述发送序列信号和所述接收序列信号计算出所述各均衡参数相应的各误码率，基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。
可选的，所述通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，包括：
通过预设发送顺序确定接口确定出所述发送序列信号的发送顺序序号，然后按照发送顺序将各所述发送序列信号依次发送至PCIE夹具中不同的PCIE接口；
或，通过随机的方式，将发送顺序序号随机添加至所述发送序列信号，然后按照发送顺序将各所述发送序列信号依次发送至PCIE夹具中不同的PCIE接口。
可选的，所述基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，包括：
基于所述发送顺序序号和所述各误码率绘制误码率曲线图，然后从所述误码率曲线图中所有的所述误码率中筛选出目标误码率。
可选的，所述PCIE信号发送端参数配置方法，其特征在于，还包括：
判断所述主板的CPU中的所述各均衡参数中的各序列信号是否全部发送成功，如果所述各均衡参数中的各序列信号全部发送成功则触发所述基于预设误码率筛选规则对所有的所述误码率进行筛选的步骤。
可选的，所述利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号之前，还包括：
通过线缆建立所述回环模块与所述PCIE夹具之间的链路连接；
通过所述链路将所述PCIE夹具中的所述发送序列信号发送至所述回环模块。
可选的，所述基于所述发送序列信号和所述接收序列信号计算出各误码率，包括：
统计所述发送序列信号和所述接收序列信号之间的误码数以及所述发送序列信号的总码数；
计算所述误码数与所述发送序列信号的总码数的比值，以得到关于所述各均衡参数的各误码率。
可选的，所述将所述目标误码率对应的所述均衡参数确定为目标均衡参数之后，还包括：
利用预设导入方法将所述目标均衡参数导入至所述主板的基本输入输出系统，以便所述基本输入输出系统利用所述目标均衡参数对PCIE信号发送端进行参数配置。
第二方面，本申请公开了一种PCIE信号发送端参数配置装置，包括：
参数获取模块，用于获取各均衡参数，将所述各均衡参数保存至主板的CPU，将所述各均衡参数中的各序列信号设置为发送序列信号；
信号发送模块，用于通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具；
信号接收模块，用于利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号，并将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU；
误码率计算模块，用于基于所述发送序列信号和所述接收序列信号计算出所述各均衡参数相应的各误码率，基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。
第三方面，本申请公开了一种电子设备，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现前述的PCIE信号发送端参数配置方法。
第四方面，本申请公开了一种计算机存储介质，用于保存计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的PCIE信号发送端参数配置方法的步骤。
可见，本申请提供了一种PCIE信号发送端参数配置方法，包括获取各均衡参数，将所述各均衡参数保存至主板的CPU，将所述各均衡参数中的各序列信号设置为发送序列信号；通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具；利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号，并将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU；基于所述发送序列信号和所述接收序列信号计算出所述各均衡参数相应的各误码率，基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。本申请利用PCIE夹具中不同的PCIE接口传输发送序列信号和接收序列信号，通过主板的CPU计算出各误码率并进行筛选以得到相应的目标均衡参数作为PCIE信号发送端的配置参数，能够有效提高信号发送端参数配置效率，从而提升系统的易用性和一致性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请公开的一种PCIE信号发送端参数配置方法流程图；
图2为本申请公开的一种PCIE信号发送端参数配置方法流程图；
图3为本申请公开的一种PCIE信号发送端参数配置方法具体拓扑图；
图4为本申请公开的一种PCIE信号发送端参数配置方法具体流程图；
图5为本申请公开的一种PCIE信号发送端参数配置装置结构示意图；
图6为本申请提供的一种电子设备结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在当前背景下，由于在现有技术中，在PCIE信号发送端参数配置过程中，仅仅是设置了一种固定的PCIE均衡参数，并没有根据实际PCIE信号、PCIE线缆和连接器等的实际应用进行必要的参数优化，这有可能会影响PCIE信号质量，从而导致PCIE设备的严重问题。由上可见，在PCIE信号发送端参数配置过程中，如何增加实际发送PCIE信号质量，提高信号发送端参数配置效率，从而提升系统的易用性和一致性是本领域有待解决的问题。
参见图1所示，本发明实施例公开了一种PCIE信号发送端参数配置方法，具体可以包括：
步骤S11：获取各均衡参数，将所述各均衡参数保存至主板的CPU，将所述各均衡参数中的各序列信号设置为发送序列信号。
步骤S12：通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具。
本实施例中，可以通过以下两种预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，包括：通过预设发送顺序确定接口确定出所述发送序列信号的发送顺序序号，然后按照发送顺序将各所述发送序列信号依次发送至PCIE夹具中不同的PCIE接口；或，通过随机的方式，将发送顺序序号随机添加至所述发送序列信号，然后按照发送顺序将各所述发送序列信号依次发送至PCIE夹具中不同的PCIE接口。
步骤S13：利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号，并将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU。
本实施例中，所述利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号之前，还包括：通过线缆建立所述回环模块与所述PCIE夹具之间的链路连接；通过所述链路将所述PCIE夹具中的所述发送序列信号发送至所述回环模块。可以理解的是，将所述发送序列信号保存至所述PCIE夹具之后，所述PCIE夹具利用所述回环模块与所述PCIE夹具之间的链路连接将所述发送序列信号发送至所述回环模块，然后所述回环模块将所述发送序列信号设置为接收序列信号，通过所述回环模块与所述PCIE夹具之间的链路连接将所述接收序列信号发送至所述PCIE夹具，然后所述PCIE夹具将所述接收序列信号返回至所述主板的CPU。
步骤S14：基于所述发送序列信号和所述接收序列信号计算出所述各均衡参数相应的各误码率，基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。
本实施例中，在将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU之后，利用所述主板的CPU基于所述发送序列信号和所述接收序列信号计算出所述各均衡参数相应的各误码率，并基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，然后将所述目标误码率对应的所述均衡参数确定为目标均衡参数，并利用预设导入方法将所述目标均衡参数导入至所述主板的基本输入输出系统。
本实施例中，获取各均衡参数，将所述各均衡参数保存至主板的CPU，将所述各均衡参数中的各序列信号设置为发送序列信号；通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具；利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号，并将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU；基于所述发送序列信号和所述接收序列信号计算出所述各均衡参数相应的各误码率，基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。本申请利用PCIE夹具中不同的PCIE接口传输发送序列信号和接收序列信号，通过主板的CPU计算出各误码率并进行筛选以得到相应的目标均衡参数作为PCIE信号发送端的配置参数，能够有效提高信号发送端参数配置效率，从而提升系统的易用性和一致性。
参见图2所示，本发明实施例公开了一种PCIE信号发送端参数配置方法，具体可以包括：
步骤S21：获取各均衡参数，将所述各均衡参数保存至主板的CPU，将所述各均衡参数中的各序列信号设置为发送序列信号。
步骤S22：通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具。
步骤S23：利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号，并将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU。
步骤S24：统计所述发送序列信号和所述接收序列信号之间的误码数以及所述发送序列信号的总码数，计算所述误码数与所述发送序列信号的总码数的比值，以得到关于所述各均衡参数的各误码率。
步骤S25：判断所述主板的CPU中的所述各均衡参数中的各序列信号是否全部发送成功，如果所述各均衡参数中的各序列信号全部发送成功则基于所述发送顺序序号和所述各误码率绘制误码率曲线图，然后从所述误码率曲线图中所有的所述误码率中筛选出目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。
本实施例中，在得到关于所述各均衡参数的各误码率之后，主板CPU判断所有的所述均衡参数是否全部发送并进行误码率计算，如果所有的所述均衡参数全部发送并进行误码率计算，则绘制误码率曲线图，并从误码率曲线图中找到最低的误码率作为目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。
本实施例中，获取各均衡参数，将所述各均衡参数保存至主板的CPU，将所述各均衡参数中的各序列信号设置为发送序列信号，通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具，利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号，并将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU，统计所述发送序列信号和所述接收序列信号之间的误码数以及所述发送序列信号的总码数，计算所述误码数与所述发送序列信号的总码数的比值，以得到关于所述各均衡参数的各误码率，判断所述主板的CPU中的所述各均衡参数中的各序列信号是否全部发送成功，如果所述各均衡参数中的各序列信号全部发送成功则基于所述发送顺序序号和所述各误码率绘制误码率曲线图，然后从所述误码率曲线图中所有的所述误码率中筛选出目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数。本申请利用PCIE夹具中不同的PCIE接口传输发送序列信号和接收序列信号，通过主板的CPU计算出各误码率并进行筛选以得到相应的目标均衡参数作为PCIE信号发送端的配置参数，能够有效提高信号发送端参数配置效率，从而提升系统的易用性和一致性。
例如，如图3所示，主板的CPU获取各均衡参数，然后将各均衡参数中的各序列信号设置为发送序列信号，并通过实际链路将所述发送序列信号发送至PCIE夹具中不同的PCIE接口，所述PCIE接口的长度包括但不限于X1、X4、X8、X16，将所述发送序列信号保存至所述PCIE夹具，然后通过线缆将所述PCIE夹具中的所述发送序列信号发送至信号回环模块，利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号，并将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU，然后基于所述发送序列信号和所述接收序列信号计算出所述各均衡参数相应的各误码率，通过主板的CPU基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。
例如，如图4所示，主板的CPU获取各均衡参数，并将所述各均衡参数保存至主板的CPU，所述均衡参数包括但不限于PRBS码型序列信号，将所述PRBS码型序列信号设置为发送序列信号，然后将所述发送序列信号记为S1，并通过实际链路将S1发送至PCIE夹具中的PCIE接口，并将S1保存至所述PCIE夹具，然后通过线缆将所述PCIE夹具中的S1发送至信号回环模块，利用回环模块将所述PCIE夹具发送的S1设置为接收序列信号并记为S2，并将S2通过所述PCIE夹具返回至所述主板的CPU，基于S1和S2计算出所述各均衡参数相应的误码率，然后判断所述主板的CPU中的所述各均衡参数中的各序列信号是否全部发送成功，如果所述各均衡参数中的各序列信号没有全部发送成功则重复上述步骤，直至所述主板的CPU中的所述各均衡参数中的各序列信号全部发送成功，然后通过主板的CPU基于所述发送顺序序号和所述各误码率绘制误码率曲线图，然后从所述误码率曲线图中所有的所述误码率中筛选出目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。
参见图5所示，本发明实施例公开了一种PCIE信号发送端参数配置装置，具体可以包括：
参数获取模块11，用于获取各均衡参数，将所述各均衡参数保存至主板的CPU，将所述各均衡参数中的各序列信号设置为发送序列信号；
信号发送模块12，用于通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具；
信号返回模块13，用于利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号，并将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU；
误码率计算模块14，用于基于所述发送序列信号和所述接收序列信号计算出所述各均衡参数相应的各误码率，基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。
本实施例中，获取各均衡参数，将所述各均衡参数保存至主板的CPU，将所述各均衡参数中的各序列信号设置为发送序列信号；通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具；利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号，并将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU；基于所述发送序列信号和所述接收序列信号计算出所述各均衡参数相应的各误码率，基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。本申请利用PCIE夹具中不同的PCIE接口传输发送序列信号和接收序列信号，通过主板的CPU计算出各误码率并进行筛选以得到相应的目标均衡参数作为PCIE信号发送端的配置参数，能够有效提高信号发送端参数配置效率，从而提升系统的易用性和一致性。
在一些具体实施例中，所述信号发送模块12，具体可以包括：
第一信号发送模块，用于通过预设发送顺序确定接口确定出所述发送序列信号的发送顺序序号，然后按照发送顺序将各所述发送序列信号依次发送至PCIE夹具中不同的PCIE接口；
第二信号发送模块，用于通过随机的方式，将发送顺序序号随机添加至所述发送序列信号，然后按照发送顺序将各所述发送序列信号依次发送至PCIE夹具中不同的PCIE接口。
在一些具体实施例中，所述信号返回模块13，具体可以包括：
链路建立模块，用于通过线缆建立所述回环模块与所述PCIE夹具之间的链路连接；
信号发送模块，用于通过所述链路将所述PCIE夹具中的所述发送序列信号发送至所述回环模块。
在一些具体实施例中，所述误码率计算模块14，具体可以包括：
码数统计模块，用于统计所述发送序列信号和所述接收序列信号之间的误码数以及所述发送序列信号的总码数；
误码率计算模块，用于计算所述误码数与所述发送序列信号的总码数的比值，以得到关于所述各均衡参数的各误码率。
在一些具体实施例中，所述误码率计算模块14，具体可以包括：
判断模块，用于判断所述主板的CPU中的所述各均衡参数中的各序列信号是否全部发送成功；
步骤触发模块，用于如果所述各均衡参数中的各序列信号全部发送成功则触发所述基于预设误码率筛选规则对所有的所述误码率进行筛选的步骤。
在一些具体实施例中，所述误码率计算模块14，具体可以包括：
曲线图绘制模块，用于基于所述发送顺序序号和所述各误码率绘制误码率曲线图，然后从所述误码率曲线图中所有的所述误码率中筛选出目标误码率。
在一些具体实施例中，所述误码率计算模块14，具体可以包括：
参数导入模块，用于利用预设导入方法将所述目标均衡参数导入至所述主板的基本输入输出系统，以便所述基本输入输出系统利用所述目标均衡参数对PCIE信号发送端进行参数配置。
图6为本申请实施例提供的一种电子设备的结构示意图。该PCIE信号发送端参数配置设备20，具体可以包括：至少一个处理器21、至少一个存储器22、电源23、通信接口24、传感器25和通信总线26。其中，所述存储器22用于存储计算机程序，所述计算机程序由所述处理器21加载并执行，以实现前述任一实施例公开的由PCIE信号发送端参数配置设备执行的PCIE信号发送端参数配置方法中的相关步骤。
本实施例中，电源23用于为电子设备20上的各硬件设备提供工作电压；通信接口24能够为电子设备20创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口25，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。
另外，存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源可以包括操作系统221、计算机程序222及数据223等，数据223可以包括各种各样的数据。存储方式可以是短暂存储或者永久存储。
其中，操作系统221用于管理与控制电子设备20上的各硬件设备以及计算机程序222，其可以是Windows Server、Netware、Unix、Linux等。计算机程序222除了包括能够用于完成前述任一实施例公开的由电子设备20执行的PCIE信号发送端参数配置方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。
进一步的，本申请实施例还公开了一种计算机可读存储介质，这里所说的计算机可读存储介质包括随机存取存储器(Random Access Memory，RAM)、内存、只读存储器(Read-Only Memory，ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、磁碟或者光盘或技术领域内所公知的任意其他形式的存储介质。其中，所述计算机程序被处理器执行时实现前述PCIE信号发送端参数配置方法。关于该方法的具体步骤可以参考前述实施例中公开的相应内容，在此不再进行赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
结合本文中所公开的实施例描述的PCIE信号发送端参数配置或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的PCIE信号发送端参数配置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种PCIE信号发送端参数配置方法，其特征在于，包括：
获取各均衡参数，将所述各均衡参数保存至主板的CPU，将所述各均衡参数中的各序列信号设置为发送序列信号；
通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具；
利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号，并将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU；
基于所述发送序列信号和所述接收序列信号计算出所述各均衡参数相应的各误码率，基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。
2.根据权利要求1所述PCIE信号发送端参数配置方法，其特征在于，所述通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，包括：
通过预设发送顺序确定接口确定出所述发送序列信号的发送顺序序号，然后按照发送顺序将各所述发送序列信号依次发送至PCIE夹具中不同的PCIE接口；
或，通过随机的方式，将发送顺序序号随机添加至所述发送序列信号，然后按照发送顺序将各所述发送序列信号依次发送至PCIE夹具中不同的PCIE接口。
3.根据权利要求2所述PCIE信号发送端参数配置方法，其特征在于，所述基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，包括：
基于所述发送顺序序号和所述各误码率绘制误码率曲线图，然后从所述误码率曲线图中所有的所述误码率中筛选出目标误码率。
4.根据权利要求1所述PCIE信号发送端参数配置方法，其特征在于，还包括：
判断所述主板的CPU中的所述各均衡参数中的各序列信号是否全部发送成功，如果所述各均衡参数中的各序列信号全部发送成功则触发所述基于预设误码率筛选规则对所有的所述误码率进行筛选的步骤。
5.根据权利要求1所述PCIE信号发送端参数配置方法，其特征在于，所述利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号之前，还包括：
通过线缆建立所述回环模块与所述PCIE夹具之间的链路连接；
通过所述链路将所述PCIE夹具中的所述发送序列信号发送至所述回环模块。
6.根据权利要求1所述PCIE信号发送端参数配置方法，其特征在于，所述基于所述发送序列信号和所述接收序列信号计算出各误码率，包括：
统计所述发送序列信号和所述接收序列信号之间的误码数以及所述发送序列信号的总码数；
计算所述误码数与所述发送序列信号的总码数的比值，以得到关于所述各均衡参数的各误码率。
7.根据权利要求1至6任一项所述PCIE信号发送端参数配置方法，其特征在于，所述将所述目标误码率对应的所述均衡参数确定为目标均衡参数之后，还包括：
利用预设导入方法将所述目标均衡参数导入至所述主板的基本输入输出系统，以便所述基本输入输出系统利用所述目标均衡参数对PCIE信号发送端进行参数配置。
8.一种PCIE信号发送端参数配置装置，其特征在于，包括：
序列信号确定模块，用于获取各均衡参数，将所述各均衡参数保存至主板的CPU，将所述各均衡参数中的各序列信号设置为发送序列信号；
序列信号发送模块，用于通过预设发送方法将各所述发送序列信号发送至PCIE夹具中不同的PCIE接口，并将所述发送序列信号保存至所述PCIE夹具；
序列信号接收模块，用于利用回环模块将所述PCIE夹具发送的所述发送序列信号设置为接收序列信号，并将所述接收序列信号通过所述PCIE夹具返回至所述主板的CPU；
误码率计算模块，用于基于所述发送序列信号和所述接收序列信号计算出所述各均衡参数相应的各误码率，基于预设误码率筛选规则对所有的所述误码率进行筛选，以得到目标误码率，并将所述目标误码率对应的所述均衡参数确定为目标均衡参数，以便利用所述目标均衡参数对PCIE信号发送端进行参数配置。
9.一种PCIE信号发送端参数配置设备，其特征在于，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现如权利要求1至7任一项所述的PCIE信号发送端参数配置方法。
10.一种计算机可读存储介质，其特征在于，用于保存计算机程序；其中，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的PCIE信号发送端参数配置方法。
CN202210109966.3A 2022-01-28 2022-01-28 一种pcie信号发送端参数配置方法、装置、设备及介质 Active CN114443537B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210109966.3A CN114443537B (zh) 2022-01-28 2022-01-28 一种pcie信号发送端参数配置方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210109966.3A CN114443537B (zh) 2022-01-28 2022-01-28 一种pcie信号发送端参数配置方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN114443537A true CN114443537A (zh) 2022-05-06
CN114443537B CN114443537B (zh) 2023-12-19

Family

ID=81371075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210109966.3A Active CN114443537B (zh) 2022-01-28 2022-01-28 一种pcie信号发送端参数配置方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN114443537B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115296965A (zh) * 2022-09-28 2022-11-04 成都电科星拓科技有限公司 降低延时的Retimer均衡配置方法、系统及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040268190A1 (en) * 2003-05-19 2004-12-30 International Business Machines Corporation Adjusting parameters of a serial link
CN103582026A (zh) * 2012-07-19 2014-02-12 中兴通讯股份有限公司 一种cpri自适应配置的方法和装置
CN106817258A (zh) * 2017-01-13 2017-06-09 郑州云海信息技术有限公司 一种选取及验证pcie链路均衡参数的方法及装置
WO2020000489A1 (zh) * 2018-06-30 2020-01-02 华为技术有限公司 一种pcie发送、接收方法及装置、设备和系统
CN111538539A (zh) * 2020-04-23 2020-08-14 苏州浪潮智能科技有限公司 存储系统启动方法、装置及计算机可读存储介质
CN111984477A (zh) * 2020-07-09 2020-11-24 瑞芯微电子股份有限公司 一种PCIe设备信号参数动态校正装置和方法
US20210263879A1 (en) * 2019-01-03 2021-08-26 Huawei Technologies Co., Ltd. Retimer application system, retimer, and data transmission method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040268190A1 (en) * 2003-05-19 2004-12-30 International Business Machines Corporation Adjusting parameters of a serial link
CN103582026A (zh) * 2012-07-19 2014-02-12 中兴通讯股份有限公司 一种cpri自适应配置的方法和装置
CN106817258A (zh) * 2017-01-13 2017-06-09 郑州云海信息技术有限公司 一种选取及验证pcie链路均衡参数的方法及装置
WO2020000489A1 (zh) * 2018-06-30 2020-01-02 华为技术有限公司 一种pcie发送、接收方法及装置、设备和系统
US20210263879A1 (en) * 2019-01-03 2021-08-26 Huawei Technologies Co., Ltd. Retimer application system, retimer, and data transmission method
CN111538539A (zh) * 2020-04-23 2020-08-14 苏州浪潮智能科技有限公司 存储系统启动方法、装置及计算机可读存储介质
CN111984477A (zh) * 2020-07-09 2020-11-24 瑞芯微电子股份有限公司 一种PCIe设备信号参数动态校正装置和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
蔡伟杰 等: "‘基于FPGA与PXIe总线的光纤通信板卡设计与实现’", 《电子测量技术》, vol. 44, no. 22, pages 1 - 6 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115296965A (zh) * 2022-09-28 2022-11-04 成都电科星拓科技有限公司 降低延时的Retimer均衡配置方法、系统及装置

Also Published As

Publication number Publication date
CN114443537B (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
CN109450922B (zh) 一种通信数据解析方法、装置及相关设备
CN105487937A (zh) 一种rdma实现方法和装置
JP6398329B2 (ja) 制御装置、制御方法及びプログラム
CN114443537B (zh) 一种pcie信号发送端参数配置方法、装置、设备及介质
CN111984733A (zh) 基于区块链的数据传输方法、装置及存储介质
CN112818336A (zh) 一种数据访问方法、数据访问装置及计算机可读存储介质
CN112422485B (zh) 一种传输控制协议的通信方法及装置
CN109756464B (zh) 一种通信方法及服务器、客户端
CN111949589B (zh) 一种时钟控制方法、装置、设备及存储介质
CN113726592A (zh) 一种边缘服务器的传输延迟测试方法、系统及相关组件
CN112637121B (zh) 数据端口的更新方法、装置、电子设备及可读存储介质
CN112822226B (zh) 一种数据传输方法、装置、电子设备及机器可读存储介质
CN112688906B (zh) 一种自协商方法及装置
CN114817113B (zh) 一种用于判断sda数据方向的方法、系统、设备和存储介质
CN110046120B (zh) 基于iic协议的数据处理方法、装置、系统及存储介质
CN118540213B (zh) 一种针对安全实时总线srb的节点配置方法和相关装置
CN111124445A (zh) 一种家庭网关的升级方法及家庭网关
CN112532699B (zh) 数据端口的更新方法、装置、电子设备及可读存储介质
CN114490202B (zh) 一种密码设备测试方法、装置、电子设备及存储介质
CN107800707B (zh) 扩展thrift协议读取方法、读取装置以及电子设备
CN113132324B (zh) 样本鉴定方法及系统
CN107249187A (zh) 副号的终端管理方法及系统
CN113568850A (zh) 数据传输方法、装置、电子设备及存储介质
JP2017073655A (ja) タイムアウト時間設定装置とタイムアウト時間設定方法
KR100508157B1 (ko) 다중 에이전트 구조의 클라이언트와 서버 시스템 간의블록데이터 전송 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant