CN110035015A - 一种优化级联Retimer链路协商过程的方法 - Google Patents

Abstract

本发明提供了一种优化级联Retimer链路协商过程的方法，包括以下步骤：基于预先设定的整个链路的最大协商总时长和每个发送端均衡器所消耗的时长确定每部分链路所能调试的所述发送端均衡器的最大数量；通过仿真确定适合所述每部分链路的参数值；以及基于所述参数值，选定不超过所述最大数量个的参数以对所述链路的发送端均衡器进行配置。通过本发明，可以使Retimer在协商过程中尽可能调试较少的TXEQ，使协商过程尽快完成。

Description

一种优化级联Retimer链路协商过程的方法

技术领域

本发明总体上涉及计算机领域，并且更具体地，涉及一种优化级联Retimer(重定时器)链路协商过程的方法。

背景技术

在AI服务器中，计算节点和管理节点多通过PCIE总线连通，由于PCIE总线速度快，带宽高，是连接CPU与各个设备的主要IO总线。典型的结构如CPU下挂一个或多个PCIESwitch，PCIE Switch下挂多个GPU，互相之间都是通过PCIE总线连通。而从CPU到PCIESwitch再到GPU，中间会经过很长的链路，对信号完整性是一个很大的挑战，所以在链路中间一般会加上一到两个PCIE Retimer作为中继器。对于一个链路中有两个Retimer的结构，我们称之为级联Retimer链路。

在PCIE链路中，上行设备(Upstream Component)和下行设备(DownstreamComponent)之间会进行PCIE链路协商，使两端设备的发送端均衡器(TXEQ)配置为最优值。在级联Retimer链路中，级联的Retimer会把协商的链路分成三部分，使协商过程变得更复杂。复杂的协商过程就有可能使得PCIE链路的传输速率达不到理想值，从而导致传输速率过慢，影响传输效率。

发明内容

鉴于此，本发明实施例的目的在于提出一种优化级联Retimer链路的协商过程的方法，使Retimer在协商过程中尽可能调试较少的TXEQ，以使协商过程尽快完成，提高传输速率。

基于上述目的，本发明实施例的一方面提供了一种优化级联Retimer链路协商过程的方法，包括以下步骤：

基于预先设定的整个链路的最大协商总时长和每个发送端均衡器所消耗的时长确定每部分链路所能调试的所述发送端均衡器的最大数量；

通过仿真确定适合所述每部分链路的参数值；以及

基于所述参数值，选定不超过所述最大数量个的参数以对所述链路的发送端均衡器进行配置。

在一些实施方式中，对链路的发送端均衡器进行配置是通过EEPROM配置Retimer来实现的。

在一些实施方式中，通过EEPROM配置Retimer包括：通过配置所述EEPROM的协商控制寄存器中的参数组合矢量相应的位，来实现在所述Retimer链路协商过程中在满足信号传输质量的基础上配置最少数量的发送端均衡器。

在一些实施方式中，所述配置所述EEPROM的协商控制寄存器中的参数组合矢量相应的位包括:将所述参数组合矢量的某一位设为1,以表示在所述Retimer链路协商过程中要对所述位对应的发送端均衡器进行配置。

在一些实施方式中，所述配置所述EEPROM的协商控制寄存器中的参数组合矢量相应的位还包括:将所述参数组合矢量的某一位设为0,以表示在所述Retimer链路协商过程中不对所述位对应的发送端均衡器进行配置。

在一些实施方式中，所述基于所述参数值，选定不超过所述最大数量个的参数以对所述链路的发送端均衡器进行配置包括：

将所述选定的不超过所述最大数量个的参数对应的位设为1、所述参数组合矢量中的其余位设为0，然后将所述参数组合矢量存入所述EEPROM的协商控制寄存器中。

在一些实施方式中，所述基于所述参数值，选定不超过所述最大数量个的参数以对所述链路的发送端均衡器进行配置还包括：所述Retimer通过读取所述矢量值来对相应的发送端均衡器进行配置。

在一些实施方式中，所述基于所述参数值，选定不超过所述最大数量个的参数以对所述链路的发送端均衡器进行配置还包括：基于所述参数值，根据PCIE协议的发送端参数组合比率和相应系数值表选定不超过所述最大数量个的参数组合以对所述链路的发送端均衡器进行配置

在一些实施方式中，所述参数包括预加重参数和去加重参数。

在一些实施方式中，将要进行配置的所述协商控制寄存器中的所述参数组合矢量的位有10个。

本发明具有以下有益技术效果：本发明实施例提供的一种优化级联Retimer链路的协商过程的方法使Retimer在协商过程中尽可能调试较少的TXEQ，在保证传输信号完整性的基础上又最大化的提升了传输速率，提高了服务器的性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1是级联Retimer链路中协商过程的示意图；

图2是根据本发明实施例的一种优化级联Retimer链路协商过程的方法的流程图。

具体实施方式

以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

在级联Retimer链路中，PCIE协商过程分为四个阶段，包括phase0、phase1、phase2和phase3阶段。在phase0阶段，从上行设备(例如CPU)向下行设备(例如AIC)发送发送端(Tx)和接收端(Rx)的参数组合(preset)；在phase1阶段，在有参数组合(preset)情况下发起8Gbps的速率(10^-4误码率或更好)；在phase2阶段，下行设备调整上行设备的发送端设置，直到达到目标误码率；在phase3阶段，上行设备调整下行设备的发送端设置，直到达到目标误码率。

其中，Retimer主要参与phase2和phase3阶段。如图1所示，在phase2阶段，下行设备通过下行端口(Downstream Port)调试上行设备的TXEQ；在phase3阶段，上行设备通过上行端口(Upstream Port)调试下行设备的TXEQ，目的是寻找适应当前链路的TXEQ。PCIE协会中规定，PCIE在phase2或phase3阶段停留不能超过32ms，否则会超时导致协商失败。通常调试一个TXEQ需耗时2ms，理论上一个阶段调试的TXEQ数量不能超过16个。所以，在级联Retimer链路中，每部分链路调试的TXEQ不能超过5个。

基于上述目的，本发明的实施例一方面提出了一种优化级联Retimer链路协商过程的方法，如图2所示，包括以下步骤：

步骤S201：基于预先设定的整个链路的最大协商总时长和每个发送端均衡器所消耗的时长确定每部分链路所能调试的所述发送端均衡器的最大数量；

步骤S203：通过仿真确定适合每部分链路的参数值；以及

步骤S205：基于所述参数值，选定不超过所述最大数量个的参数以对所述链路的发送端均衡器进行配置。

在一些实施例中，对链路的发送端均衡器进行配置是通过EEPROM(电可擦可编程只读存储器)来配置Retimer实现。该EEPROM外挂于Retimer芯片，Retimer芯片通过读取该EEPROM中的相关参数来对相应的发送端均衡器进行配置。在一些实施例中，通过EEPROM配置Retimer包括：通过配置所述EEPROM的协商控制寄存器中的参数组合矢量相应的位，来实现在Retimer链路协商过程中配置最少数量的发送端均衡器。

在一些实施例中，将参数组合矢量的某一位设为1表示在Retimer链路协商过程中要对所述位对应的发送端均衡器进行配置；将参数组合矢量的某一位设为0表示在Retimer链路协商过程中不对所述位对应的发送端均衡器进行配置。将所述参数组合矢量中表示选定的所述参数组合的位设为1、所述参数组合矢量中的其余位设为0，将设置好的参数组合矢量存储到EEPROM的协商控制寄存器中，Retimer通过读取所述矢量值来对相应的发送端均衡器进行配置，从而使得协商过程尽快完成。

在一些实施例中，上述参数包括预加重(Preshoot)参数和去加重(De-emphasis)参数，其中去加重表示信号的发送端在发送信号时对跳变bit(代表信号中的高频部分)加大幅度发送，这样可以部分补偿传输线路对高频部分的衰减，预加重表示在跳变bit的前一个bit也要增大幅度发送。例如，2015年12月7日修订的PCIE协议(协议可以在网站http://pcisig.com/下载)358页的基础规范3.1a版本给出了发送端参数组合比率和相应系数值表(Tx Preset Ratios and Corresponding Coefficient Values)，该表的部分如表1所示，其中不同的去加重和预加重的组合称为preset。不同位的参数组合(preset)对应不同的参数值，从而对传输信号可以实现不同的均衡效果。

Preset#	Preshoot	De-emphasis
			P4	0.0	0.0
P1	0.0	-3.5±1dB
			P0	0.0	-6.0±1.5dB
P9	3.5±1dB	0.0
			P8	3.5±1dB	-3.5±1dB
P7	3.5±1dB	-6.0±1.5dB
			P5	1.9±1dB	0.0
P6	2.5±1dB	0.0
			P3	0.0	-2.5±1dB
P2	0.0	-4.4±1.5dB

表1

在根据本发明的一个实施例中，在某款AI服务器上，一个级联Retimer的x16PCIE链路的速率不能达到8.0Gbps，而是保持在2.5Gbps。怀疑是由于协商过程失败，导致速率不能达到8.0Gbps。PCIE协会中规定，PCIE在phase2或phase3阶段停留不能超过32ms，通常调试一个TXEQ需耗时2ms，理论上一个阶段调试的TXEQ数量不能超过16个。所以，在级联Retimer链路中，每部分链路调试的TXEQ不能超过5个。于是，通过EEPROM配置Retimer芯片，使Retimer芯片在协商过程中尽可能调试较少的TXEQ，使协商过程尽快完成。在EEPROM的协商控制寄存器(Equalization LUT Control Register)中，参数组合矢量(Tx PresetVector)控制着Retimer芯片在协商过程中使用的TXEQ，该矢量有10位，某一位设为1就表示在Retimer链路协商过程中要对该位对应的发送端均衡器进行配置。对于不同的链路，首先要通过仿真确定大致的参数值，例如，通过仿真得知适合该部分链路的参数值为Preshoot＝4dB、De-emphasis＝-5dB；然后根据表1，选取不超过5个的大致Preshoot＝4dB、De-emphasis＝-5dB的参数组合，那么可以选取P7、P8和P9，即参数组合矢量可以设为1110000000b；最后将该矢量存入Retimer芯片的EEPROM的协商控制寄存器中，Retimer芯片通过读取该矢量值来对相应的发送端均衡器进行配置，从而实现优化级联Retimer链路的协商过程。

在技术上可行的情况下，以上针对不同实施例所列举的技术特征可以相互组合，或者改变、添加以及省略等等，从而形成本发明范围内的另外实施例。

从上述实施例可以看出，本发明实施例提供的一种优化级联Retimer链路的协商过程的方法使Retimer在协商过程中尽可能调试较少的TXEQ，在保证传输信号完整性的基础上又最大化的提升了传输速率，提高了服务器的性能。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述EEPROM存储介质也可能为其他易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

在一个或多个示例性设计中，所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器、磁盘或光盘等。

上述实施例是实施方式的可能示例，并且仅仅为了清楚理解本发明的原理而提出。所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种优化级联Retimer链路协商过程的方法，其特征在于，包括以下步骤：

基于预先设定的整个链路的最大协商总时长和每个发送端均衡器所消耗的时长确定每部分链路所能调试的所述发送端均衡器的最大数量；

通过仿真确定适合所述每部分链路的参数值；以及

基于所述参数值，选定不超过所述最大数量个的参数以对所述链路的发送端均衡器进行配置。

2.根据权利要求1所述的方法，其特征在于，对所述链路的发送端均衡器进行配置是通过EEPROM配置Retimer来实现的。

3.根据权利要求2所述的方法，其特征在于，通过EEPROM配置Retimer包括：通过配置所述EEPROM的协商控制寄存器中的参数组合矢量相应的位，来实现在所述Retimer链路协商过程中在满足信号传输质量的基础上配置最少数量的发送端均衡器。

4.根据权利要求3所述的方法，其特征在于，所述配置所述EEPROM的协商控制寄存器中的参数组合矢量相应的位包括：将所述参数组合矢量的某一位设为1,以表示在所述Retimer链路协商过程中要对所述位对应的发送端均衡器进行配置。

5.根据权利要求4所述的方法，其特征在于，所述配置所述EEPROM的协商控制寄存器中的参数组合矢量相应的位还包括：将所述参数组合矢量的某一位设为0,以表示在所述Retimer链路协商过程中不对所述位对应的发送端均衡器进行配置。

6.根据权利要求5所述的方法，其特征在于，所述基于所述参数值，选定不超过所述最大数量个的参数以对所述链路的发送端均衡器进行配置包括：

将所述选定的不超过所述最大数量个的参数对应的位设为1、所述参数组合矢量中的其余位设为0,然后将所述参数组合矢量存入所述EEPROM的协商控制寄存器中。

7.根据权利要求6所述的方法，其特征在于，所述基于所述参数值，选定不超过所述最大数量个的参数以对所述链路的发送端均衡器进行配置还包括：所述Retimer通过读取所述矢量值来对相应的发送端均衡器进行配置。

8.根据权利要求1所述的方法，其特征在于，所述基于所述参数值，选定不超过所述最大数量个的参数以对所述链路的发送端均衡器进行配置还包括：基于所述参数值，根据PCIE协议的发送端参数组合比率和相应系数值表选定不超过所述最大数量个的参数组合以对所述链路的发送端均衡器进行配置。

9.根据权利要求1所述的方法，其特征在于，所述参数包括预加重参数和去加重参数。

10.根据权利要求3所述的方法，其特征在于，将要进行配置的所述协商控制寄存器中的所述参数组合矢量的位有10个。