CN107888222A - 一种优化ncsi信号质量的电路结构及方法 - Google Patents

一种优化ncsi信号质量的电路结构及方法 Download PDF

Info

Publication number
CN107888222A
CN107888222A CN201711138265.8A CN201711138265A CN107888222A CN 107888222 A CN107888222 A CN 107888222A CN 201711138265 A CN201711138265 A CN 201711138265A CN 107888222 A CN107888222 A CN 107888222A
Authority
CN
China
Prior art keywords
ncsi
resistance
pull down
down resistor
receiving terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711138265.8A
Other languages
English (en)
Other versions
CN107888222B (zh
Inventor
荣世立
田民政
孙龙
张长林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201711138265.8A priority Critical patent/CN107888222B/zh
Publication of CN107888222A publication Critical patent/CN107888222A/zh
Application granted granted Critical
Publication of CN107888222B publication Critical patent/CN107888222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/12—Discovery or management of network topologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/14—Network analysis or design
    • H04L41/145—Network analysis or design involving simulating, designing, planning or modelling of a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种优化NCSI信号质量的电路结构及方法，包括NCSI链路，该NCSI链路的发射端连接网卡芯片、接收端连接BMC芯片，在接收端配置一下拉电阻，该下拉电阻的输入端连接NCSI链路的接收端、输出端接地。本发明的一种优化NCSI信号质量的电路结构及方法与现有技术相比，能有效改善因链路较长或链路拓扑复杂导致NC‑SI链路信号质量差的问题，尤其是当链路中同时出现回铃、上升/下降时间超长等问题时有较好的优化效果，减小了链路设计风险，提高了系统设计成功率，实用性强，适用范围广泛，易于推广。

Description

一种优化NCSI信号质量的电路结构及方法
技术领域
本发明涉及信号质量优化技术，具体地说是一种实用性强的优化NCSI信号质量的电路结构及方法。
背景技术
随着IT技术的快速发展，人们对服务器的管理技术要求得越来越高，其中可靠性和稳定性是一个非常重要的指标要求。目前一个常规的做法是利用BMC芯片通过NC-SI信号总线连接网卡芯片，通过共享服务器网卡芯片的网口把服务器的监控信息发送出去或者接收进来，所述NC-SI的英文全称：Network Controller Sideband Interface，中文全称为网络控制器边带接口。
在服务器系统NC-SI链路设计过程中，当链路超长或者链路损耗较大时会恶化信号质量，常常导致一些不可预见问题的出现，极大的增加了系统设计风险。
针对NC-SI链路设计风险的问题，在设计时通常会在发射端和接收端预留串联电阻，通过调整两个位置电阻的阻值以匹配链路阻抗，优化信号质量。比如：可以增大发射端串联电阻以解决信号过冲的问题，或者增大接收端串联电阻已解决信号回铃问题。
虽然有时通过调整串联电阻值能解决某些信号问题，但这种方法并不是万能的。当链路较长或链路拓扑较复杂时，可能会同时出现多个问题。比如：信号过冲、信号上升沿变缓、有回铃现象等。
增大发射端串联电阻值虽然能优化信号过冲问题，但会进一步恶化信号上升时间。类似这种问题都不能够通过单纯的调节串联电阻去解决。
基于此，现提出一种优化NCSI信号质量的电路结构及方法，来解决该问题。
发明内容
本发明的技术任务是针对以上不足之处，提供一种实用性强的优化NCSI信号质量的电路结构及方法。
一种优化NCSI信号质量的电路结构，包括NCSI链路，该NCSI链路的发射端连接网卡芯片、接收端连接BMC芯片，在接收端配置一下拉电阻，该下拉电阻的输入端连接NCSI链路的接收端、输出端接地。
所述NCSI链路包括串联在发射端和接收端之间的电阻R1、线缆cable1、选择开关、线缆cable2、电阻R2，在线缆cable2与电阻R2之间配置有上拉电阻R3，上述下拉电阻配置在电阻R2的输出端。
一种优化NCSI信号质量的方法，其实现过程为，
一、首先对NCSI链路进行仿真，在NCSI链路中增加下拉电阻；
二、获取下拉电阻在不同位置时的NCSI链路接收端信号质量图；
三、改变下拉电阻阻值，获取对应的NCSI链路接收端信号质量图；
四、选择步骤二和步骤三中的最佳位置和阻值，实际配置NCSI链路，完成NCSI信号质量的优化。
在步骤一中对NCSI链路进行仿真时，将NCSI链路的发射端连接网卡芯片、接收端连接BMC芯片，同时增加的下拉电阻的输出端接地。
所述步骤一中的NCSI链路包括串联在发射端和接收端之间的电阻R1、线缆cable1、选择开关、线缆cable2、电阻R2，在线缆cable2与电阻R2之间配置有上拉电阻R3，相对应的，下拉电阻配置在该NCSI链路中。
所述步骤二中的不同位置包括：无下拉电阻的情况、配置在接收端电阻R2之前、配置在接收端电阻R2之后，其中配置在接收端电阻R2之前是指下拉电阻的输入端连接电阻R2的输入端，配置在接收端电阻R2之后是指下拉电阻的输入端连接电阻R2的输出端。
所述步骤三中改变的下拉电阻阻值包括100欧姆、300欧姆、500欧姆、800欧姆、1000欧姆。
所述步骤三中不同下拉电阻阻值分别配置在不同位置下，即在无下拉电阻的情况、配置在接收端电阻R2之前、配置在接收端电阻R2之后，分别测试下拉电阻在上述不同阻值下的NCSI链路接收端信号质量。
本发明的一种优化NCSI信号质量的电路结构及方法和现有技术相比，具有以下有益效果：
本发明的一种优化NCSI信号质量的电路结构及方法，能有效改善因链路较长或链路拓扑复杂导致NC-SI链路信号质量差的问题，尤其是当链路中同时出现回铃、上升/下降时间超长等问题时有较好的优化效果，减小了链路设计风险，提高了系统设计成功率；通过在NC-SI链路接收端处增加下拉电阻，并调整电阻的阻值和具体位置，以优化信号质量，减小链路设计风险，实用性强，适用范围广泛，易于推广。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
附图1是现有NCSI链路拓扑图。
附图2为本发明的NCSI链路拓扑图。
附图3为基于图1链路的NC-SI链路仿真波形图。
附图4为基于图1链路、调整R2后的NC-SI链路仿真波形图。
附图5为基于图2链路的NC-SI链路仿真波形图。
附图6为不同下拉阻值对应的仿真波形图。
附图7为不同位置对应的仿真波形图。
具体实施方式
为了使本技术领域的人员更好地理解本发明的方案，下面结合具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如附图2所示，一种优化NCSI信号质量的电路结构，包括NCSI链路，该NCSI链路的发射端连接网卡芯片、接收端连接BMC芯片，在接收端配置一下拉电阻，该下拉电阻的输入端连接NCSI链路的接收端、输出端接地。
所述NCSI链路包括串联在发射端和接收端之间的电阻R1、线缆cable1、选择开关、线缆cable2、电阻R2，在线缆cable2与电阻R2之间配置有上拉电阻R3，上述下拉电阻配置在电阻R2的输出端。
一种优化NCSI信号质量的方法，其实现过程为，
一、首先对NCSI链路进行仿真，在NCSI链路中增加下拉电阻；
二、获取下拉电阻在不同位置时的NCSI链路接收端信号质量；
三、改变下拉电阻阻值，获取对应的NCSI链路接收端信号质量；
四、选择步骤二和步骤三中的最佳位置和阻值，实际配置NCSI链路，完成NCSI信号质量的优化。
在步骤一中对NCSI链路进行仿真时，将NCSI链路的发射端连接网卡芯片、接收端连接BMC芯片，同时增加的下拉电阻的输出端接地。
所述步骤一中的NCSI链路包括串联在发射端和接收端之间的电阻R1、线缆cable1、选择开关、线缆cable2、电阻R2，在线缆cable2与电阻R2之间配置有上拉电阻R3，相对应的，下拉电阻配置在该NCSI链路中。
所述步骤二中的不同位置包括：无下拉电阻的情况、配置在接收端电阻R2之前、配置在接收端电阻R2之后，其中配置在接收端电阻R2之前是指下拉电阻的输入端连接电阻R2的输入端，配置在接收端电阻R2之后是指下拉电阻的输入端连接电阻R2的输出端。
所述步骤三中改变的下拉电阻阻值包括100欧姆、300欧姆、500欧姆、800欧姆、1000欧姆。
所述步骤三中不同下拉电阻阻值分别配置在不同位置下，即在无下拉电阻的情况、配置在接收端电阻R2之前、配置在接收端电阻R2之后，分别测试下拉电阻在上述不同阻值下的NCSI链路接收端信号质量。
实施例：如图1所示，该拓扑为某NC-SI链路，该链路中有两段cable和选择开关MUX，链路的发射端和接收端都预留了串联电阻。当链路较长或链路拓扑复杂导致NC-SI链路信号质量较差时，并不能通过调整链路串联电阻同时解决多个问题。
在上述链路拓扑基础上，改进的NC-SI链路拓扑在接收端增加了下拉电阻，通过调整下拉电阻的阻值及位置，能够更有效的解决信号回铃及上升/下降时间超长的问题，链路拓扑如图2所示。
为进一步说明本发明优化NC-SI链路信号质量的方法，以某实际链路为例进行详细说明。原链路拓扑如图1所示，其中TX发射端为Intel网卡控制芯片I350，接收端为BMCAST2500。
如前文所述，链路可以通过调整R1及R2的阻值改善信号质量，但有时不能同时解决多个问题。图3为基于图1链路的仿真波形，图3中T_IN_BMC1(峰值在上侧的波形)为R1=10ohm、R2=22ohm时接收端的波形，可以看出该信号存在过冲现象。
调整R1=33ohm,波形如图中T_IN_BMC2(峰值在下侧的波形)所示，虽然有效解决了过冲问题，但却带来了回铃风险。
调整R2=330ohm,仿真波形如图4T_IN_BMC2(峰值在下侧的波形)所示。可以看出虽然能减弱回铃问题，但是却恶化了上升/下降时间。
本设计在图1链路的基础上于接收端处增加下拉电阻，以优化复杂链路带来的回铃或上升/下降时间超长的问题。在图1链路R1=33ohm、R2=22ohm的基础上，基于改进的图2拓扑，调整R4=500ohm，仿真波形如图5T_IN_BMC2(峰值在下侧的波形)所示。可以看出，接收端波形的回铃问题得到了优化，同时并没有恶化信号上升/下降时间。
为了进一步探究下拉电阻阻值对信号的影响，分别调整 R4的阻值为100/500/1Kohm，仿真波形分别对应于图6中的T_IN_BMC2、 T_IN_BMC3、 T_IN_BMC4,其中 T_IN_BMC1为不加下拉电阻的仿真波形，其中根据峰值，由上往下分别是T_IN_BMC1、T_IN_BMC4、T_IN_BMC3、T_IN_BMC2。
从图6中可以看出，当增加下拉电阻时，信号电平会有一定幅度的下降。随着下拉电阻阻值的减小，信号幅值越小。增加下拉电阻可以优化低电平段的回铃，但却恶化了高电平段的回铃。通常情况下，信号低电平段的回铃现象更普遍，所以可以通过此方式寻找合适的下拉阻值，将高电平段的回铃裕量转化为低电平段的回铃裕量。
下拉电阻的位置同样会影响接收端信号质量，图7显示了下拉电阻在不同位置时对信号波形的影响，其中根据峰值，由上往下分别是T_IN_BMC0、T_IN_BMC03、T_IN_BMC02。T_IN_BMC0为不加下拉电阻的情况，T_IN_BMC02为将下拉电阻放在接收端串联电阻R2之后的仿真波形，T_IN_BMC03为将下拉电阻放在接收端串联电阻R2之前约300mil时的仿真波形。可以看出，将下拉电阻置于接收端串联电阻之前能进一步增加高电平段的回铃裕量，优化了信号质量。
通过上面具体实施方式，所述技术领域的技术人员可容易的实现本发明。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (8)

1.一种优化NCSI信号质量的电路结构，其特征在于，包括NCSI链路，该NCSI链路的发射端连接网卡芯片、接收端连接BMC芯片，在接收端配置一下拉电阻，该下拉电阻的输入端连接NCSI链路的接收端、输出端接地。
2.根据权利要求1所述的一种优化NCSI信号质量的电路结构，其特征在于，所述NCSI链路包括串联在发射端和接收端之间的电阻R1、线缆cable1、选择开关、线缆cable2、电阻R2，在线缆cable2与电阻R2之间配置有上拉电阻R3，上述下拉电阻配置在电阻R2的输出端。
3.一种优化NCSI信号质量的方法，其实现过程为，
一、首先对NCSI链路进行仿真，在NCSI链路中增加下拉电阻；
二、获取下拉电阻在不同位置时的NCSI链路接收端信号质量图；
三、改变下拉电阻阻值，获取对应的NCSI链路接收端信号质量图；
四、选择步骤二和步骤三中的最佳位置和阻值，实际配置NCSI链路，完成NCSI信号质量的优化。
4.根据权利要求3所述的一种优化NCSI信号质量的方法，其特征在于，在步骤一中对NCSI链路进行仿真时，将NCSI链路的发射端连接网卡芯片、接收端连接BMC芯片，同时增加的下拉电阻的输出端接地。
5.根据权利要求3所述的一种优化NCSI信号质量的方法，其特征在于，所述步骤一中的NCSI链路包括串联在发射端和接收端之间的电阻R1、线缆cable1、选择开关、线缆cable2、电阻R2，在线缆cable2与电阻R2之间配置有上拉电阻R3，相对应的，下拉电阻配置在该NCSI链路中。
6.根据权利要求3所述的一种优化NCSI信号质量的方法，其特征在于，所述步骤二中的不同位置包括：无下拉电阻的情况、配置在接收端电阻R2之前、配置在接收端电阻R2之后，其中配置在接收端电阻R2之前是指下拉电阻的输入端连接电阻R2的输入端，配置在接收端电阻R2之后是指下拉电阻的输入端连接电阻R2的输出端。
7.根据权利要求3所述的一种优化NCSI信号质量的方法，其特征在于，所述步骤三中改变的下拉电阻阻值包括100欧姆、300欧姆、500欧姆、800欧姆、1000欧姆。
8.根据权利要求3所述的一种优化NCSI信号质量的方法，其特征在于，所述步骤三中不同下拉电阻阻值分别配置在不同位置下，即在无下拉电阻的情况、配置在接收端电阻R2之前、配置在接收端电阻R2之后，分别测试下拉电阻在上述不同阻值下的NCSI链路接收端信号质量。
CN201711138265.8A 2017-11-16 2017-11-16 一种优化ncsi信号质量的电路结构及方法 Active CN107888222B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711138265.8A CN107888222B (zh) 2017-11-16 2017-11-16 一种优化ncsi信号质量的电路结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711138265.8A CN107888222B (zh) 2017-11-16 2017-11-16 一种优化ncsi信号质量的电路结构及方法

Publications (2)

Publication Number Publication Date
CN107888222A true CN107888222A (zh) 2018-04-06
CN107888222B CN107888222B (zh) 2020-08-25

Family

ID=61777095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711138265.8A Active CN107888222B (zh) 2017-11-16 2017-11-16 一种优化ncsi信号质量的电路结构及方法

Country Status (1)

Country Link
CN (1) CN107888222B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111327500A (zh) * 2020-01-21 2020-06-23 苏州浪潮智能科技有限公司 一种ncsi总线的构建方法、装置、设备及存储介质
CN114443542A (zh) * 2022-01-23 2022-05-06 苏州浪潮智能科技有限公司 一种优化总线信号上升时间的方法、装置及计算机设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201557127U (zh) * 2009-11-19 2010-08-18 北京东方信联科技有限公司 一种rs485半双工收发自动切换电路
CN103616937A (zh) * 2013-11-27 2014-03-05 华为技术有限公司 一种主板、pcie网卡和服务器系统
CN204009884U (zh) * 2014-08-06 2014-12-10 曙光信息产业(北京)有限公司 一种多网卡ncsi管理系统
CN106294223A (zh) * 2016-08-04 2017-01-04 浪潮电子信息产业股份有限公司 一种实现服务器网卡复用的装置、方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201557127U (zh) * 2009-11-19 2010-08-18 北京东方信联科技有限公司 一种rs485半双工收发自动切换电路
CN103616937A (zh) * 2013-11-27 2014-03-05 华为技术有限公司 一种主板、pcie网卡和服务器系统
CN204009884U (zh) * 2014-08-06 2014-12-10 曙光信息产业(北京)有限公司 一种多网卡ncsi管理系统
CN106294223A (zh) * 2016-08-04 2017-01-04 浪潮电子信息产业股份有限公司 一种实现服务器网卡复用的装置、方法及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111327500A (zh) * 2020-01-21 2020-06-23 苏州浪潮智能科技有限公司 一种ncsi总线的构建方法、装置、设备及存储介质
CN111327500B (zh) * 2020-01-21 2022-04-22 苏州浪潮智能科技有限公司 一种ncsi总线的构建方法、装置、设备及存储介质
CN114443542A (zh) * 2022-01-23 2022-05-06 苏州浪潮智能科技有限公司 一种优化总线信号上升时间的方法、装置及计算机设备
CN114443542B (zh) * 2022-01-23 2023-08-11 苏州浪潮智能科技有限公司 一种优化总线信号上升时间的方法、装置及计算机设备

Also Published As

Publication number Publication date
CN107888222B (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN102413005B (zh) 一种故障注入方法
CN107959608A (zh) Can总线终端电阻匹配方法及装置
CN107888222A (zh) 一种优化ncsi信号质量的电路结构及方法
CN101873108A (zh) 气体探测器中的终端电阻自动匹配电路
CN203376424U (zh) 线束检测装置
JP2002525977A (ja) プリエンファシス波形を生成するための方法および回路
CN100490450C (zh) 以太网光电接口复用的一种实现系统
CN209103120U (zh) 一种开放式端口自动识别系统
CN208126380U (zh) 一种高速1553b总线信号收发驱动电路
CN202713346U (zh) 多功能车辆总线干扰装置
CN103580971B (zh) 多功能车辆总线干扰装置
CN105577138A (zh) 一种自适应动态阻抗匹配方法
CN110659037B (zh) 一种基于jtag的烧录装置
CN107506540B (zh) 一种混合模型信号完整性仿真方法
CN107609219B (zh) 一种混合模型信号完整性仿真方法
CN109870642A (zh) 一种总线控制器电路高温动态老炼装置及方法
CN106455324A (zh) 一种拓扑结构生成方法和系统
CN203799198U (zh) 可智能接入can终端电阻的控制模块
CN106548742B (zh) 面板驱动电路
CN214256720U (zh) 印刷电路板
CN101520669B (zh) 一种300pin 10G光模块自适应电源
CN101521541B (zh) 一种300pin 10G光模块自适应电源
CN110225053B (zh) 一种共用接口通信重构装置及通信控制方法
CN105162479B (zh) 基于数模混合设计的谐波抑制系统
CN108337143A (zh) 通信结构、通信系统及通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200728

Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province

Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd.

Address before: 450000 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601

Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant