CN208126380U - 一种高速1553b总线信号收发驱动电路 - Google Patents

Abstract

本实用新型公开了一种高速1553B总线信号收发驱动电路(100)，包括输入输出接口隔离模块(1)、接收转换模块(2)、输出驱动模块(3)；所述输入输出接口隔离模块(1)与接收转换模块(2)、输出驱动模块(3)连接；所述输入输出接口隔离模块(1)隔离高速1553B总线终端与电缆，并执行高速1553B总线终端与电缆的阻抗匹配操作；所述接收转换模块(2)将高速1553B总线终端输出的标准高速1553B差分信号转换为高速1553B总线控制器模块可识别的单端、低压信号；所述输出驱动模块(3)将高速1553B总线控制器模块输出的单端、低压信号转换为标准高速1553B总线差分信号。本实用新型突破了传统1553B总线驱动电路无法满足高速1553B总线信息传输要求的瓶颈，大大推动了高速1553B总线的发展。

Description

一种高速1553B总线信号收发驱动电路

〖技术领域〗

本实用新型涉及电子电路技术领域，尤其涉及一种高速1553B总线信号收发驱动电路。

〖背景技术〗

1553总线是MIL-STD-1553总线的简称，是20世纪70年代由美国公布的一种串行多路复用数据总线标准，1553B是该总线的第2个版本。1553B数据总线是一种集中式的时分串行总线，采用曼彻斯特码进行编码传输，具有双向传输的特性，实时性和可靠性高，取代了在传感器、计算机、指示器和其它飞机设备间传递数据的庞大设备，被广泛应用于飞机综合航电系统、外挂物管理与集成系统，并逐步扩展到飞行控制等系统及坦克、舰船、航天等领域。

但是随着航电系统交互信息数据量的日益增大，传输速率为1Mbps的传统 1553B数据总线，已难以满足系统发展的要求。因此，需要开发传输速率更高的 1553B总线，其中就包括传输速率在2Mbps和10Mbps之间的高速1553B总线。但是目前自主设计的高速1553B总线信号收发电路，还没有配套的信号收发驱动芯片，用户只能采用分离芯片自行设计驱动电路；而随着信号传输速率提高，现有方式的信号波形失真严重，特别是上升、下降沿时间以及波形过冲、振铃等参数十分不理想。

〖实用新型内容〗

本实用新型旨在提供一种高速1553B总线信号收发驱动电路，完成高速 1553B总线信号的接收和发送。

为了实现上述目的，本实用新型采取了如下的技术方案：

一种高速1553B总线信号收发驱动电路，包括输入输出接口隔离模块、接收转换模块、输出驱动模块；所述输入输出接口隔离模块与接收转换模块、输出驱动模块连接；所述输入输出接口隔离模块隔离高速1553B总线电缆与高速 1553B总线终端，并执行高速1553B总线电缆与高速1553B总线终端之间的阻抗匹配操作；所述输入输出接口隔离模块接收高速1553B总线终端模块输出的信号并发送给接收转换模块；所述接收转换模块将高速1553B总线终端模块输出的标准高速1553B差分信号转换为高速1553B总线控制器模块可识别的单端、低压信号；所述输出驱动模块将高速1553B总线控制器模块输出的单端、低压信号转换为标准高速1553B总线差分信号，并通过输入输出接口隔离模块将转换后的信号传送给高速1553B总线终端模块。

进一步地，所述输入输出接口隔离模块选用标准的1553B隔离变压器。

进一步地，所述标准的1553B隔离变压器变压器采用DB2725或与DB2725 具有等同功能和接口的芯片。

进一步地，所述接收转换模块包括比较器模块、参考电压模块、电平转换模块和输入调理整形模块；所述比较器模块与输入调理整形模块、参考电压模块以及电平转换模块连接；所述输入调理整形模块对输入的标准高速1553B差分信号进行限幅和抗干扰处理并输入到比较器模块；所述参考电压模块生成参考电压并将参考电压输入到比较器模块；所述比较器模块将调理整形模块输出的电压与参考电压模块输出的参考电压进行比较并输出TTL电平的单端、低压信号；所述电平转换模块接收比较器模块输出的TTL电平的单端、低压信号，并将TTL电平的单端、低压信号转换成CMOS电平的单端、低压信号输入到高速1553B总线控制器进行分析处理，形成1553B信号解码。

进一步地，所述比较器模块采用高速比较器。

进一步地，高速比较器采用MAX998或与MAX998具有等同功能和接口的芯片。

进一步地，所述输出驱动模块包括输入阻抗匹配模块、第一运放模块第二运放模块以及输出阻抗匹配模块；所述输入阻抗匹配模块的两个输出端口分别与第一运放模块和第二运放模块连接；所述第一运放模块和第二运放模块的输出端与输出阻抗匹配模块的输入端连接；所述输入阻抗匹配模块与高速1553B 总线控制器模块阻抗匹配并将高速1553B总线控制器模块输出的单端、低压信号输入到第一运放模块和第二运放模块；所述第一运放模块和第二运放模块将高速1553B总线控制器模块输出的单端、低压信号转换成标准高速1553B总线差分信号并输入到输出阻抗匹配模块；所述输出阻抗匹配模块与输入输出接口模块阻抗匹配并将标准高速1553B总线差分信号传输出去。

进一步地，所述第一运放模块、第二运放模块采用支持双运放设计的芯片。

进一步地，所述支持双运放设计的芯片采用TC426或与TC426具有等同功能和接口的芯片。

进一步地，所述高速1553B总线信号收发驱动电路包括输出信号幅度程控模块；所述输出信号幅度程控模块与输出驱动模块连接，采用程控电位器调整第一运放模块和第二运放模块的供电电源进而调整输出信号的幅度。

进一步地，所述电压芯片采用LMT8026或与LMT8026具有等同功能和接口的芯片；所述电压调节程控芯片采用程控电位MAX5483或与MAX5483具有等同功能和接口的芯片。

本实用新型的有益效果：

由以上技术方案可知，所述高速1553B总线信号收发驱动电路的接收转换模块将高速1553B总线终端模块输出的标准高速1553B差分信号转换为高速 1553B总线控制器模块可识别的单端、低压信号；所述高速1553B总线信号收发驱动电路的输出驱动模块将高速1553B总线控制器模块输出的单端、低压信号转换为标准高速1553B总线差分信号传输出去，突破了传统的1553B总线驱动电路无法满足高速1553B总线信号传输的要求，大大推动了高速1553B总线技术的发展。

〖附图说明〗

为了更清楚地说明本实用新型实施例，下面对实施例中所需要使用的附图做简单的介绍。下面描述中的附图仅仅是本实用新型中的实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1是本实用新型所述的高速1553B总线信号收发驱动电路的总体框图；

图2是本实用新型所述的接收转换模块结构框图；

图3是本实用新型所述的输出驱动模块的结构框图；

图4是本实用新型实施例所述的输入输出接口隔离模块的电路图；

图5是本实用新型实施例所述的接收转换模块电路图；

图6是本实用新型实施例所述的输出驱动模块电路图；

图7是本实用新型实施例所述的输出信号幅度程控模块电路图。

〖具体实施方式〗

下面结合附图，对本实用新型进行详细的说明。

为了使本实用新型的目的、技术方案、优点更加清楚明白，以下结合附图及实施例对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

如图1所示，一种高速1553B总线信号收发驱动电路100，包括输入输出接口隔离模块1、接收转换模块2、输出驱动模块3、输出信号幅度程控模块4。输入输出接口隔离模块1与接收转换模块2、输出驱动模块3连接。

输入输出接口隔离模块1隔离高速1553B总线电缆与高速1553B总线终端，使高速1553B总线电缆与高速1553B总线终端不直接耦合，并完成了高速1553B 总线电缆与高速1553B总线终端之间的阻抗匹配，在本实施例中，输入输出接口隔离模块1为标准1553B隔离变压器。

如图4所示，所述标准1553B隔离变压器，采用DB2725或与DB2725具有等同功能和接口的芯片。

如图1所示，所述高速1553B总线信号收发驱动电路接收驱动的原理如下：输入输出接口隔离模块1接收高速1553B总线终端输出的标准高速1553B差分信号并发送给接收转换模块2；接收转换模块2将高速1553B总线终端输出的标准高速1553B差分信号转换为高速1553B总线控制器可识别的单端、低压信号。

如图2所示，接收转换模块2包括比较器模块21、参考电压模块22、电平转换模块23和输入调理整形模块24。比较器模块21与输入调理整形模块24、参考电压模块22以及电平转换模块23连接。输入调理整形模块24对输入的标准高速1553B差分信号进行限幅和抗干扰处理并输入到比较器模块21。参考电压模块22生成参考电压并将参考电压输入到比较器模块21。比较器模块21将调理整形模块24输出的电压与参考电压模块22输出的参考电压进行比较并输出TTL电平的单端、低压信号。电平转换模块23接收比较器模块21输出的TTL 电平的单端、低压信号，并将TTL电平的单端、低压信号转换成CMOS电平的单端、低压信号输入到高速1553B总线控制器进行分析处理，形成1553B信号解码。在本实施例中，比较器模块21采用高速比较器。

如图5所示，所述接收转换模块21采用比较器芯片MAX998或与MAX998具有等同功能和接口的芯片，将输入的模拟信号转换成TTL电平的信号。

如图1所示，高速1553B总线信号收发驱动电路输出驱动的原理如下：输出驱动模块3将高速1553B总线控制器输出的单端、低压信号转换为标准高速 1553B总线差分信号，并通过输入输出接口隔离模块1将转换后的信号传送给高速1553B总线终端。

如图3所示，输出驱动模块3包括输入阻抗匹配模块31、第一运放模块32、第二运放模块33以及输出阻抗匹配模块34。输入阻抗匹配模块31的两个输出端口分别与第一运放模块32和第二运放模块33连接。第一运放模块32和第二运放模块33的输出端与输出阻抗匹配模块34的输入端连接。输入阻抗匹配模块31与高速1553B总线控制器模块阻抗匹配并将高速1553B总线控制器模块输出的单端、低压信号输入到第一运放模块32和第二运放模块33。第一运放模块 32和第二运放模块33将高速1553B总线控制器模块输出的单端、低压信号转换成标准高速1553B总线差分信号并输入到输出阻抗匹配模块34。输出阻抗匹配模块34与输入输出接口模块1阻抗匹配并将标准高速1553B总线差分信号传输出去。在本实施例中，第一运放模块32、第二运放模块33采用支持双运放设计的芯片，具备良好的输出驱动能力并且满足输入输出接口隔离模块1的低阻抗负载要求。

如图6所示，输入阻抗匹配模块31和输出阻抗匹配模块34主要由电阻网络组成，支持双运放设计的芯片采用TC426或与TC426具有等同功能和接口的芯片。

如图5所示，标准高速1553B差分信号1553B_H_A1对应的参考电压模块22 包括电阻R2708、电阻R2709以及电容C2707；电阻R2708的一端与电源VCC_5VA 连接，另一端与电阻R2709的一端以及电容C2707的一端连接，电阻R2709的另一端以及电容C2707的另一端接地，电阻R2708、电阻R2709以及电容C2707 的公共端与比较器模块U2703的反相输入端IN_-连接。如图5所示，标准高速 1553B差分信号1553B_H_A1对应的输入调理整形模块24包括电阻R2710、电阻 R2711、电阻R2712、电阻R2713以及电容C2708；标准高速1553B差分信号1553B_H_A1的一端与电阻R2711以及电容C2708的一端连接，电阻R2711的另一端接地，电容C2708的另一端与电阻R2710的一端，电阻R2712的一端以及电阻R2713的一端连接，电阻R2710的另一端与比较器模块U2703的同相输入端IN_+连接，电阻R2712的另一端与电源VCC_5VA连接，电阻R2713的另一端接地，比较器模块U2703将输入调理整形模块24输出的电压与参考电压模块22 输出的参考电压进行比较，输出TTL电平的单端、低压信号1553B_5V_H_A1。

如图5所示，在本实施例中，比较器模块U2703采用高速比较器芯片MAX998。在其它实施例中，比较器模块U2703采用与MAX998具有相同功能和接口的芯片。

如图5所示，标准高速1553B差分信号1553B_N_A1对应的参考电压模块22 包括电阻R2716、电阻R2717以及电容C2713；电阻R2716的一端与电源VCC_5VA 连接，另一端与电阻R2717的一端以及电容C2713的一端连接，电阻R2717以及电容C2713的另一端接地，电阻R2716、电阻R2717以及电容C2713的公共端与比较器模块U2704的反相输入端IN_-连接。如图5所示，标准高速1553B差分信号1553B_N_A1对应的输入调理整形模块24包括电阻R2714、电阻R2715、电阻R2718、电阻R2719以及电容C2714；标准高速1553B差分信号1553B_N_A1 的一端与电阻R2719的一端以及电容C2714的一端连接，电阻R2719的另一端接地，电容C2714的另一端与电阻R2718的一端，电阻R2714的一端以及电阻 R2715的一端连接，电阻R2718的另一端与比较器模块U2704的同相输入端IN_+ 连接，电阻R2714的另一端与电源VCC_5VA连接，电阻R2715的另一端接地，比较器模块U2704将输入调理整形模块24输出的电压与参考电压模块22输出的参考电压进行比较，输出TTL电平的单端、低压信号1553B_5V_N_A1。

如图5所示，在本实施例中，比较器模块U2704采用高速比较器芯片MAX998。在其它实施例中，比较器模块U2704采用与高速比较器芯片MAX998具有相同功能和接口的芯片。

结合图2，图5以及图6，比较器模块U2703和比较器模块U2704输出的TTL 电平的单端、低压信号1553B_5V_H_A1、1553B_5V_N_A1输出到电平转换模块23，电平转换模块23将TTL电平的单端、低压信号1553B_5V_H_A1、1553B_5V_N_A1 转换成CMOS电平的单端、低压信号MOSFET_H_A1、MOSFET_N_A1。

如图6所示，输入阻抗匹配模块31包括电阻R121以及电阻R120；电阻R121 的一端与CMOS电平的单端、低压信号MOSFET_H_A1连接，另一端与双运放设计的芯片TC426的一个运算放大器A的输入端INA连接；电阻R120的一端与CMOS 电平的单端、低压信号MOSFET_N_A1连接，另一端与双运放设计的芯片TC426 的另一个运算放大器B的输入端INB连接。

在本实施例中，第一运放模块32与第二运放模块33中的一个为双运放设计的芯片TC426的一个运算放大器A，另一个为双运放设计的芯片TC426的另一个运算放大器B。

如图6所示，输出阻抗匹配模块包括电阻R2763、电阻R2764、电容C519、二极管D12、二极管D13、电容C2739、电容C2740、电容C2741以及电容C2742。电阻R2763的一端与双运放设计的芯片TC426的一个运算放大器A的输出端OUTA 连接，电阻R2764的一端与双运放设计的芯片TC426的另一个运算放大器B的输出端OUTB连接；电容C519的一端与电阻R2763的另一端连接，另一端与电阻R2764的另一端连接，用于滤波；二极管D12的正极与电阻R2763和电容C519 的公共端连接，负极与电容C2739的一端以及电容C2740的一端连接，电容C2739的一端的另一端与电容C2741的一端连接，电容C2740的另一端与电容C2742 的一端连接，电容C2741的另一端以及电容C2742的另一端与二极管D13的负极连接，二极管D13的正极与电阻R2764和电容C519的公共端连接；电容C2739 与电容C2741的公共端接地，电容C2740与电容C2742的公共端接地；电容C2739、电容C2740、电容C2741以及电容C2742构成稳压桥，电容C2739与电容C2740 的公共端，即稳压桥的一个输出端输出标准高速1553B差分信号1553B_H_A1，电容C2741与电容C2742的公共端，即稳压桥的另一个输出端输出标准高速1553B差分信号1553B_N_A1。

如图1所示，输出信号幅度程控模块4与输出驱动模块3连接，实现输出信号的幅度调整。在本实施例中，输出信号幅度程控模块4采用程控电位器调整第一运放模块32和第二运放模块33的供电电源，进而调整输出信号幅度。在本实施例中，输出信号幅度范围为16V-30V。

如图7所示，输出信号幅度程控模块4的电源芯片采用LMT8026或与LMT8026 具有等同功能和接口的芯片，电压调节程控芯片采用程控电位器芯片MAX5483 或与MAX5483具有等同功能和接口的芯片。高速总线终端的处理器通过程控调节程控电位器芯片MAX5483的导通电阻，并将该电阻接入到可调电源芯片 LMT8026的输出电压调节管脚ADJ，实现对电源芯片LMT8026输出电压的调节。电源芯片LMT8026输出电压输出给后级的输出驱动模块3，实现对输出信号的调节。

以上所述仅是本实用新型的优选实施例，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (11)

1.一种高速1553B总线信号收发驱动电路(100)，其特征在于：包括输入输出接口隔离模块(1)、接收转换模块(2)、输出驱动模块(3)；所述输入输出接口隔离模块(1)与接收转换模块(2)、输出驱动模块(3)连接；所述输入输出接口隔离模块(1)隔离高速1553B总线电缆与高速1553B总线终端，并执行高速1553B总线电缆与高速1553B总线终端之间的阻抗匹配操作；所述输入输出接口隔离模块(1)接收高速1553B总线终端模块输出的信号并发送给接收转换模块(2)；所述接收转换模块(2)将高速1553B总线终端模块输出的标准高速1553B差分信号转换为高速1553B总线控制器模块可识别的单端、低压信号；所述输出驱动模块(3)将高速1553B总线控制器模块输出的单端、低压信号转换为标准高速1553B总线差分信号，并通过输入输出接口隔离模块(1)将转换后的信号传送给高速1553B总线终端模块。

2.根据权利要求1所述的高速1553B总线信号收发驱动电路，其特征在于：所述输入输出接口隔离模块(1)采用标准的1553B隔离变压器。

3.根据权利要求2所述的高速1553B总线信号收发驱动电路，其特征在于：所述标准的1553B隔离变压器变压器采用DB2725芯片。

4.根据权利要求1或2或3所述的高速1553B总线信号收发驱动电路，其特征在于：所述接收转换模块(2)包括比较器模块(21)、参考电压模块(22)、电平转换模块(23)和输入调理整形模块(24)；所述比较器模块(21)与输入调理整形模块(24)、参考电压模块(22)以及电平转换模块(23)连接；所述输入调理整形模块(24)对输入的标准高速1553B差分信号进行限幅和抗干扰处理并输入到比较器模块(21)；所述参考电压模块(22)生成参考电压并将参考电压输入到比较器模块(21)；所述比较器模块(21)将调理整形模块(24)输出的电压与参考电压模块(22)输出的参考电压进行比较并输出TTL电平的单端、低压信号；所述电平转换模块(23)接收比较器模块(21)输出的TTL电平的单端、低压信号，并将TTL电平的单端、低压信号转换成CMOS电平的单端、低压信号输入到高速1553B总线控制器进行分析处理，形成1553B信号解码。

5.根据权利要求4所述的高速1553B总线信号收发驱动电路，其特征在于：所述比较器模块(21)采用高速比较器。

6.根据权利要求5所述的高速1553B总线信号收发驱动电路，其特征在于：高速比较器采用MAX998芯片。

7.根据权利要求1或2或3所述的高速1553B总线信号收发驱动电路，其特征在于：所述输出驱动模块(3)包括输入阻抗匹配模块(31)、第一运放模块(32)第二运放模块(33)以及输出阻抗匹配模块(34)；所述输入阻抗匹配模块(31)的两个输出端口分别与第一运放模块(32)和第二运放模块(33)连接；所述第一运放模块(32)和第二运放模块(33)的输出端与输出阻抗匹配模块(34)的输入端连接；所述输入阻抗匹配模块(31)与高速1553B总线控制器模块阻抗匹配并将高速1553B总线控制器模块输出的单端、低压信号输入到第一运放模块(32)和第二运放模块(33)；所述第一运放模块(32)和第二运放模块(33)将高速1553B总线控制器模块输出的单端、低压信号转换成标准高速1553B总线差分信号并输入到输出阻抗匹配模块(34)；所述输出阻抗匹配模块(34)与输入输出接口模块(1)阻抗匹配并将标准高速1553B总线差分信号传输出去。

8.根据权利要求7所述的高速1553B总线信号收发驱动电路，其特征在于：所述第一运放模块(32)、第二运放模块(33)采用支持双运放设计的芯片。

9.根据权利要求8所述的高速1553B总线信号收发驱动电路，其特征在于：所述支持双运放设计的芯片采用TC426芯片。

10.根据权利要求7所述的高速1553B总线信号收发驱动电路，其特征在于：所述高速1553B总线信号收发驱动电路包括输出信号幅度程控模块(4)；所述输出信号幅度程控模块(4)与输出驱动模块(3)连接，采用程控电位器调整第一运放模块(32)和第二运放模块(33)的供电电源进而调整输出信号的幅度。

11.根据权利要求10所述的高速1553B总线信号收发驱动电路，其特征在于：所述电压芯片采用LMT8026芯片；所述电压调节程控芯片采用程控电位MAX5483芯片。