CN205210574U - 一种基于微控制器实现fpga数据配置的双核心控制模块 - Google Patents

一种基于微控制器实现fpga数据配置的双核心控制模块 Download PDF

Info

Publication number
CN205210574U
CN205210574U CN201521049980.0U CN201521049980U CN205210574U CN 205210574 U CN205210574 U CN 205210574U CN 201521049980 U CN201521049980 U CN 201521049980U CN 205210574 U CN205210574 U CN 205210574U
Authority
CN
China
Prior art keywords
microcontroller
fpga
configuration
data
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201521049980.0U
Other languages
English (en)
Inventor
刘梅华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing College of Electronic Engineering
Original Assignee
Chongqing College of Electronic Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing College of Electronic Engineering filed Critical Chongqing College of Electronic Engineering
Priority to CN201521049980.0U priority Critical patent/CN205210574U/zh
Application granted granted Critical
Publication of CN205210574U publication Critical patent/CN205210574U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

本实用新型公开了一种基于微控制器实现FPGA数据配置的双核心控制模块，包括FPGA和微控制器，FPGA具有数据配置接口，FPGA的数据配置接口包括：配置复位脚nCONFI、第一配置状态脚nSTATU、第二配置状态脚CONF_DON、配置数据传输脚DATA和配置时钟脚CLK，微控制器通过SPI串行通信接口与FPGA实现数据通信。本实用新型具有硬件资源更丰富，端口资源更多，处理能力更强大和灵活的优点。

Description

一种基于微控制器实现FPGA数据配置的双核心控制模块
技术领域
本实用新型涉及一种控制模块，具体是一种利用微控制器实现FPGA数据配置的控制模块，属于硬件电路设计技术领域。
背景技术
FPGA在硬件设计领域有着广泛的应用，FPGA是一种半定制的专用数字集成电路，由于所采用的半定制的集成电路工艺，应用时需要进行数据配置，配置数据决定了FPGA逻辑资源内部互连从而决定FPGA芯片的逻辑功能，而配置数据是由具体电路的设计文件(硬件描述语言或者原理图文件)经由EDA工具转化得来的，修改具体电路设计则配置数据改变，改变后配置数据配置到FPGA芯片中也就改变了芯片的逻辑功能。
在具体系统电路设计中为了保证系统稳定性，FPGA的配置数据通常保存在FPGA器件外的非易失存储器，这种非易失存储器我们称为配置器件，而专用的配置器件价格较高，这就使得以FPGA为控制核心的控制模块电路设计更复杂，同时成本更高，而控制模块本身的端口资源，控制功能却，没有因为昂贵器件的使用而提高。
同时我们还注意到微控制器(例如单片机)也是一种常见的控制核心，其具有价格低廉，控制灵活，开发陈本低等诸多优点，现有技术中将微控制器和FPGA同时应用到一个控制系统中双核控制模块已经在很多领域在中被使用，此外现有技术中还存在用微控制器为某些专用芯片(例如视频解码芯片SAA7113H)进行初始化配置的技术，那么能否用微控制器为FPGA这种半定制芯片进行设计数据的配置呢？
实用新型内容
针对现有技术存在的上述不足，本实用新型的目的是：怎样提供一种用微控制器取代专用配置器件为FPGA进行数据配置，整体硬件设计简单，成本低廉的基于微控制器和FPGA的双核控制器。
为了实现上述目的，本实用新型采用了以下的技术方案。
一种基于微控制器实现FPGA数据配置的双核心控制模块，其特征在于：包括FPGA和微控制器，所述FPGA具有数据配置接口，所述FPGA的数据配置接口包括：配置复位脚nCONFI、第一配置状态脚nSTATU、第二配置状态脚CONF_DON、配置数据传输脚DATA和配置时钟脚CLK；
所述配置复位脚nCONFI与微控制器的第一输入输出口相连接；
所述第一配置状态脚nSTATU与微控制器的第二输入输出口相连接；
所述第二配置状态脚CONF_DON与微控制器的第三输入输出口相连接；
所述配置数据传输脚DATA与微控制器的第四输入输出口相连接；
所述配置时钟脚CLK与微控制器的第五输入输出口相连接；
所述微控制器还通过SPI串行通信接口与FPGA实现数据通信；
进一步的，所述微控制器为单片机。
相比现有技术，本实用新型具有如下优点：
本实用新型中，采用微控制器取代专用配置器件实现对FPGA的数据配置，因此具有能够简化系统硬件设计并且降低陈本的优点；此外本实用新型微控制器还通过SPI串行通信接口与FPGA实现数据通信，这使得微控制器和FPGA芯片之间可以进行数据传输成为一个统一整体，相比纯粹的以单片机或者FPGA为唯一控制核心的控制模块相比，本实用新型具有硬件资源更丰富，端口资源更多，处理能力更强大和灵活的优点。总之本实用新型中微控制器的使用既替代了昂贵的FPGA配置器件，又使得控制模块的整体性能得到提升。
附图说明
图1为本实用新型的电路结构图；
具体实施方式
下面结合附图和具体实施方式对本实用新型作进一步详细说明。
如图1所示，本实用新型一种基于微控制器实现FPGA数据配置的双核心控制模块主要有两大控制核心(微控制器和FPGA)及其各自的时钟、复位电路等外围电路组成：
微控制器和FPGA之间的电连接关系可以划分为两类：
(一)为了实现FPGA数据配置的电连接。
具体的FPGA具有数据配置接口，FPGA的数据配置接口包括：配置复位脚nCONFI、第一配置状态脚nSTATU、第二配置状态脚CONF_DON、配置数据传输脚DATA和配置时钟脚CLK；
配置复位脚nCONFI与微控制器的第一输入输出口相连接；
第一配置状态脚nSTATU与微控制器的第二输入输出口相连接；
第二配置状态脚CONF_DON与微控制器的第三输入输出口相连接；所述数据传输脚DATA与微控制器的第四输入输出口相连接；
配置时钟脚CLK与微控制器的第五输入输出口相连接；
微控制器还通过SPI串行通信接口与FPGA实现数据通信。
也即是FPGA的数据配置接口的各个配置引脚分别与微控制器的一个输入输出口对应相连接。微控制器是这样实现对FPGA进行配置的：利用单片机的程序存储区来存放FPGA配置数据.上电后由单片机控制实现对FPGA器件的数据配置，也即是采用被动配置模式，并且配置数据采用串行方式传送给FPGA，配置过程可以归纳为：(1)由微控制器的第一输入输出口向FPGA的配置复位脚nCONFI发送复位信号(复位信号为一个低电平和一个紧跟的高电平)进行配置复位。(2)检测配置复位是否成功，如果微控制器通过其第二输入输出口检测到FPGA的第一配置状态脚nSTATU由原本低电平变换为高电平则说明配置复位成功，否则配置复位不失败，继续发送配置复位信号。(3)配置复位成功后微控制器通过FPGA的配置数据传输脚DATA和配置时钟脚CLK进行串行数据传输，将存储在单片机中的配置数据传送给FPGA，在这一过程中FPGA的配置数据传输脚DATA负责接收配置数据，配置时钟脚CLK负责接收移位时钟，配置时钟脚CLK上没出现一个上升沿，配置数据传输脚DATA接收一位配置数据直至配置数据传输完成。(4)检测配置是否完成。微控制器检测FPGA的第二配置状态脚CONF_DON上的电平是否变高，若未变高，说明配置失败，应该重新启动配置过程。
(二)为了实现FPGA与微控制器之间数据传输的电连接。
所述微控制器还通过SPI串行通信接口与FPGA实现数据通信。
微控制器的四个输入输出口与FPGA芯片的四个普通数据输入输出口分别对应相连接，由微控制器产生SPI工作时序实现单片机与FPGA芯片之间的SPI通信接口，从而完成两者之间数据的传输。
工作原理是：单片机产生SPI工作时序实现单片机与CPLD芯片之间的SPI通信接口，这种通信方式至少具有根4线(只需要单向通信时3根线也可实现)，具体的分别是：1、从设备数据输入线SDI，也是主设备数据输出线；2、从设备数据输出线SDO，也是主设备数据输入线；3、时钟信号线SCLK，时钟信号由主设备产生；4、从设备使能信号线CS。
主设备和从设备之间进行同步串行数据传输，在主设备的移位脉冲下，数据按位传输，高位在前，地位在后，为全双工通信，简单高效。
此外，关于工作时钟可采用如下方案解决：利用外部时钟电路为FPGA芯片提供工作时钟，FPGA芯片内部工作时钟信号经过FPGA内部分频模块分频后提供给单片机作为工作时钟使用，这样就可以进一步简化电路设计。
本实用新型中微控制器可以采用单片机，FPGA采用常规芯片即可(多数FPGA芯片都被动串行配置模式)。
最后说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。

Claims (2)

1.一种基于微控制器实现FPGA数据配置的双核心控制模块，其特征在于：包括FPGA和微控制器，所述FPGA具有数据配置接口，所述FPGA的数据配置接口包括：配置复位脚nCONFI、第一配置状态脚nSTATU、第二配置状态脚CONF_DON、配置数据传输脚DATA和配置时钟脚CLK；
所述配置复位脚nCONFI与微控制器的第一输入输出口相连接；
所述第一配置状态脚nSTATU与微控制器的第二输入输出口相连接；
所述第二配置状态脚CONF_DON与微控制器的第三输入输出口相连接；
所述配置数据传输脚DATA与微控制器的第四输入输出口相连接；
所述配置时钟脚CLK与微控制器的第五输入输出口相连接；
所述微控制器还通过SPI串行通信接口与FPGA实现数据通信。
2.根据权利要求1所述的一种基于微控制器实现FPGA数据配置的双核心控制模块，其特征在于，所述微控制器为单片机。
CN201521049980.0U 2015-12-10 2015-12-10 一种基于微控制器实现fpga数据配置的双核心控制模块 Expired - Fee Related CN205210574U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201521049980.0U CN205210574U (zh) 2015-12-10 2015-12-10 一种基于微控制器实现fpga数据配置的双核心控制模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201521049980.0U CN205210574U (zh) 2015-12-10 2015-12-10 一种基于微控制器实现fpga数据配置的双核心控制模块

Publications (1)

Publication Number Publication Date
CN205210574U true CN205210574U (zh) 2016-05-04

Family

ID=55848282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201521049980.0U Expired - Fee Related CN205210574U (zh) 2015-12-10 2015-12-10 一种基于微控制器实现fpga数据配置的双核心控制模块

Country Status (1)

Country Link
CN (1) CN205210574U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106404037A (zh) * 2016-12-12 2017-02-15 丹阳亿豪电子科技有限公司 一种基于单片机的汽车传感器检测系统
CN109783436A (zh) * 2019-01-16 2019-05-21 广东高云半导体科技股份有限公司 一种片上系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106404037A (zh) * 2016-12-12 2017-02-15 丹阳亿豪电子科技有限公司 一种基于单片机的汽车传感器检测系统
CN109783436A (zh) * 2019-01-16 2019-05-21 广东高云半导体科技股份有限公司 一种片上系统

Similar Documents

Publication Publication Date Title
CN105279133A (zh) 基于SoC在线重构的VPX并行DSP信号处理板卡
CN109189714B (zh) 一种基于Arria10 FPGA的双处理节点的信号处理系统
CN103905281A (zh) 可互换实现网络控制器与网络终端功能的fc-ae-1553总线节点卡
CN205450909U (zh) 一种基于fpga实现的bmc
CN103279125B (zh) Cpci总线弹载部件应答模拟与测试设备及其实现方法
CN105244065B (zh) 一种基于fpga技术的核电站dcs控制站架构
CN205210574U (zh) 一种基于微控制器实现fpga数据配置的双核心控制模块
CN105045566A (zh) 一种嵌入式并行计算系统及采用其的并行计算方法
CN211149445U (zh) 一种高速数据处理平台
CN203276266U (zh) 智能适配器
CN205608716U (zh) 一种多组光模块通信接口切换电路
CN204706031U (zh) 串行外设接口spi总线电路以及电子设备
CN204406848U (zh) 基于双fpga芯片的验证开发板
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
CN103678231A (zh) 一种两通道并行信号处理模块
CN204650202U (zh) 一种利用cpld实现端口扩展的单片机控制系统
CN112989748A (zh) 一种降低走线数量的集成电路
CN104915313A (zh) 一种采用fpga实现电平转换的fmc板卡
CN202353595U (zh) 一种EtherCAT与RS485通信转换的网关
CN202145308U (zh) 抗恶劣环境计算机的多主模块管理接口模块
CN100405252C (zh) 时钟信号转换电路
CN103577372A (zh) 一种基于d锁存器实现fpga中i/o管脚复用的方法
CN210895427U (zh) 一种可自由扩展的多串口并发控制系统
CN201994958U (zh) Can总线与以太网间智能通信节点
CN202677113U (zh) 一种基于msp430单片机的数字量输出控制板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160504

Termination date: 20161210

CF01 Termination of patent right due to non-payment of annual fee