CN100464193C - 芯片测试系统和芯片测试方法 - Google Patents
芯片测试系统和芯片测试方法 Download PDFInfo
- Publication number
- CN100464193C CN100464193C CNB2006101391455A CN200610139145A CN100464193C CN 100464193 C CN100464193 C CN 100464193C CN B2006101391455 A CNB2006101391455 A CN B2006101391455A CN 200610139145 A CN200610139145 A CN 200610139145A CN 100464193 C CN100464193 C CN 100464193C
- Authority
- CN
- China
- Prior art keywords
- signal
- test
- main frame
- chip
- simulation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 178
- 238000000034 method Methods 0.000 title claims description 25
- 238000013507 mapping Methods 0.000 claims abstract description 41
- 238000004088 simulation Methods 0.000 claims abstract description 38
- 230000004044 response Effects 0.000 claims abstract description 26
- 238000003860 storage Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000003993 interaction Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种芯片测试系统，包括：主机和信号仿真单元，其中，所述主机，向信号仿真单元输出测试信号；接收信号仿真单元输出的响应信号；将响应信号与预先设置的参考信号进行比较，得到测试结果；所述信号仿真单元，根据预先设定的映射关系，将主机输出的测试信号转换为基于目标测试主机接口标准的测试信号，并输出给外部测试芯片；接收来自外部测试芯片的响应信号，并输出给所述主机。本发明还公开了一种芯片测试方法。本发明根据预先设定的映射关系，将测试信号转换为基于目标测试主机接口标准的信号，模拟目标测试主机与待测芯片进行信息交互，在实现了芯片测试的同时，提高了芯片测试系统的通用性和测试效率。
Description
技术领域
本发明涉及测试技术，特别涉及芯片测试系统和芯片测试方法。
背景技术
芯片中通常包括基带接口单元(Baseband Interface Unite，BIU)，用于芯片在实际应用中与不同类型的主机进行信息交互时，实现信号的延时缓冲。因此，在芯片的开发过程中，以不同类型的主机为目标测试主机，对芯片的BIU的性能进行测试。
图1为现有的芯片测试系统的结构示意图。如图1所示，待测芯片通过芯片测试系统的系统总线与芯片测试系统相连。图2为BIU的工作原理示意图。如图2所示，BIU包括延时模块和处理模块。
芯片测试系统的主机根据来自控制平台的控制指令，向待测芯片发送基于该主机接口标准的控制信号、数据信号或地址信号；BIU的延时模块将来自芯片测试系统的信号进行延时等相关处理，并输出给处理模块；处理模块对接收到的信号进行响应，向延时模块输出相应的数据信号或控制信号；延时模块将来自处理模块的信号进行延时等相关处理，并输出给芯片测试系统；芯片测试系统的主机再判断接收到的响应信号是否符合预先设置的标准，实现以该类型主机为目标测试主机的芯片测试。
然而，现有的芯片测试系统，仅能够针对该系统中的主机类型对待测芯片进行测试，因此，其通用性较低；如果需要以多种类型的主机为目标测试主机对芯片进行测试时，就需要分别通过具有不同类型主机的多个芯片测试系统来实现，使得测试效率不高。而且，如果需要以某些比较少见的主机作为目标测试主机对芯片进行测试时，也很难找到相应的测试系统。
可见，现有芯片测试系统的通用性较低，测试效率也不高。
发明内容
有鉴于此，本发明的一个主要目的在于，提供一种芯片测试系统，能够提高芯片测试的通用性和效率。
本发明的另一个主要目的在于，提供一种芯片测试方法，能够提高芯片测试的通用性和效率。
根据上述的一个主要目的，本发明提供了一种芯片测试系统，包括：主机和信号仿真单元，其中，
所述主机，向信号仿真单元输出测试信号；接收信号仿真单元输出的响应信号；将接收到的响应信号与预先设置的参考信号进行比较，得到测试结果；
所述信号仿真单元，根据预先设定的映射关系，将主机输出的测试信号转换为基于目标测试主机接口标准的测试信号，并输出给外部测试芯片；接收来自外部测试芯片的响应信号，并输出给所述主机；
其中，所述映射关系为：目标测试主机与所述主机对信号延时要求的映射关系，和/或目标测试主机的信号定义与所述主机的信号定义的映射关系。
所述主机进一步接收来自外部控制平台的控制指令；根据接收到的控制指令向信号仿真单元输出测试信号。
所述系统进一步包括：本地接口单元和远程接口单元；
所述主机进一步通过所述本地接口单元或者所述远程接口单元，接收来自外部控制平台的控制指令。
所述本地接口单元包括：通用串行总线USB接口和通用异步收发器UART接口。
所述主机为增强型精简指令集单片机ARM。
所述系统进一步包括存储单元，用于存储ARM的配置数据，并在系统上电时提供给ARM。
所述主机进一步将测试结果输出至所述存储单元存储。
所述存储单元包括：动态随机存储器SDRAM、闪存Nandflash和闪存Norflash。
所述信号仿真单元为可编程逻辑器件。
根据上述的另一个主要目的，本发明提供了一种芯片测试方法，基于目标测试主机接口标准的信号与所述主机接口标准，设置目标测试主机与所述主机的信号定义和/或信号对延时要求的映射关系，
且该方法包括以下步骤：
主机向信号仿真单元输出测试信号；信号仿真单元根据所述映射关系，将主机输出的测试信号转换为基于目标测试主机接口标准的测试信号，并输出给测试芯片；
信号仿真单元接收来自测试芯片的响应信号，并输出给主机；主机将来自信号仿真单元的响应信号与预先设置的参考信号进行比较，得到测试结果。
所述主机向信号仿真单元输出测试信号为：主机根据来自控制平台的控制指令，向信号仿真单元输出测试信号。
所述得到测试结果之后进一步包括：主机将所述测试结果输出给控制平台。
所述将测试结果输出给控制平台为：将测试结果输出给存储单元进行存储，并在对多个待测芯片进行测试后，将对多个待测芯片的测试结果统一输出给控制平台。
所述信号仿真单元为可编程逻辑器件。
由上述技术方案可见，本发明根据预先设定的映射关系，将测试信号转换为基于目标测试主机接口标准的信号，模拟目标测试主机与待测芯片进行信息交互，在实现了芯片测试的同时，提高了芯片测试系统的通用性和测试效率。
附图说明
图1为现有的芯片测试系统的结构示意图。
图2为BIU的工作原理示意图。
图3为本发明中的芯片测试系统的示例性结构图。
图4为本发明系统实施例中的芯片测试系统结构图。
图5为本发明中的芯片测试方法的示例流程图。
图6为本发明方法实施例中的芯片测试方法流程图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明的基本思想是：芯片测试系统模拟不同类型的目标测试主机，与待测芯片进行信息交互。
图3为本发明中的芯片测试系统的示例性结构图。如图3所示，本发明的芯片测试系统包括：
主机301，向信号仿真单元302输出测试信号；接收信号仿真单元302输出的响应信号；将响应信号与预先设置的参考信号进行比较，得到测试结果；
信号仿真单元302，根据预先设定的映射关系，将主机301输出的测试信号转换为基于目标测试主机接口标准的测试信号，并输出给外部测试芯片；接收来自外部测试芯片的响应信号，并输出给主机301。
下面，结合具体实施例，对本发明的芯片测试系统进行详细说明。
图4为本发明系统实施例中的芯片测试系统结构图。如图4所示，以主机为增强型精简指令集单片机(Advanced RISC Machines，ARM)、信号仿真单元为可编程逻辑器件为例，本发明的芯片测试系统包括：ARM 401、可编程逻辑器件402、本地接口单元403。
其中，可编程逻辑器件402可以为现场可编程门阵列(FieldProgrammable Gate Array，FPGA)或者复杂可编程逻辑器件(ComplexProgrammable Logic Device，CPLD)；本地接口单元403包括通用串行总线(Universal Serial Bus，USB)接口和通用异步收发器(UniversalAsynchronous Receiver/Transmitter，UART)接口。
ARM 401，通过本地接口单元403接收来自外部控制平台的控制指令；根据接收到的控制指令，通过系统总线向信号仿真单元402输出测试信号，例如读使能(Read Enable，RE)信号或者写使能(Write Enable，WE)信号；接收可编程逻辑器件402输出的响应信号；将响应信号与预先设置的参考信号进行比较，得到测试结果，并通过本地接口403输出给控制平台。
可编程逻辑器件402，用于接收ARM 401输出的测试信号；根据预先设置的映射关系，将接收到的测试信号转换为基于目标测试主机接口标准的测试信号，并依次通过系统插座和芯片插座输出给外部测试芯片；在待测芯片对测试信号进行相应的处理并输出响应信号后，依次通过芯片插座和系统插座接收来自外部测试芯片的响应信号；将来自外部测试芯片的响应信号通过系统总线输出给ARM 401。
其中，基于目标测试主机接口标准的信号定义，可以与基于ARM 401接口标准的信号定义相同，也可以不同，可编程逻辑器件402中的映射关系可以针对上述两种情况来设置。
如果目标测试主机输出的信号定义与ARM 401相同，例如目标测试主机和ARM 401的输出信号均包括CS，DATA，ADDR，OE，WE，但是两者对输出信号的延时要求不同，此时的映射关系即为目标测试主机和ARM401对信号延时要求的映射关系；可编程逻辑器件402根据该映射关系进行信号转换，使得输出的信号满足目标测试主机的要求。
如果目标测试主机输出的信号定义与ARM不完全相同，例如ARM 401输出的测试信号为RE信号或WE信号，而目标测试主机需要通过一个使能(EN)信号和一个用于选择读或写的选择(SEL)信号的组合来实现写使能信号，EN信号为高表示使能，SEL信号为低/高表示读/写；此时的映射关系即为目标测试主机的信号定义与ARM 401的信号定义的映射关系；可编程逻辑器件402在接收到RE信号后，根据预先设定的映射关系，向外部测试芯片输出置为高的EN信号和置为低的SEL信号；可编程逻辑器件402在接收到WE信号后，根据预先设定的映射关系，向外部测试芯片输出置为高的EN信号和置为高的SEL信号。
在目标测试主机输出的信号定义与ARM不完全相同的情况下，也可能同时存在两者对延时的要求不同，此时的映射关系包括上述两种情况中映射关系的内容。
实际应用中，可编程逻辑器件中还可以设置多种类型的目标测试主机的接口标准信号与基于ARM 401接口标准信号的映射关系，即芯片测试系统能够针对多种目标测试主机对待测芯片进行测试。
这种情况下，ARM 401进一步通过本地接口单元403接收来自控制平台的，用于选择目标测试主机类型的控制指令，并将该指令发送给可编程逻辑器件402；可编程逻辑器件402根据用于选择目标测试主机类型的控制指令，选择相应的映射关系对接收到的测试信号进行转换。
本实施例的芯片测试系统中，还包括存储单元404和远程接口单元405。
存储单元404包括：动态随机存储器(Synchronous Dynamic RandomAccess Memory，SDRAM)、闪存(Nandflash)和闪存(Norflash)。其中，Nandflash和Norflash用于存储ARM 401的指令集以及文件系统等配置数据，并在系统上电时提供给ARM 401，实现ARM 401的启动；SDRAM可以作为缓存，存储测试过程中的中间数据或者测试结果。
ARM 401也可以将测试结果通过系统总线输出给存储单元404，存储单元404中的存储器也可以存储接收到的测试结果。
远程接口单元405包括以太网(Ethernet)接口，用于与远程控制平台进行信息交互，实现远程控制。
上述系统中，如果可编程逻辑器件402为FPGA，则存储单元404还用于存储FPGA的配置数据及预先设置的映射关系，并在系统上电时，提供给FPGA，实现FPGA的启动。
以上是对本发明的芯片测试系统的说明，下面，对本发明的芯片测试方法进行说明。
图5为本发明中的芯片测试方法的示例流程图。如图5所示，本发明的芯片测试方法包括以下步骤：
步骤501，主机向信号仿真单元输出测试信号；
步骤502，信号仿真单元根据预先设定的映射关系，将主机输出的测试信号转换为基于目标测试主机接口标准的测试信号，并输出给测试芯片；
步骤503，信号仿真单元接收来自测试芯片的响应信号，并输出给主机；
步骤504，主机将来自信号仿真单元的响应信号与预先设置的参考信号进行比较，得到测试结果。
下面，结合具体实施例，对本发明的芯片测试方法进行详细说明。
图6为本发明方法实施例中的芯片测试方法流程图。如图6所示，以主机为ARM、信号仿真单元为可编程逻辑器件为例，本发明的芯片测试方法包括以下步骤：
步骤601，根据目标测试主机和ARM对输出信号的定义和/或延时要求，设置基于目标测试主机接口标准的信号与基于ARM接口标准的信号的映射关系。
其中，如果目标测试主机输出的信号定义与ARM相同，例如目标测试主机和ARM的输出信号均包括CS，DATA，ADDR，OE，WE，但是两者对输出信号的延时要求不同，此时的映射关系即为目标测试主机和ARM对信号延时要求的映射关系；如果目标测试主机输出的信号定义与ARM不完全相同，例如ARM输出的测试信号为RE信号或WE信号，而目标测试主机需要通过一个EN信号和一个用于选择读或写的SEL信号的组合来实现写使能信号，EN信号为高表示使能，SEL信号为低/高表示读/写；此时的映射关系即为目标测试主机的信号定义与ARM的信号定义的映射关系；如果目标测试主机输出的信号定义与ARM不完全相同，且两者对延时的要求不同，此时的映射关系包括上述两种情况中的内容。
步骤602，用户通过控制平台，向ARM发送控制指令，请求基于目标测试主机对待测芯片进行测试。
本步骤中的目标测试主机为除ARM之外的主机，例如8051处理器等；控制平台可以通过本地接口或者远程接口向ARM发送控制指令。
步骤603，ARM根据接收到的控制指令，向可编程逻辑器件输出测试信号。
本步骤之前，ARM还可以根据来自控制平台的控制指令，通知可编程逻辑器件本次测试中目标测试主机的类型，可编程逻辑器件再从多个预先存储的映射关系中，选择该目标测试主机与ARM的映射关系，作为后续步骤中信号转换的依据。
步骤604，可编程逻辑器件根据预先设定的映射关系，将接收到的测试信号转换为基于目标测试主机接口标准的测试信号，并输出给待测芯片。
例如，在目标测试主机输出的信号定义与ARM不完全相同时，ARM输出的测试信号为RE信号或WE信号，目标测试主机对应的映射关系中，表示读/写使能的信号为EN信号和SEL信号的组合，可编程逻辑器件即根据该映射关系，向测试芯片输出置为高的EN信号和置为低/高的SEL信号。
步骤605，在待测芯片对测试信号进行相应的处理并输出响应信号后，可编程逻辑器件接收来自待测芯片的响应信号，并输出给ARM。
步骤606，ARM将响应信号与预先设置的参考信号进行比较，得到测试结果，并将测试结果输出给控制平台。
本步骤中，ARM可以将测试结果直接输出给控制平台，也可以输出给存储单元进行存储，并在多次测试后，将对多个待测芯片的测试结果统一输出给控制平台。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。
Claims (14)
1.一种芯片测试系统，其特征在于，包括：主机和信号仿真单元，其中，
所述主机，向信号仿真单元输出测试信号；接收信号仿真单元输出的响应信号；将接收到的响应信号与预先设置的参考信号进行比较，得到测试结果；
所述信号仿真单元，根据预先设定的映射关系，将主机输出的测试信号转换为基于目标测试主机接口标准的测试信号，并输出给外部测试芯片；接收来自外部测试芯片的响应信号，并输出给所述主机；
其中，所述映射关系为：目标测试主机与所述主机对信号延时要求的映射关系，和/或目标测试主机的信号定义与所述主机的信号定义的映射关系。
2.如权利要求1所述的系统，其特征在于，所述主机进一步接收来自外部控制平台的控制指令；根据接收到的控制指令向信号仿真单元输出测试信号。
3.如权利要求2所述的系统，其特征在于，所述系统进一步包括:本地接口单元和远程接口单元；
所述主机进一步通过所述本地接口单元或者所述远程接口单元，接收来自外部控制平台的控制指令。
4.如权利要求3所述的系统，其特征在于，所述本地接口单元包括:通用串行总线USB接口和通用异步收发器UART接口。
5.如权利要求1所述的系统，其特征在于，所述主机为增强型精简指令集单片机ARM。
6.如权利要求5所述的系统，其特征在于，所述系统进一步包括存储单元，用于存储ARM的配置数据，并在系统上电时提供给ARM。
7.如权利要求6所述的系统，其特征在于，所述主机进一步将测试结果输出至所述存储单元存储。
8.如权利要求6所述的系统，其特征在于，所述存储单元包括：动态随机存储器SDRAM、闪存Nandflash和闪存Norflash。
9.如权利要求1至8中任意一项所述的系统，其特征在于，所述信号仿真单元为可编程逻辑器件。
10.一种芯片测试方法，其特征在于，基于目标测试主机接口标准的信号与所述主机接口标准，设置目标测试主机与所述主机的信号定义和/或信号对延时要求的映射关系，且该方法包括以下步骤：
主机向信号仿真单元输出测试信号；信号仿真单元根据所述映射关系，将主机输出的测试信号转换为基于目标测试主机接口标准的测试信号，并输出给测试芯片；
信号仿真单元接收来自测试芯片的响应信号，并输出给主机；主机将来自信号仿真单元的响应信号与预先设置的参考信号进行比较，得到测试结果。
11.如权利要求10所述的方法，其特征在于，所述主机向信号仿真单元输出测试信号为：L主机根据来自控制平台的控制指令，向信号仿真单元输出测试信号。
12.如权利要求10所述的方法，其特征在于，所述得到测试结果之后进一步包括：主机将所述测试结果输出给控制平台。
13.如权利要求12所述的方法，其特征在于，所述将测试结果输出给控制平台为：将测试结果输出给存储单元进行存储，并在对多个待测芯片进行测试后，将对多个待测芯片的测试结果统一输出给控制平台。
14.如权利要求10所述的方法，其特征在于，所述信号仿真单元为可编程逻辑器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101391455A CN100464193C (zh) | 2006-10-13 | 2006-10-13 | 芯片测试系统和芯片测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101391455A CN100464193C (zh) | 2006-10-13 | 2006-10-13 | 芯片测试系统和芯片测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1928576A CN1928576A (zh) | 2007-03-14 |
| CN100464193C true CN100464193C (zh) | 2009-02-25 |
Family
ID=37858633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101391455A Expired - Fee Related CN100464193C (zh) | 2006-10-13 | 2006-10-13 | 芯片测试系统和芯片测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100464193C (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101477171B (zh) * | 2008-01-03 | 2011-07-20 | 京元电子股份有限公司 | 将特征值储存区转换为撷取数据扩充区的系统及方法 |
| CN103308846B (zh) * | 2013-05-07 | 2015-07-08 | 南京邮电大学 | 一种基于模型识别的集成芯片功能性能检测方法和装置 |
| CN106341355A (zh) * | 2015-07-09 | 2017-01-18 | 深圳市中兴微电子技术有限公司 | 数字中频处理系统检测方法及装置 |
| CN105182210B (zh) * | 2015-09-29 | 2018-11-09 | 中国电力科学研究院 | 一种计量芯片测试装置的通用接口及其实现方法 |
| CN105334450A (zh) * | 2015-11-30 | 2016-02-17 | 英业达科技有限公司 | 信号检测装置及方法 |
| CN106708023A (zh) * | 2017-01-19 | 2017-05-24 | 延锋伟世通电子科技（上海）有限公司 | 多平台兼容测试系统及其工作方法 |
| CN109445366B (zh) * | 2018-12-27 | 2020-10-13 | 南京市梵林科技有限公司 | 一种fpga可编程逻辑资源的筛选测试方法 |
| CN111913841A (zh) * | 2020-05-11 | 2020-11-10 | 电子科技大学 | 一种低成本的芯片功能测试平台 |
| CN114589728B (zh) * | 2020-12-07 | 2024-05-28 | 合肥欣奕华智能机器股份有限公司 | 一种测试设备、方法、装置及介质 |
| CN113326670B (zh) * | 2021-05-31 | 2024-06-07 | 上海阵量智能科技有限公司 | 原型验证系统、方法、处理单元、及设备 |
| CN115202949B (zh) * | 2022-09-16 | 2022-12-27 | 北京紫光芯能科技有限公司 | 一种芯片信号的监测装置、方法、计算机设备及存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0916652A (ja) * | 1995-06-30 | 1997-01-17 | Hitachi Ltd | 回路シミュレ−ション結果解析方法および装置 |
| US5652754A (en) * | 1995-12-27 | 1997-07-29 | Hughes Electronics | Signature analysis usage for fault isolation |
| TW436636B (en) * | 1998-08-03 | 2001-05-28 | Lucent Technologies Inc | Speed-signalin testing for integrated circuits |
| CN1454320A (zh) * | 2000-04-24 | 2003-11-05 | 陆放 | 集成电路实时检测的系统结构及其测试方法 |
| CN1667428A (zh) * | 2004-03-10 | 2005-09-14 | 华为技术有限公司 | 一种利用仿真源数据进行专用集成电路验证的装置和方法 |
-
2006
- 2006-10-13 CN CNB2006101391455A patent/CN100464193C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0916652A (ja) * | 1995-06-30 | 1997-01-17 | Hitachi Ltd | 回路シミュレ−ション結果解析方法および装置 |
| US5652754A (en) * | 1995-12-27 | 1997-07-29 | Hughes Electronics | Signature analysis usage for fault isolation |
| TW436636B (en) * | 1998-08-03 | 2001-05-28 | Lucent Technologies Inc | Speed-signalin testing for integrated circuits |
| CN1454320A (zh) * | 2000-04-24 | 2003-11-05 | 陆放 | 集成电路实时检测的系统结构及其测试方法 |
| CN1667428A (zh) * | 2004-03-10 | 2005-09-14 | 华为技术有限公司 | 一种利用仿真源数据进行专用集成电路验证的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1928576A (zh) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100464193C (zh) | 芯片测试系统和芯片测试方法 | |
| CN101923440B (zh) | 一种高速异步数据采集系统 | |
| CN101458971A (zh) | 一种嵌入式存储器的测试系统及测试方法 | |
| CN103810521A (zh) | 无源rfid电子标签数字基带处理器 | |
| CN103729319A (zh) | 基于串行总线的设备系统及数据传输方法 | |
| CN111176164B (zh) | 一种扩展多个远程输入输出模块的方法、装置及介质 | |
| CN101136246A (zh) | 一种基于双口ram实现数据速率转换的装置和方法 | |
| CN117806892A (zh) | 存储芯片模型测试方法、装置、通信设备及存储介质 | |
| CN102654852A (zh) | 一种异步数据读写控制方法、装置及系统 | |
| CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
| CN104581147B (zh) | 一种hdmi和mipi功能互测的方法与装置 | |
| CN116680088A (zh) | 一种针对多寄存器存储的多模块同时访问系统及访问方法 | |
| CN103092800A (zh) | 一种数据转换实验平台 | |
| CN107564265B (zh) | 一种高速传输的lxi数据采集器及其工作方法 | |
| CN114660383A (zh) | 一种通用载荷管理器地检测试板卡 | |
| CN211352215U (zh) | 5g通信模组测试组件及计算机设备 | |
| CN202939602U (zh) | 一种基于vxi总线的并行数据采集系统 | |
| CN100460876C (zh) | 测试系统及其数据接口转换装置 | |
| US20100191895A1 (en) | System, test apparatus and relay apparatus | |
| CN111159070A (zh) | 基于ahb总线的标记压缩系统和片上系统 | |
| CN108595357B (zh) | 基于fpga的dm365数据传输接口电路 | |
| CN105260335A (zh) | 扩展光接口的数据处理系统及方法 | |
| CN102393672A (zh) | 可编程逻辑控制器及其扩展模块 | |
| CN102496389A (zh) | 一种读取时序控制电路 | |
| CN102147447B (zh) | 一种控制数据透传的方法、柔性标签连接方法及其装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090225 Termination date: 20121013 |