CN111913841A - 一种低成本的芯片功能测试平台 - Google Patents

一种低成本的芯片功能测试平台 Download PDF

Info

Publication number
CN111913841A
CN111913841A CN202010392586.6A CN202010392586A CN111913841A CN 111913841 A CN111913841 A CN 111913841A CN 202010392586 A CN202010392586 A CN 202010392586A CN 111913841 A CN111913841 A CN 111913841A
Authority
CN
China
Prior art keywords
chip
test
platform
fpga
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010392586.6A
Other languages
English (en)
Inventor
王忆文
何旭东
何相龙
任睿捷
李南希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010392586.6A priority Critical patent/CN111913841A/zh
Publication of CN111913841A publication Critical patent/CN111913841A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明属于芯片测试技术领域，具体为一种低成本的芯片功能测试平台。解决了芯片测试引脚数量多、测试速度慢、测试时间长、测试成本高、测试设备要求高等问题。使用ARM芯片和FPGA芯片相结合搭建芯片功能测试平台，本平台的核心思想是通过内部的功能测试模块(FTM,Function Test Model)把ARM处理器无时序的指令转换为符合待测芯片时序要求的控制信号，并完成数据传输和测试。本平台对芯片的功能测试流程简单，只需要在PC上输入对应的测试操作命令，平台就自动执行测试程序，同时能够快速在PC上看到测试结果。该平台能够实现芯片的功能测试百分百覆盖，缩短了用户测试芯片的时间和芯片开发的周期，节约了成本。

Description

一种低成本的芯片功能测试平台
技术领域
本发明属于芯片测试技术领域，具体为一种低成本的芯片功能测试平台。
背景技术
随着集成电路技术的发展，芯片的集成度不断增加，芯片测试的工作量也相应的大大增加。传统的芯片测试，由于芯片的引脚数量增多，测试的工作繁琐，测试效率低且测试时间长，然后需要的测试设备笨重且昂贵。芯片测试在整个芯片设计开发中所占成本的比重越来越高。
对于芯片的测试，核心思想是通过内部的功能测试模块(FTM,Function TestModel)把ARM处理器无时序的指令转换为符合待测芯片时序要求的控制信号，并完成数据传输和测试。通过ARM编制测试程序，然后通过并行总线(地址总线和数据总线)与FPGA进行数据交互，过FPGA产生激励信号，把无时序的数据转换为有时序的信号，并施加到待测芯片上。然后通过FPGA内嵌的逻辑分析仪抓取芯片的输出波形，并进一步处理与期待的数据比较，然后测试结果通过TCP 通信传输回到PC，结果在输出区上显示。STM32芯片是高性能、低功耗的微控制器，通过上位机、下位机的方式，能够实现在PC端对STM32进行控制。
低成本的芯片功能测试平台，能够节约测试时间，操作的测试指令简单，且整个平台的体积相比较而言要小很多，方便移动。
发明内容
本发明的目的在于提供一种低成本的芯片功能测试平台，该测试平台主要是对可编程芯片进行测试，通过ARM产生指令，然后通过并行总线与FPGA进行数据交互，产生激励信号，然后通过FPGA内嵌的逻辑分析仪抓取芯片的输出波形，并进一步处理与期待的数据比较，通过TCP协议通信，将输出的测试结果反馈回个人电脑，在输出区上显示。
本发明中芯片测试平台包括“ARM+FPGA”测试开发板，TCP工具，个人电脑， Keil软件，Quartus软件、仿真器工具盒以及若干的硬件连接线等。
在测试开发板上，主芯片是一块STM32F40x单片机，然后在开发板上有一块Cyclone IV系列FPGA芯片，其中ARM芯片和FPGA芯片采用16位并行总线通信，在测试平台中，FPGA芯片作为协处理器，与ARM进行数据交互，ARM传输测试程序到FPGA上，产生激励信号以及抓取输出波形，并外接一块SDRAM用来存储实时测试数据。在开发板上，配置SWD调试接口、Mini USB口、以太网接口和FPGA 调试口，其中SWD调试接口是连接仿真器工具盒，作为ARM文件程序下载接口； Mini USB口是作为电源连接端口使用，给整个开发板供电；以太网接口是通过网线连接到个人电脑上，通过TCP协议，实现上位机与下位机之间的通信；FPGA 调试口是连接仿真器工具盒，作为FPGA文件下载接口。
将编写的ARM C测试程序在Keil软件经过编译链接等一系列操作得到芯片可以读取的二进制文件，并通过仿真器工具盒下载到ARM芯片中。
在Quartus软件上对FPGA进行相应配置设计，设计FPGA激励测试文件，配置虚拟逻辑分析仪，引脚约束等操作完成后，通过仿真器工具盒下载程序到FPGA 芯片。在TCP工具上，输入测试指令，测试平台执行测试程序，能够在TCP工具上看到测试结果。
本发明提供的可编程芯片测试平台，能够弥补传统芯片测试的不足，减少用户芯片测试的时间，提高测试效率，节约芯片整个开发的成本。
附图内容
图1为本发明的测试平台的硬件结构图
图2为本发明的测试平台各模块单元之间连接的关系图
图3为本发明的仿真器工具盒的内部原理图
图4为本发明的测试平台工作的流程图
具体实施方式
以下结合附图对本发明的方法做进一步说明：
图1所示为本发明设计的基于ARM和FPGA的芯片测功能试平台的硬件结构图，其中包括顶板和底板两个部分。
顶板是一块PCB板，设计了一个目标芯片的插槽，能够方便替换测试芯片，在PCB上是将芯片的管脚引出来，方便设备测试以及和底板的管脚相互连接。
底板也是一块PCB板，底板是“ARM+FPGA”的芯片测试开发板，里面有ARM 芯片作为主处理器，FPGA芯片作为协处理器，一块SDRAM，以及相对应的端口： ARM调试接口、FPGA调试接口、以太网接口和电源端口等。
图2是本发明的测试平台各模块单元之间连接的关系图：待测芯片、ARM芯片、FPGA芯片、SDRAM、仿真器工具盒和PC个人电脑之间的连接。
待测芯片是可编程芯片，嵌入在顶板上的芯片插座上，与底板上的芯片进行数据地址传输；ARM芯片选择的是STM32F40X系列信号，同时ARM芯片作为主处理器，编制测试测试程序，和FPGA芯片进行数据交互，通过FPGA产生激励信号来完成测试。
FPGA芯片是协处理器，型号选择Cyclone IV系列，在测试平台中，FPGA 芯片收到来自ARM芯片的测试程序，然后通过功能测试模块来产生激励信号，把无时序的数据转换为有时序的信号，并施加到待测芯片上。抓取输出波形与期待的数据进行比较，并外接一块SDRAM用来存储实时测试数据，合理分配资源使用，提高整个平台的工作效率。
仿真器工具盒是一个多种仿真器的集合体，J-Link的连接方式连接ARM芯片的SWD调试口，还有FPGA芯片的调试口，另一端通过USB连接到笔记本电脑，工具盒的内部有接口转换电路，实现数据不同形式的转换传输。
个人电脑的网络端口通过网线连接到测试开发板上的以太网接口，在个人电脑上完成相应的网络适配器配置，在TCP测试工具输入测试指令，通过TCP协议将测试指令传输到测试开发板上的ARM芯片，然后ARM芯片与FPGA芯片数据交互，FPGA芯片产生激励信号，对测试芯片进行测试。
图3为本发明的仿真器工具盒的内部原理图，在工具盒中，是一块接口转换电路部，上面配置了对应的器件实现相应的工作。在电路板中，采用USB供电，通过DCDC产生整个电路所需要的3.3V电压，并配有自恢复保险丝，保障电路安全。
电路内置USB HUB芯片，将不同的仿真器能够通过桥接芯片，数据通过USB 的方式传输到个人电脑，避免了人工跳线，能够复合使用。
电路使用CPU，高速32位ARM处理器实现ARM SWD下载功能。
在电路板中内置CPLD，复杂逻辑控制器件能够为多个器件产生特定的时钟，并为多功能同时工作做协调处理。
在电路板中，采用专用芯片FT245和JTAG收发器实现USB Blaster功能，能够对FPGA进行调试。
图4是本发明的测试平台的工作的流程图，主要工作步骤是
1)在Keil软件上，创建测试工程文件，文件内容主要包括芯片测试指令，编写操作指令对应的程序执行代码，通过socket组件，构建socket函数文件，实现TCP通信。程序编译完成并验证通过后，通过仿真器工具盒，将测试程序下载到ARM芯片上。测试指令包括对可编程芯片Flash、CPLD、SRAM等的测试。
2)在Quartus软件上，创建工程文件，完成相应的硬件配置，实现产生激励信号和抓取数据波形的功能，并存储数据。QPF文件通过仿真工具盒连接FPGA 的调试口，将程序烧录到FPGA上。
3)ARM芯片和FPGA芯片的程序都下载完成后，在个人电脑上打开TCP测试工具，完成相应的服务器配置。连接好TCP通信的接口，输入测试指令后，能够在输出区上观察测试平台反馈回来的测试结果，能够检测可编程芯片的Flash、 CPLD和SRAM是否正常，有无缺陷，如果出现问题，在根据问题报道的情况，进行具体问题具体分析，解决好问题后再次进行测试。
以上所述，是本发明提出的一种低成本的芯片功能测试平台，对本平台应用情况的举例说明，更多是对测试平台思想的阐述。任何熟悉本领域的技术人员，在不脱离本发明方案技术方案范围情况下，都可利用上述所示的方法和技术内容对本发明技术方案进行若干改进和修饰，这些改进和修饰，在未脱离本发明技术方案内容的情况下，均属于本发明技术方案保护的范围。

Claims (7)

1.一种低成本的芯片功能测试平台，包括测试开发板和测试芯片核心板，其特征在于所述测试开发板和测试芯片核心板是作为底板和顶板相互连接在一起。在测试芯片核心板上，安装芯片插槽以及将管脚引出来。测试开发板上的ARM芯片与仿真器工具盒相连，测试开发板上的FPGA芯片与仿真器工具盒相连。在PC端，仿真器工具盒和Keil软件以及Quartus软件通过USB接口相连。TCP工具和测试开发板上的以太网接口相连。
2.如权利要求1所述的一种低成本的芯片功能测试平台，其特征在于，芯片插槽是可替换同型号芯片，相似类型的芯片也是能够进行替换，进行芯片测试。
3.如权利要求1所述的一种低成本的芯片功能测试平台，其特征在于，通过ARM编制测试程序，然后通过并行总线(地址总线和数据总线)与FPGA进行数据交互，通过FPGA内部的功能测试模块(Function Test Model)来产生激励信号，把无时序的数据转换为有时序的信号，并施加到待测芯片上。
4.如权利要求1所述的一种低成本的芯片功能测试平台，其特征在于，通过FPGA内嵌的逻辑分析仪抓取芯片的输出波形，并进一步处理与期待的数据比较，然后测试结果通过TCP通信传输回到PC，结果在输出区上显示。
5.如权利要求1所述的一种低成本的芯片功能测试平台，其特征在于，测试文件ARM C在Keil软件上编译，通过仿真器工具盒将程序烧录到ARM芯片。
6.如权利要求1所述的一种低成本的芯片功能测试平台，其特征在于，配置文件在Quartus软件上建立，通过仿真器工具盒下载到FPGA芯片。
7.如权利要求1所述的一种基于STM32的芯片测试平台，其特征在于，TCP工具输入测试指令，通过网线以TCP通信的形式，指令传输到测试开发板上。
CN202010392586.6A 2020-05-11 2020-05-11 一种低成本的芯片功能测试平台 Pending CN111913841A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010392586.6A CN111913841A (zh) 2020-05-11 2020-05-11 一种低成本的芯片功能测试平台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010392586.6A CN111913841A (zh) 2020-05-11 2020-05-11 一种低成本的芯片功能测试平台

Publications (1)

Publication Number Publication Date
CN111913841A true CN111913841A (zh) 2020-11-10

Family

ID=73237580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010392586.6A Pending CN111913841A (zh) 2020-05-11 2020-05-11 一种低成本的芯片功能测试平台

Country Status (1)

Country Link
CN (1) CN111913841A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113589142A (zh) * 2021-07-16 2021-11-02 广东利扬芯片测试股份有限公司 一种基于fpga的光学芯片测试装置和方法
CN113740716A (zh) * 2021-11-08 2021-12-03 深圳英集芯科技股份有限公司 充电芯片测试系统及方法
CN114384400A (zh) * 2022-01-13 2022-04-22 集睿致远(厦门)科技有限公司 一种芯片异常信号的定位系统及定位方法
WO2023020101A1 (zh) * 2021-08-19 2023-02-23 深圳飞骧科技股份有限公司 芯片测试夹具及芯片测试夹具组合

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1928576A (zh) * 2006-10-13 2007-03-14 北京中星微电子有限公司 芯片测试系统和芯片测试方法
CN101858953A (zh) * 2009-04-07 2010-10-13 上海摩波彼克半导体有限公司 基于arm核芯片的数模转换器自动测试系统及其方法
CN102201267A (zh) * 2010-03-26 2011-09-28 上海摩波彼克半导体有限公司 基于FPGA实现Nandflash闪存控制器电路验证的平台系统及方法
WO2018014684A1 (zh) * 2016-07-18 2018-01-25 深圳市中兴微电子技术有限公司 一种测试方法和装置、设备、存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1928576A (zh) * 2006-10-13 2007-03-14 北京中星微电子有限公司 芯片测试系统和芯片测试方法
CN101858953A (zh) * 2009-04-07 2010-10-13 上海摩波彼克半导体有限公司 基于arm核芯片的数模转换器自动测试系统及其方法
CN102201267A (zh) * 2010-03-26 2011-09-28 上海摩波彼克半导体有限公司 基于FPGA实现Nandflash闪存控制器电路验证的平台系统及方法
WO2018014684A1 (zh) * 2016-07-18 2018-01-25 深圳市中兴微电子技术有限公司 一种测试方法和装置、设备、存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张玉福;刘鹏;王晓曼;: "基于ARM和FPGA高速1553B总线测试系统的设计" *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113589142A (zh) * 2021-07-16 2021-11-02 广东利扬芯片测试股份有限公司 一种基于fpga的光学芯片测试装置和方法
CN113589142B (zh) * 2021-07-16 2024-04-19 广东利扬芯片测试股份有限公司 一种基于fpga的光学芯片测试装置和方法
WO2023020101A1 (zh) * 2021-08-19 2023-02-23 深圳飞骧科技股份有限公司 芯片测试夹具及芯片测试夹具组合
CN113740716A (zh) * 2021-11-08 2021-12-03 深圳英集芯科技股份有限公司 充电芯片测试系统及方法
CN114384400A (zh) * 2022-01-13 2022-04-22 集睿致远(厦门)科技有限公司 一种芯片异常信号的定位系统及定位方法

Similar Documents

Publication Publication Date Title
CN111913841A (zh) 一种低成本的芯片功能测试平台
CN112580295B (zh) 多核SoC芯片的自动化验证方法、系统及装置
CN102541707B (zh) 复用jtag接口的fpga片内逻辑分析仪系统和方法
CN102801818B (zh) 基于ZigBee技术的传感器通用接口采集系统
CN101963934A (zh) 一种基于8051核的片上系统的在线调试方法
CN101102566B (zh) 一种手机jtag调试接口信号设计方法及其调试方法
CN102608517A (zh) 一种创建集成电路测试程序包的快速方法
CN104778885A (zh) 一种基于可编程逻辑器件的数字电路实验系统和方法
CN103678075A (zh) 基于自动矢量生成技术的复杂微处理器测试方法
CN112732508A (zh) 一种基于Zynq的可配置通用IO测试系统及测试方法
CN115543797A (zh) 基于uvm的总线转换桥验证方法、装置、设备及存储介质
CN114325333A (zh) 一种高效率规范化的soc系统级验证方法及装置
CN109634256A (zh) 一种通用can控制器芯片的板级验证系统
CN101582688A (zh) 一种fpga加载模式的动态配置电路
CN216901630U (zh) 接口转换电路及芯片烧录装置
CN101666855A (zh) 一种集成电路的通用测试系统和方法
CN101377795A (zh) 一种工业便携式终端专用soc芯片逻辑验证方法
CN201607721U (zh) 嵌入式在线调试系统
CN100562848C (zh) 微处理器通用开发系统
CN112114899A (zh) 一种芯片调试系统及调试器
CN115618800A (zh) 基于dpi的gpu联合仿真系统
CN110442986B (zh) 一种基于cpld逻辑代码生成器管理服务器主板的方法
CN113109691A (zh) 一种基于vi曲线的便携式电路板测试设备
Mostardini et al. FPGA-based low-cost system for automatic tests on digital circuits
CN202794919U (zh) 一种飞控计算机的便携式监控调试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201110

WD01 Invention patent application deemed withdrawn after publication