CN109634256A - 一种通用can控制器芯片的板级验证系统 - Google Patents

Abstract

本发明公开了一种通用CAN控制器芯片的板级验证系统，包括至少2个CAN控制器节点和1个CAN总线分析仪，CAN控制器节点之间通过CAN总线相互通信，其中一个CAN控制器节点为待测试节点，其余CAN控制器节点为基准节点，待测试节点包括加载有待验证CAN控制器芯片verilog代码的FPGA，FPGA内部包括CAN控制器模块，用于实现CAN控制器芯片的功能，待测试节点与任意一个基准节点分别作为通信链路的收端和发端，运行收发匹配的CAN控制器测试验证程序，实现节点配置与节点间通信，CAN总线分析仪通过监测CAN总线上的数据帧，验证CAN控制器芯片verilog代码的正确性。本发明灵活可控，通用性强。

Description

一种通用CAN控制器芯片的板级验证系统

技术领域

本发明涉及一种通用CAN控制器芯片的板级验证系统，特别是应用于复杂的多个不同的CAN节点间通信情况下。属于半导体数字集成电路板级验证领域。

背景技术

在数字集成电路的设计过程中，板级验证是一个重要的环节，在所设计的芯片投片以前，将用硬件描述语言写的代码下载到fpga板，与其他采购的同类型的国内外芯片进行互连通信，以此验证待测芯片功能的正确性。

随着电路的集成度越来越高，功能越来越复杂，对前期验证的要求也越来越高。我们希望找到一种方法，在芯片投片以前，可以尽可能准确的验证芯片在真实的现实环境下的通信状态，保证功能的正确性，提高投片成功率，降低生产成本。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供了一种通用CAN控制器芯片的板级验证系统，真实地模拟芯片在复杂的实际环境中的工作场景，保证待验证芯片的功能正确性，提高成品率。

本发明的技术解决方案是：一种通用CAN控制器芯片的板级验证系统，该系统包括至少2个CAN控制器节点和1个CAN总线分析仪，CAN控制器节点之间通过CAN总线相互通信，其中一个CAN控制器节点为待测试节点，其余CAN控制器节点为基准节点，待测试节点包括加载有待验证CAN控制器芯片verilog代码的FPGA，FPGA内部包括CAN控制器模块，用于实现CAN控制器芯片的功能，待测试节点与任意一个基准节点分别作为通信链路的收端和发端，运行收发匹配的CAN控制器测试验证程序，实现节点配置与节点间通信，CAN总线分析仪通过监测CAN总线上的数据帧，验证CAN控制器芯片verilog代码的正确性。

所述CAN控制器节点大于等于5。

所述待测试节点还包括单片机模块、ROM模块和电压转换模块；

单片机模块，依次读取ROM模块中存储的CAN控制器测试验证程序指令，并执行相应的动作；当验证程序指令为发送数据指令时，往FPGA中的CAN控制器模块的发送缓冲区中存储待发送数据帧；当验证程序指令为配置验收滤波器指令时，为FPGA中的CAN控制器模块验收滤波器设置ID识别号。

ROM模块，用于存储CAN控制器测试验证程序，当将CAN控制器配置成发送节点指令时，验证程序包括发送数据指令；当将CAN控制器配置成接收节点指令时，验证程序包括配置验收滤波器指令；

电压转换模块，用于单片机模块和FPGA模块之间互联管脚的电平转换。

所述电压转换模块采用74ALVC164245芯片实现。

所述FPGA内部还包括内部节点监控模块；

内部节点监控模块，根据单片机验证程序指令，确定执行相应指令动作的CAN控制器内部模块，采集CAN控制器内部模块控制信号，然后读取CAN控制器该内部模块的端口状态，将该内部数据与预期数据状态进行比对，一致则认为正常，不一致则认为异常，将比对结果发送至上位机。

所述内部节点监控模块通过FPGA内部的SOPC实现。

所述CAN控制器节点均遵循CAN2.0协议。

所述CAN总线分析仪选用CANscope，其配套的PORT插头选用CANscope-p8251T。

所述基准节点选用SG-TOP808型CAN开发板或者STM32F107VCT6开发板。

本发明与现有技术相比有益效果为：

(1)、本发明采用下载有待验证CAN控制器芯片verilog代码的FPGA模拟CAN控制器芯片的功能，同时集成多个现有的基准CAN控制器节点，根据测试需要配置收发匹配的CAN控制器测试验证程序，灵活构建板级验证系统，可以模拟现实情况下多节点通信的情景。

(2)、本发明采用了CANscope分析仪检测CAN总线的工作状态，集存储示波器、网络分析仪等多种工具于一身，把各种仪器有机的整合，不用分别采购各种分散的仪器，节约了空间，系统连接不那么繁琐，减少了出错误率。

(3)、本发明通过FPGA内部的SOPC模块来检测芯片内部模块的端口信号，方便调试查找待测芯片的出错原因。在投片之前对电路进行重复的验证，保证了投片成功率，节约了成本。

(4)、本发明基准CAN控制器选用不同的公司生产的CAN总线控制器，五个节点的特性不完全相同，但是共同点是都遵循CAN2.0协议，如此可以验证复杂的实际应用场景，更贴近实际情况。

附图说明

图1为本发明实施例通用CAN控制器芯片的板级验证系统多个CAN节点通信示意图；

图2为本发明实施例待测试节点的连接关系图；

图3为本发明实施例待测试节点FPGA内部结构图；

图4为本发明实施例待测试节点FPGA程序组织结构图；

图5为本发明实施例待测试节点FPGA内部register模块的端口示意图。

具体实施方式

以下结合附图和具体实施例对本发明进行详细说明。

如图1所示，本发明提供了一种通用CAN控制器芯片的板级验证系统，至少2个CAN控制器节点和1个CAN总线分析仪，CAN控制器节点之间通过CAN总线相互通信，其中一个CAN控制器节点为待测试节点，其余CAN控制器节点为基准节点。待测试节点与任意一个基准节点分别作为通信链路的收端和发端，运行收发匹配的CAN控制器测试验证程序，实现节点配置与节点间通信，CAN总线分析仪通过监测CAN总线上的数据帧，验证CAN控制器芯片verilog代码的正确性。

为了使结果更贴近实际情况，需要验证多个CAN节点之间的通信，本发明的某一具体实施例的验证系统中设计了五个CAN节点(可以视情况增加节点)，其中，第一CAN节点为待测试节点，其余的四个CAN节点为基准节点。

第一CAN节点为下载有待验证CAN控制器芯片BSJA1000RH的verilog代码的FPGA电路板。

第二CAN节点为购买的SG-TOP808型CAN开发板，板上含有的CAN控制器芯片为NXP公司的SJA1000，含有的CAN收发器为NXP公司的TJA1050，含有的单片机型号为MCU-STC89C52。第三CAN节点与第二CAN节点相同。

第四CAN节点为购买的STM32F107VCT6CAN总线开发板，该开发板含有内置的CAN控制器，该CAN控制器支持CAN 2.0A协议和CAN 2.0B协议。

第五CAN节点为购买的CAN总线分析仪CANscope，其配套的PORT插头选用CANscope-p8251T。该分析仪是CAN总线开发与测试的专业工具，集海量存储示波器、网络分析仪、误码分析仪、协议分析仪及可靠性测试工具于一身，其内建示波器带宽为100MHz，实时显示总线状态，并且能进行13000帧波形的存储；可以记录分析所有报文，全面把握报文的信息；具有强大的报文重播功能，精确的重现总线错误；具备强大的总线干扰与测试，有效分析测试总线抗干扰能力；支持多种高层协议，图形化仿真各种仪表盘；实用的事件标记，最大限度的存储用户关心的波形；支持软硬件眼图，辅助评估总线的质量，并且能够通过眼图准确定位问题节点。

所述待测试节点除了包括FPGA以外，还包括单片机模块、ROM模块和电压转换模块。

单片机模块，依次读取ROM模块中存储的CAN控制器测试验证程序指令，并执行相应的动作；当验证程序指令为发送数据指令时，往FPGA中的CAN控制器模块的发送缓冲区中存储待发送数据帧；当验证程序指令为配置验收滤波器指令时，为FPGA中的CAN控制器模块验收滤波器设置ID识别值，只有当接收到的数据帧中的识别位和验收滤波器中设置的ID识别值相等时，FPGA中的CAN控制器模块才允许将接收到的数据帧存入FIFO中。

ROM模块，用于存储CAN控制器测试验证程序，当将CAN控制器配置成发送节点指令时，CAN控制器验证程序包括发送数据指令；当将CAN控制器配置成接收节点指令时，CAN控制器验证程序包括配置验收滤波器指令。

CAN控制器测试验证程序还包括CAN控制器的工作模式设置指令、命令设置指令、收发波特率设置指令、中断使能设置、输出驱动控制、错误报警门限、时钟分频指令、查询指令、接收数据读取指令等。当单片机模块收到查询指令时，查询CAN控制器模块中的中断寄存器和状态寄存器，当单片机模块收到接收数据读取指令时，查询CAN控制器模块接收缓冲器中接收到的数据帧。

电压转换模块，用于单片机模块和FPGA模块之间互联管脚的电平转换。所述电压转换模块采用74ALVC164245芯片实现。

作为优选方案，所述FPGA内部还包括内部节点监控模块。内部节点监控模块根据单片机验证程序指令，确定执行相应指令动作的CAN控制器内部模块，采集CAN控制器内部模块控制信号，然后读取CAN控制器该内部模块的端口状态，将该内部数据与预期数据状态进行比对，一致则认为正常，不一致则认为异常，将比对结果发送至上位机。所述内部节点监控模块通过FPGA内部的SOPC实现。当CAN总线的总线值出错时，可以通过内部节点监控模块来观测芯片内部相关信号的数值，以此来帮助查找错误的原因。

如图2所示，本实施例，第一CAN节点为下载有待验证CAN控制器芯片BSJA1000RH的verilog代码的fpga电路板，所以在此进行详细介绍。

本CAN节点，采用的单片机型号为BSC80C32ERH，其工作电压为5V，CAN控制器的verilog代码要烧写到FPGA中，而FPGA端口IO电压为3.3V，因此两片器件的接口需通过5V-3.3V电压转换芯片74ALVC164245进行连接。

FPGA的引出端包括数据/地址总线AD0-AD7，地址锁存管脚ALE、写信号管脚WR、读信号管脚RD、模式选择信号MODE，复位信号管脚RST，中断信号管脚INT、发送信号管脚TX0、接收信号管脚RX0以及时钟输出CLKOUT等。

电压转换模块74ALVC164245是16位的双向电平转换芯片，可以进行两个独立的8通道电平转换，A组管脚连接3.3V的电平，B组管脚连接5V的电平。通过方向控制管脚nDIR和输出使能管脚nOE来控制A管脚和B管脚的输出，当方向控制管脚nDIR和输出使能管脚nOE都为低电平时，数据传输的方向是由B到A；当方向控制管脚nDIR为高电平，输出使能管脚nOE低电平时，数据传输的方向是由A到B；当输出使能管脚nOE为高电平，方向控制管脚nDIR为任意电平值时，数据不能进行传输。

如图2所示，FPGA中的数据/地址总线AD0～AD7连接到电压转换模块74ALVC164245的3.3V电平的双向管脚1A1～1A8，FPGA的片选管脚CS连接到电压转换模块74ALVC164245的3.3V电平的双向管脚2A1，FPGA的中断信号管脚INT连接到电压转换模块74ALVC164245的3.3V电平的双向管脚2A4，FPGA的复位信号管脚RST连接到电压转换模块74ALVC164245的3.3V电平的双向管脚2A5，FPGA的写信号管脚WR连接到电压转换模块74ALVC164245的3.3V电平的双向管脚2A6，FPGA的读信号管脚RD连接到电压转换模块74ALVC164245的3.3V电平的双向管脚2A7,FPGA的地址锁存管脚ALE连接到电压转换模块74ALVC164245的3.3V电平的双向管脚2A8。

电压转换模块74ALVC164245的5V电平的双向管脚1B1～1B8，连接到单片机并行I/O口中8位的P0口，电压转换模块74ALVC164245的5V电平的双向管脚2B1连接到单片机并行I/O口中的8位通用IO口P2的第6位，电压转换模块74ALVC164245的5V电平的双向管脚2B4连接到单片机并行I/O口中的8位P3口的第2位，电压转换模块74ALVC164245的5V电平的双向管脚2B5连接到单片机的并行I/O口中的8位P3口的第4位，电压转换模块74ALVC164245的5V电平的双向管脚2B6连接到单片机的并行I/O口中的8位P3口的第6位，电压转换模块74ALVC164245的5V电平的双向管脚2B7连接到单片机的并行I/O口中的8位P3口的第7位,电压转换模块74ALVC164245的5V电平的双向管脚2B8连接到单片机的地址锁存管脚ALE。

FPGA的发送信号管脚TX0连接到隔离光耦6N137的输入，隔离光耦的输出连接到CAN收发器TJA1050的接收信号管脚RX0，FPGA的接收信号管脚RX0连接到隔离光耦6N137的输出，隔离光耦的输入连接到CAN收发器TJA1050的发送信号管脚TX0。

电压转换模块74ALVC164245的数据流向由方向控制管脚nDIR和输出使能管脚nOE来控制，由于3.3V电平的双向管脚1A1～1A8和5V电平的双向管脚1B1～1B8之间的数据流向是不固定的，所以在待验证CAN控制器芯片BSJA1000RH的verilog代码中，将控制数据总线方向的信号ALE、CS、WR和RD进行逻辑运算，将该信号映射到FPGA的引脚上，作为控制电压转换模块74ALVC164245的方向控制管脚1DIR，同时1OE信号恒接低电平。由于3.3V电平的双向管脚2A1～2A8和5V电平的双向管脚2B1～2B8之间的数据流向是固定，一直是从单片机流向FPGA，所以电压转换模块74ALVC164245方向控制管脚2DIR和输出使能管脚2OE恒接低电平。

如图3所示，在数据监控方面，FPGA内部含有一个厂家自己开发的SOPC软核。通过软件能够将SOPC与自己编写的verilog底层模块连接起来，在FPGA内部形成一个微系统。SOPC从底层模块接收到数据后进行相应的处理，最后通过USB或其它通信方式将结果发送给上位机，这样就可以监控内部信号，方便调试查找芯片内部的错误。

在Quartus软件中，通过sopc builder软件建立一个软核，在软核中，可以添加通用IO端口以及一个uart串口。如图4所示，在本实施例的BSJA1000RH芯片中，顶层模块SJA1000_top.v下面，包含register.v、comparator.v、aml.v、btl.v、bsp.v、fifo.v、crc.v、acf.v等内部模块，其中在register.v模块中，如图5所示，包含的端口有很多，我们可以把register.v模块中需要检测的信号与sopc软核中相应的通用IO端口相连，之后将配置信息下载到FPGA电路板中，然后在NiosII软件中，通过监测sopc软核中相应的通用IO端口来观察register.v模块需要检测的端口信号，比如：当register.v模块的read读使能信号为高时，将data_out[7:0]端口的输出数据通过uart串口发送到上位机的串口调试助手窗口中，查看data_out[7:0]端口有没有出现正确的输出数据。通过这种方法，可以监测芯片内部模块的端口信号，方便查找定位出错的原因。

SG-TOP808型CAN开发板采用USB供电或外部供电，电压为5V，STM32F107VCT6双路CAN总线开发板的方型USB供电口连接到电脑的USB口或连接到智能手机充电器USB口，其工作电压VDD为2.0～3.6V。

在一个CAN节点中，单片机用于控制CAN控制器中的寄存器寻址，并查询CAN控制器中的中断信息和状态信息，CAN控制器遵循CAN2.0协议，实现数据的串行发送，其串行发送引脚TX和串行接收引脚RX连接到CAN收发器，通过CAN收发器进行电平转换，CAN收发器间的CANH引脚分别相连、CANL引脚分别相连，连接到CAN总线上。

在SG-TOP808型CAN开发板中，通过USB连接到智能手机充电器USB口进行充电，通过开发板的串口连接到电脑，进行程序的下载，单片机程序采用ISP串口下载，无需仿真器和下载器，在Keil软件中编写程序，然后编译，生成hex码，通过stc-isp软件将hex码下载到开发板上进行调试。

在STM32F107VCT6双路CAN总线开发板中，串口连接到开发板的母口，方型USB供电口连接到智能手机充电器USB口，通过串口下载程序，并按一下复位键。在Keil软件中编写程序，然后编译，生成hex码，通过串口下载软件Flash Loader Demonstrator将hex码下载到开发板上进行调试。下载完之后,再按一下复位键，程序就可以运行了。

在CANscope分析仪中，其USB接口连接了设备和电脑，插入‘PORT插头’，PORT插头内置了CAN收发器，连接M12通信电缆。M12通信电缆的黄色线头代表CANH，绿色线头代表CANL，黑色线头接地，红色线头悬空，在强干扰场合蓝色线头接地。然后在CANscope软件中进行数据帧的配置以及波形的采集和分析等功能。

这种板级验证系统有五个节点，可以模拟现实情况下多节点通信的情景，更贴近实际。五个节点的特性并不完全相同，但是共同点是都遵循CAN2.0协议，如此可以验证在复杂的实际应用场景中，所设计的芯片能够正常工作。该系统中，采用了CANscope分析仪，集存储示波器、网络分析仪等多种工具于一身，把各种仪器有机的整合和关连，不用分别采购各种分散的仪器，节约了空间，系统连接不那么繁琐，减少了出错误率。此外，还通过FPGA内部的SOPC模块来检测芯片内部模块的端口信号，方便调试查找待测芯片的出错原因。

本发明未详细说明部分属本领域技术人员公知常识。

Claims (9)

1.一种通用CAN控制器芯片的板级验证系统，其特征在于包括至少2个CAN控制器节点和1个CAN总线分析仪，CAN控制器节点之间通过CAN总线相互通信，其中一个CAN控制器节点为待测试节点，其余CAN控制器节点为基准节点，待测试节点包括加载有待验证CAN控制器芯片verilog代码的FPGA，FPGA内部包括CAN控制器模块，用于实现CAN控制器芯片的功能，待测试节点与任意一个基准节点分别作为通信链路的收端和发端，运行收发匹配的CAN控制器测试验证程序，实现节点配置与节点间通信，CAN总线分析仪通过监测CAN总线上的数据帧，验证CAN控制器芯片verilog代码的正确性。

2.根据权利要求1所述的一种通用CAN控制器芯片的板级验证系统，其特征在于所述CAN控制器节点大于等于5。

3.根据权利要求1所述的一种通用CAN控制器芯片的板级验证系统，其特征在于所述待测试节点还包括单片机模块、ROM模块和电压转换模块；

单片机模块，依次读取ROM模块中存储的CAN控制器测试验证程序指令，并执行相应的动作；当验证程序指令为发送数据指令时，往FPGA中的CAN控制器模块的发送缓冲区中存储待发送数据帧；当验证程序指令为配置验收滤波器指令时，为FPGA中的CAN控制器模块验收滤波器设置ID识别号。

ROM模块，用于存储CAN控制器测试验证程序，当将CAN控制器配置成发送节点指令时，验证程序包括发送数据指令；当将CAN控制器配置成接收节点指令时，验证程序包括配置验收滤波器指令；

电压转换模块，用于单片机模块和FPGA模块之间互联管脚的电平转换。

4.根据权利要求3所述的一种通用CAN控制器芯片的板级验证系统，其特征在于所述电压转换模块采用74ALVC164245芯片实现。

5.根据权利要求1所述的一种通用CAN控制器芯片的板级验证系统，其特征在于所述FPGA内部还包括内部节点监控模块；

内部节点监控模块，根据单片机验证程序指令，确定执行相应指令动作的CAN控制器内部模块，采集CAN控制器内部模块控制信号，然后读取CAN控制器该内部模块的端口状态，将该内部数据与预期数据状态进行比对，一致则认为正常，不一致则认为异常，将比对结果发送至上位机。

6.根据权利要求5所述的一种通用CAN控制器芯片的板级验证系统，其特征在于所述内部节点监控模块通过FPGA内部的SOPC实现。

7.根据权利要求1所述的一种通用CAN控制器芯片的板级验证系统，其特征在于所述CAN控制器节点均遵循CAN2.0协议。

8.根据权利要求1所述的一种通用CAN控制器芯片的板级验证系统，其特征在于所述CAN总线分析仪选用CANscope，其配套的PORT插头选用CANscope-p8251T。

9.根据权利要求1所述的一种通用CAN控制器芯片的板级验证系统，其特征在于所述基准节点选用SG-TOP808型CAN开发板或者STM32F107VCT6开发板。