CN103092119A - 一种基于fpga的总线状态监视系统和方法 - Google Patents

Abstract

本发明涉及一种基于FPGA的总线状态监视系统，包括数据采集模块、数据发送模块、外围电路模块和烧写与调试模块。数据采集模块和数据发送模块是所述监视系统的核心，由一块FPGA芯片实现。一种总线状态的监视方法，主要包括：步骤一，数据采集；步骤二，数据处理与存储；步骤三，数据发送。本系统的处理和控制核心只有一个FPGA芯片，克服了传统监视设备需要计算机或嵌入式系统等复杂控制设备的缺点。数据存储也只使用FPGA的内部存储器，解决了由于使用外部存储器而造成速度不匹配等问题。边采集边处理，实时性好。不仅可以对分离的数据、地址总线进行监测，还可以完成数据/地址复用总线的监测功能。

Description

一种基于FPGA的总线状态监视系统和方法

技术领域

本发明属于数据采集与处理领域，具体涉及一种基于FPGA的总线状态监视系统和方法，主要应用在自动化控制和通信领域，实现对诸如单片机、DSP等处理器总线的监视。

背景技术

随着大规模集成电路和超大规模集成电路的不断发展和应用，数字控制系统的集成度越来越高。一个技术较为复杂的数据处理与控制系统，一般都由多个模块组成，较为常见的系统组成是一个控制模块加上一个或多个功能模块，控制模块控制各功能模块完成系统的功能。控制模块与其它功能模块以总线的方式加以连接。总线是各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照所传输的信息种类，系统的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。在传统的系统中，地址和数据总线往往分开，但随着数字电路的发展，越来越多的控制系统为了减少总线数量，提高利用率，开始采用总线复用技术。总线复用指的是数据和地址在同一个总线上传输的方式。如8051单片机，地址空间是16bit，数据宽度8bit，而高位地址总线8bit是与数据8bit复用的，减少了总线数量，提高了利用率。

为了保证系统工作的可靠性,针对控制系统的检测与调试也就变得越来越重要。由于系统高度的集成化，在设计与调试的过程中，需要对控制模块与与功能模块的交互数据进行采集，并对采集的数据进行分析，而各个模块间的数据交互是通过总线来完成，因此要完成此功能就必须找到合适的监视设备获来取总线上的信息。传统的采集分析方法是，在系统工作过程中，利用逻辑分析仪采集总线上的数据，用肉眼观察波形或设定条件搜索的数据进行数据分析。但在面临复杂系统时，各模块间交互的数据量大，用人工的方法从海量数据进行分析查找工作量大，效率低，分析困难。特别是对于并行总线，由于总线数量较多，很难完成对所有总线的监控，如在公开号为201010252223.9的发明专利中，“非接触式485总线数据在线监听装置”只能获取485总线的的信息，性能单一，且只能获取数据总线信息。又如在公开号为CN200510098702.9的发明专利中介绍的“一种采集分析翻译总线数据的方法”，虽然功能比较完善，但是用到了嵌入式系统以及复杂的电路设备，实施起来成本较高。对数据的处理仍然是先采样，然后再发送到计算机上，依靠C语言完成，实时性较差，还有待完善。公开号是US6189140B1的美国专利公开了一种对处理器和嵌入式系统进行调试的装置，该装置存在的问题是缺乏实时的监控能力，当系统进行调试时，需要将处理器正常的工作停止，无法实现对系统的实时监测。专利号是201110291293.X的“总线监控与调试控制装置及进行总线监控与总线调试的方法”，虽然解决了实时监控的问题，并且拓展许多分功能，但是其系统构成由PLL、串行数据发送器、串行数据接收器、存储器、数据采集控制等复杂的电路器件组成，电路难于实现，且成本高，特别是无法采集复用总线（地址和数据共用总线）上的信息。

发明内容

为了克服上述现有技术中存在的缺陷和不足，本发明提供了一种基于FPGA的总线监视系统，可进行数据总线、地址总线、数据/地址复用总线和控制总线上的数据监视。边采集边处理，所监视的系统可以不必停机，实现了系统总线的实时监视。

本发明解决其技术问题所采用的技术方案是：

一种基于可编程逻辑模块FPGA的总线监视系统，包括数据采集模块、数据发送模块、外围电路模块和烧写与调试模块。

数据采集模块和数据发送模块是所述监视系统的电路核心，由一块FPGA芯片实现。

数据采集模块，主要用来采集待监视系统总线上的信息，即把数据总线、地址总线、控制总线或者数据/地址复用总线上的信号通过FPGA的IO口输入到FPAGA中，FPGA根据输入的信息，结合控制总线的协议信息将数据直接存入到FPGA自己的存储器中，并利用FPGA的可编程性，将这些高低电平翻译成地址、数据和命令。FPGA芯片的IO口线与待监视的系统总线相连，连接方式有两种：插槽式连接或探针式连接。若系统的控制模块与功能模块之间的总线通过插槽和插针连接，在采集时则可以采用插槽式连接方法，即将控制模块插在插槽上，把功能模块也插在插槽上，这样控制模块和功能模块相当于加上了转接装置，该转接装置即可把总线引出，然后输入到FPGA中；若系统各模块的总线之间的连接方式为直接连接，则可以采用总线探针进行检测，总线探针的前头部分很尖，并且有倒钩，可以直接挂接在总线上，将数据输入到FPGA中。数据采集模块的输出接FPGA的IO口，在使用时，插槽和探针都是一端接总线，另一端连接FPGA的IO口，起到传递信号的作用。其中插槽一直和FPGA的IO口连接，而探针则可以拔插，当使用探针时，探针一端接被监视系统的总线，另一端可插到插槽上，从而实现与FPGA的IO口连接。插槽最多可设置90个，这样就可以同时读取80条数据和地址总线上的状态信息和10条控制总线上的信息，从而保证了64位数据的采集。

数据发送模块的作用是将采集的数据发送出去，其功能由FPGA内部的串口电路完成。采用串口发送模式，可以和任何支持串口通讯的设备连接，扩展性好，利用FPGA的可编程性还具有与SDRAM、SRAM等芯片的接口功能。数据发送模块通过FPGA的两个IO管脚（RXD0和TXD0)与外设连接。为了实现FPGA与其它串口通讯设备工作电压的匹配，RXD0和TXD0需与外围电路模块的串口电平转换电路相接。数据发送通过对FPGA编程实现。

外围电路模块主要包括电源、晶振和电平转换等电路。电源电路将输入的+5V电压转换成+3.3V和+1.5V两种直流电源为各个模块和FPGA供电。晶振采用180M的高速晶振，为FPGA提供时钟脉冲。

烧写与调试模块的功能是将程序软件烧写到FPGA中，并完成软件的调试功能。本装置为FPGA的运行提供了两种模式，即AS烧写模式和JTAG下载模式。在使用AS模式时，所用到的配置存储器为EPCS配置存储器。

一种基于FPGA的总线监视方法，其特征在于包括以下步骤：

步骤一，数据采集；

步骤二，数据处理与存储：根据被监视系统采用的不同的通讯协议，采取不同的处理和存储方法；

步骤三，数据发送：将存储器中的数据，按照分组通过串口发送出去。

本发明的有益效果是：本发明主要提供一种基于FPGA的总线监视系统，该装置的处理和控制核心只有一个FPGA芯片，克服了传统监视设备需要依靠计算机的控制或者需要借助嵌入式系统等复杂控制设备的缺点。在数据存储时也只是使用FPGA的内部存储，解决了由于使用外部存储器而造成的错误和速度不匹配等问题。使系统真正达到了最小化和低成本。边采集边处理，不必借助外部计算机和高级语言编程进行分析处理，实时性好。特别是不仅可以对分离的数据、地址总线进行监测，还可以完成数据/地址复用总线的监测功能。

附图说明

图1为本发明的系统结构框图；

图2为FPGA接口连线图；

图3为外围电路组成框图；

图4为串口电平转换电路图；

图5为电源模块电路图；

图6为FPGA烧写与调试模块电路图；

图7为总线状态监视方法流程图；

图8为某型单片机系统的总线时序图；

图9为监视某型单片机系统的程序流程图。

具体实施方式

下面结合附图给出本发明的一种实施例。

如附图1所示，一种基于FPGA的系统总线状态监视系统，包括数据采集模块、数据发送模块、外围电路模块和烧写与调试模块。其中，数据采集模块和数据发送模块是所述监视系统的电路核心，由一块型号为EP1C6T144C8的FPGA芯片实现；外围电路模块和烧写与调试模块是系统的辅助电路。

数据采集模块完成从总线上采集信息的任务，采集的数据通过采集线经IO口送入FPGA中分析处理。如图2所示，待监视系统的数据和地址总线分别与FPGA的AD0~AD73相连，控制总线分别与CS0~CS12相连。连接方式分为插槽式或探针式。

数据发送模块的作用是将采集的数据采用串口发送模式发送出去，其功能由FPGA内部的串口电路完成。数据发送模块通过FPGA的RXD0和TXD0与外设通讯。由于FPGA的管脚电压为3.3v，与串口通讯电压不匹配，因此需要增加一级如图4所示的串口中电平转换电路。FPGA的RXD0与三极管TR1的集电极相连，TXD0经一非门后加至TR7的基极。数据发送模块的工作通过对FPGA编程实现。

如图3所示，外围电路模块主要由系统工作所必需的辅助电路组成，主要包括电源模块、晶振以及一些其它必要器件。电源电路如图5所示，输入的+5V直流电压经2个LT1616芯片分别输出3.3V和1.5V直流电压给FPGA芯片供电。晶振的频率为180M，用来给FPGA提供一个外部时钟，连接到FPGA专用的时钟引脚Clk_in端。采用高速晶振可使可监视系统有很宽的频率范围。串口电平转换如图4所示，用来实现FPGA与外部串口通讯电路工作电压的匹配。

烧写与调试模块的功能是将程序软件烧写到FPGA中，并完成软件的调试功能。烧写与调试模块的电路如图6所示，本装置为FPGA的运行提供了两种模式：AS12模式和JTAG10模式。AS模式时，用EPCS11配置存储器保存系统的配置信息。由于FPGA芯片基于SRAM技术，每次掉电后配置信息就会丢失，因此需要提供片外配置存储器。EPCS本质上是一块专用存储器，用于保存FPGA的配置信息，它在掉电后不会丢失内容。因此当程序不需要更改或调试时，可直接通过AS配置口将程序写入到EPCS配置芯片中。AS插槽的1、7、8、9脚分别与EPCS1N芯片的6、2、1、5脚连接，同时还连接到FPGA相应的DATA0、DCLK、nCSO、ASDO端口。AS插槽的2、10脚接地，4脚接电源。AS插槽的3、5两个脚通过上拉电阻分别与FPGA的CONF_DONE脚和nCONFIG脚连接。当程序需要调试或者在设备运行中途需要改变时，可直接将程序通过JTAG配置口写入FPGA中。JTAG口的1、3、5、9脚分别接FPGA的TCK、TDO、EMS、TDI管脚，其中5、9脚需接上拉电阻。JTAG口的2、10脚接地，4脚接3.3v电源。

如附图7所示，一种基于FPGA的总线监视方法，包括以下步骤：

步骤一，数据采集，具体方法如下：

①根据系统总线连接的具体情况选择FPGA的IO口与被监视总线的连接方式：a.插槽式连接，b.探针式连接；

②设置数据采集装置，被监视系统上电启动；

③监视系统接通电源，存储在EPCS中的配置信息加载到FPGA芯片中，或者使用JTAG模式，直接将程序烧写到FPGA中，完成监视系统的启动；

④启动数据采集装置，系统开始采集数据。

步骤二，数据处理与存储，具体方法如下：

①如果系统采用地址总线与数据总线分离的通讯协议，则采用方案A；若采用地址线与数据线共用的复用总线通讯协议，则采用方案B；

方案A包括以下步骤：

A1.存储控制总线上的数据，转步骤三；

A2.存储地址总线上的数据，转步骤三；

A3.存储数据总线上的数据，转步骤三。

方案B包括以下步骤：

B1.实时监视控制总线上输入的地址控制锁存信号和数据锁存信号。若地址锁存信号电平发生跳变（上升沿或者下降沿，不同的产品会有不同），转到B2；若数据锁存信号电平发生跳变（上升沿或者下降沿，不同的产品会有不同）转入B3；

B2.收集此时的复用总线的数据信息，且规定为地址，并转入步骤三；

B3.收集此时的复用总线的数据信息，且规定为数据，并转入步骤三。

②翻译读取的地址和数据以及控制命令，并分别存到地址、数据和控制字的存储器中。

步骤三，数据发送，具体方法如下：

将存储器中的数据，按照分组通过串口发送出去。其中一个分组为一个完整的操作命令，包括地址、数据和控制字，即先发总线上的地址，再发数据，最后发控制字。

下面给出一个应用本发明涉及的系统及方法监视某型单片机控制系统总线的实例。

图8为所选单片机的总线时序图，图中各信号线的定义如下：

CLKOUT：总线时钟信号；

AD0-AD15：地址和数据复用总线信号；

ASTB：地址锁存信号；

DSTB：数据锁存信号；

R/W：读写控制信号。

当控制总线中的地址锁存信号ASTB为下降沿时，AD总线上出现的为地址信号；当总线中的数据锁存信号DSTB为上升沿时，AD总线上出现的为数据信号；读写控制信号为高时，CPU执行读操作；读写控制信号为低时，CPU执行写操作。

程序流程图如图9所示。程序时刻监视控制总线上的状态变化，根据信号的上升或下降沿，判断CPU对不同地址的数据操作，并且根据不同的动作进行分类，存储。每一次监视的结果都会产生格式为“地址+数据+操作指令”的数据组合。具体方法如下：

CPU每执行一条读写操作命令，其控制总线上的信号电平就会发生变化。利用FPGA的边沿触发方式，实时监测ASTB信号线上的电平状态。一旦ASTB出现下降沿，按照该CPU总线的时序定义，此时CPU对外部功能块有读写操作，AD总线上的数据则为读写地址。同时判断W/R信号，若为高电平则为读操作；若为低电平则为写操作。并将地址和读写信号分别存在地址和控制状态两个数组中。

当有读写操作时，同样利用FPGA的边沿触发方式，实时监测DSTB信号线上的电平状态的变化。一旦DSTB上出现上升沿，根据CPU总线的定义，此时AD总线上的数据即为读写数据，FPGA即可读取AD上的数据，并将其存入到相应的数据数组中。

进行上面的操作可以方便地监视CPU对每一个功能块的读写动作，包括CPU对专用芯片的某个地址值，进行的读(或写)动作，读(写)数据的数值，并能将这个动作记录下来。重复上述步骤，可以对整个系统的工作过程进行完整的监视和处理。

根据目标系统的具体情况，设定一个阈值，当数据存储量达到这个阈值时，就把采集的数据通过串口发送出来。发送的格式和存储格式一样，先发地址，再发与此地址对应的数据，最后发送读写状态。

检测人员通过对发送的数据进行分析，便可了解系统的整个工作过程，找出异常，定位问题。

由于系统一直处于监视状态，可使系统在不停机的情况下完成系统的实时监控功能。

以上的监视实例表明：该系统可以边采集边处理，具有很好的实时性。能将原来庞大、繁杂的0、1电平翻译成易懂的数据和命令，而且还可以根据不同的总线要求，对监视系统进行改编和升级，适应性强，成本低。

Claims (4)

1.一种基于FPGA的总线监视系统，其特征在于，包括：数据采集模块、数据发送模块、外围电路模块和烧写与调试模块；数据采集模块和数据发送模块是所述监视系统的核心，由一块FPGA芯片实现，外围电路模块和烧写与调试模块是系统的辅助电路；其中，

数据采集模块经FPGA芯片的IO口线与待监视系统的总线相连，主要用来采集待监视系统总线上的信息，即把数据总线、地址总线、控制总线或者数据/地址复用总线上的信号输入到FPAGA中，FPGA根据输入的信息，结合控制总线的协议信息将数据直接存入到FPGA内部的存储器中，并利用FPGA的可编程性，将这些高、低电平翻译成地址、数据和命令；

数据发送模块的作用是将采集的数据以串行形式发送出去，其功能由FPGA内部的串口电路完成；数据发送模块通过FPGA的RXD0管脚和TXD0管脚与外部设备连接；为了实现FPGA与外部串口通讯设备之间工作电压的匹配，在数据发送模块和外部串口通讯设备之间增加一级电平转换电路；

外围电路模块主要包括电源、晶振和电平转换电路；电源电路将输入的+5V电压转换成+3.3V和+1.5V两种直流电源为各个模块和FPGA供电；晶振采用180M的高速晶振，为FPGA提供时钟脉冲；

烧写与调试模块的功能是将程序软件烧写到FPGA中，并完成软件的调试功能；该模块为FPGA的运行提供了两种模式：AS烧写模式和JTAG下载模式；在使用AS模式时，所用到的配置存储器为EPCS配置存储器。

2.根据权利要求1所述的基于FPGA的总线监视系统，其特征在于，所述数据采集模块与待监视系统总线的连接方式有两种：插槽式或探针式；若待监视系统的控制模块与功能模块之间的总线通过插槽和插针连接，采用插槽式连接方法，即将控制模块插在插槽上，把功能模块也插在插槽上，这样控制模块和功能模块相当于加上了转接装置，该转接装置即可把总线引出，然后输入到FPGA中；若系统各模块的总线之间的连接方式为直接连接，采用总线探针进行检测，总线探针的前头部分很尖，并且有倒钩，可以直接挂接在总线上；数据采集模块的输出接FPGA的IO口，在使用时，插槽和探针都是一端接总线，另一端连接FPGA的IO口，其中插槽一直和FPGA的IO口连接，而探针则可以拔插；当使用探针时，探针一端接被监视系统的总线，另一端可插到插槽上，从而实现与FPGA的IO口连接；插槽最多可设置90个，这样就可以同时读取80条数据和地址总线上的状态信息和10条控制总线上的信息，从而保证了64位数据的采集。

3.一种基于FPGA的总线监视方法，其特征在于，包括以下步骤：

步骤一，数据采集，具体方法如下：

①根据系统总线连接的具体情况选择FPGA的IO口与被监视总线的连接方式：a.插槽式连接，b.探针式连接；

②设置数据采集装置，被监视系统上电启动；

③监视系统接通电源，存储在EPCS中的配置信息加载到FPGA芯片中，或者使用JTAG模式，直接将程序烧写到FPGA中，完成监视系统的启动；

④启动数据采集装置，系统开始采集数据；

步骤二，数据处理与存储，具体方法如下：

①如果系统采用地址总线与数据总线分离的通讯协议，则采用方案A；若采用地址与数据共用的复用总线通讯协议，则采用方案B；

方案A包括以下步骤：

A1.存储控制总线上的数据，转步骤三；

A2.存储地址总线上的数据，转步骤三；

A3.存储数据总线上的数据，转步骤三；

方案B包括以下步骤：

B1.判断控制总线上输入的是地址信号还是数据信号，若为地址信号，转到B2；若为数据信号转入B3；

B2.收集此时的复用总线的数据信息，且规定为地址，并转入步骤三；

B3.收集此时的复用总线的数据信息，且规定为数据，并转入步骤三；

②翻译读取的地址和数据以及控制命令，并分别存到地址、数据和控制字的存储器中；

步骤三，数据发送，具体方法如下：

将存储器中的数据，按照分组通过串口发送出去，其中一个分组为一个完整的操作命令，包括地址、数据和控制字，即先发总线上的地址，再发数据，最后发控制字。

4.根据权利要求3所述的一种基于FPGA的总线监视方法，其特征在于，步骤二方案B的步骤B1中所述的判断控制总线上输入的是地址信号还是数据信号的方法为：实时监视控制总线上输入的地址控制锁存信号和数据锁存信号，若地址锁存信号电平发生跳变，则为地址信号；若数据锁存信号电平发生跳变，则为数据信号。

Images