CN100536460C - 一种调度和仲裁的装置 - Google Patents

Abstract

本发明公开了一种调度和仲裁的装置，包括：时隙生成器模块；仲裁时间单元生成器模块；输入数据响应模块；输出数据响应模块；所述仲裁时间单元生成器模块用于控制所述时隙生成器模块产生有效标识符的速度，其由计数电路组成；所述时隙生成器模块用于在收到标识符生成使能信号后，所述计数电路进行计数操作，由计数电路构成；所述输入数据响应模块用于在收到对应的时间片有效信号之后，检查当前的数据端口是否有有效数据。采用本发明装置，消除了多级流水线结构，不需要使用多个仲裁器并行进行工作，对于处理吞吐量比较大的仲裁和调度请求，结构比较简单，减少了仲裁和调度电路的硬件逻辑资源，提高了性能。

Description

一种调度和仲裁的装置

技术领域

本发明涉及一种在集成电路设计过程中所采用的调度和仲裁装置。

背景技术

在数字芯片的设计过程中，经常会用到仲裁器和调度器，用来实现对硬件资源的共享、数据流的复用和解复用等。常用的仲裁结构有基于优先级的仲裁、round_robin、加权仲裁等，在设计这些仲裁器的时候，常用的方法式是用状态机控制当前的优先级，然后使用一个仲裁电路，该电路根据状态机中保存的优先级和当前的仲裁和调度请求，发出相应的应答信号。

随着通讯技术的发展，交换机的容量越来越大，交换机所支持的业务种类越来越多，同时芯片的集成化也越来越高，在这种情况下，就会导致芯片关键路径上的数据吞吐量变得很大，对仲裁器和调度器的性能提出了更高的要求，为了适应这种需要，传统的方法是将调度器和仲裁器的结构进行流水线的划分，在流水线的第一级，有一定数量的调度器或者仲裁器并行工作，对所有的仲裁和调度请求进行仲裁，在流水线的第二级再使用一定数量的调度器或者仲裁器对第一级流水线仲裁后的结果进行选择，以此类推，随着芯片处理能力的增加，芯片仲裁和调度所使用的流水线级数也会相应的增加。

也就是说，传统的仲裁和调度装置处理多业务和大流量的数据时，硬件资源消耗比较大，从而导致芯片的面积和功耗都比较高。因此，现有技术有待于改进。

发明内容

本发明的目的是提供一种调度和仲裁的装置，为了减少传统调度和仲裁装置所使用的硬件逻辑资源，降低装置的面积和功耗，提高装置的性能。

本发明的技术方案包括：

一种调度和仲裁的装置，包括数据接收模块、数据发送模块、数据复用模块和数据缓存模块，其中，还包括：时隙生成器模块、仲裁时间单元生成器模块、输入数据响应模块和输出数据响应模块；

所述仲裁时间单元生成器模块用于控制所述时隙生成器模块产生有效标识符的速度，所述仲裁时间单元生成器模块由计数电路组成，当计数电路的值达到预先设置的速率时，所述仲裁时间单元生成器模块产生标识符生成使能信号，并被送到所述时隙生成器模块；

所述时隙生成器模块用于在收到标识符生成使能信号后，所述计数电路进行计数操作，时隙生成器模块根据不同的数据端口流量，按照各自在总带宽中所占的权重，生成相应的时间片，一个时间片是时隙的集合，每个数据端口只能在其规定的时隙内向所述数据缓存模块发送和接收数据；

所述时隙生成器模块由计数电路构成，用于当计数电路的值为某个数字表示的时候，时隙生成器模块就会发出相应端口时间片有效信号，该信号被送到输入数据响应模块和输出数据响应模块；

所述输入数据响应模块用于在收到对应的时间片有效信号之后，检查当前的数据端口是否有有效数据，如果该端口有有效数据，该模块会向所述数据接收模块发送的一个确认信号，所述数据接收模块在收到确认信号之后，会将相应的数据发送到所述数据复用模块，对不同接收端口的数据进行复用后存储到所述数据缓存模块；

所述输出数据响应模块用于在收到对应的时间片有效信号之后，检查当前的数据发送端口是否为空，如果当前数据发送端口为空，输出数据响应模块向所述数据发送模块发出一个确认信号，所述数据发送模块在收到确认信号之后，从所述数据缓存模块读出对应的数据。

所述的装置，其中，所述时隙生成器模块在收到标识符生成使能信号后，计数电路进行计数操作，时隙生成器模块根据不同的数据端口流量，按照他们各自在总带宽中所占的权重，生成相应的时间片，每个数据端口只能在他们规定的时隙内向缓存模块发送和接收数据，如果在规定的时隙内，对应的数据端口没有数据需要发送，该时隙上的数据总线为无效状态。

采用本发明所述的调度和仲裁的装置，与现有技术相比，消除了多级流水线结构，不需要使用多个仲裁器并行进行工作，对于处理吞吐量比较大的仲裁和调度请求，结构比较简单，减少了仲裁和调度电路的硬件逻辑资源，提高了性能。

附图说明

图1本发明的调度仲裁装置模块系统连接图；

图2为本发明调度和仲裁的装置的一具有五个百兆端口，一个千兆端口的交换机实施例的模块连接图；

图3本发明的仲裁调度装置的时隙图。

具体实施方式

以下结合附图，将对本发明的较佳实施例进行较为详细的说明。

本发明的调度和仲裁的装置包括以下四部分：时隙生成器模块；仲裁时间单元生成器模块；输入数据响应模块；输出数据响应模块；如图1所示的。

其中，所述仲裁时间单元生成器模块用来控制时隙生成器模块产生有效标识符的速度，该模块是由计数电路组成，当计数电路的值达到本发明预先设置的速率时，仲裁时间单元生成器模块产生标识符生成使能信号，该信号被送到所述时隙生成器模块。

所述时隙生成器模块在收到标识符生成使能信号后，计数电路进行计数操作，时隙生成器模块根据不同的数据端口流量，按照他们各自在总带宽宽中所占的权重，生成相应的时间片，每个数据端口只能在他们规定的时隙内向缓存模块发送和接收数据，如果在规定的时隙内，对应的数据端口没有数据需要发送，该时隙上的数据总线为无效状态。

所述时隙生成器模块主要是由计数电路构成，当计数电路的值为某个数字表示的时候，所述时隙生成器模块就会发出相应端口时间片有效信号，该信号被送到输入数据响应模块和输出数据响应模块。

所述输入数据响应模块在收到对应的时间片有效信号之后，检查当前的数据端口是否有有效数据，如果该端口有有效数据，该模块会向端口数据接受模块发送的一个确认信号，端口数据接受模块在收到确认信号之后，会将相应的数据发送到数据复用模块，该模块在接收到数据之后，对不同接收端口的数据进行复用，然后存储到数据缓存模块。

所述输出数据响应模块在收到对应的时间片有效信号之后，检查当前的数据发送端口是否为空，如果当前数据发送端口为空，输出数据响应模块会向端口数据发送模块发出一个确认信号，端口数据发送模块在收到确认信号之后，会从数据缓存模块读出对应的数据。

如图1所示是本发明的调度仲裁装置模块的系统连接框图，图中各个模块的功能详细说明如下：

仲裁时间单元生成器模块：

该模块用来控制时隙生成器的计数电路，由于每个数据端口对所接收到的时间片响应时间不一致，该模块用来控制时隙生成器发出时间片的速率。该模块也是由一个计数电路组成，计数电路的最大值由最慢的相应端口决定，当该计数器的值为最大值时，发出时间片有效信号，时隙生成器根据这个信号，进行计数操作。

时隙生成器模块：

该模块根据不同的数据端口流量，按照他们各自在总带宽宽中所占的权重，生成相应的时间片，每个数据端口只能在他们规定的时隙内向缓存模块发送和接收数据，如果在规定的时隙内，对应的数据端口没有数据需要发送，该时隙上的数据总线为无效状态。时隙生成器模块主要是由计数电路构成，给每个数据端口都分配一个或者几个数字标识，根据他们的流量在总带宽中所占的比重不同，他们分到的数字标识个数也不一样，当计数电路的值等于某个数字标识的时候，时隙生成器就会使相应端口的时间片有效，允许该端口向缓存模块发送或者接受数据。

输入数据响应模块：

根据系统配置的不同，该模块可以扩展成若干个，该模块根据所收到的时间片以及当前数据接收端口fifo状态的空满，判断当前端口是否向数据缓存模块发送数据。

输出数据响应模块：

根据系统配置的不同，该模块可以扩展成若干个，该模块根据所收到的时间片以及当前数据发送端口fifo状态的空满，判断当前端口是否向数据缓存模块读取数据。

数据接收模块：

根据系统配置的不同，该模块可以扩展成若干个，该模块用来接收数据端口的数据流，在接收到输入数据响应模块的确认信号之后，向数据复用模块发送数据。

数据发送模块：

根据系统配置的不同，该模块可以扩展成若干个，该模块用来发送数据端口的数据流，在接收到输出数据响应模块的确认信号之后，从数据缓存模块读取数据和发送。

如图2所示是一个以太网二层交换机的简化结构图，该交换机有2个百兆端口、一个千兆端口，采用存储转发机制。从2个百兆端口、一个千兆端口进入的数据首先被存储在数据存储模块，该数据存储模块采用SSRAM实现，然后对进入的数据包进行协议分析，给出正确的转发决策，数据发送端口根据收到的转发决策，从数据存储模块中读取数据包，然后将其发送出去。从上述分析中可以看出，所述数据存储模块是2个百兆端口、一个千兆端口共用的硬件资源，对它进行操作的时候，这3个数据端口的操作请求要进行仲裁。

根据时分调度仲裁装置的设计思路，本发明装置给出了每个数据端口的时隙标识，如图3所示，port0_read代表千兆端口0从数据缓存模块读取时隙，port0_write代表千兆端口0向数据缓存模块缓存时隙，port1_read代表百兆端口1从数据缓存模块读取时隙，port1_write代表百兆端口1向数据缓存模块缓存时隙，port2_read代表百兆端口2从数据缓存模块读取时隙，port2_write代表百兆端口2向数据缓存模块缓存时隙，总的数据带宽为2.4Gbit/s(接收和发送两个方向)，千兆端口的读数据缓存模块带宽为1Gbit/s，在总带宽中所占的比重为5/12，千兆端口的写数据缓存模块带宽为1Gbit/s，在总带宽中所占的比重为5/12，单个百兆端口的读数据缓存模块带宽为100Mbit/s，在总带宽中所占的比重为1/24，单个百兆端口写数据缓存模块的带宽为100bit/s，在总带宽中所占的比重为1/24，针对各个端口在总带宽中所占的比重，将时隙生成器模块的最大值设为23，以24个时隙为一个周期，时隙0、2、4、6、8、12、14、16、18、20为千兆端口0的读数据缓存模块时间片，时隙1、3、5、7、9、13、15、17、19、21为千兆端口0的写数据缓存模块时间片，时隙10、11为百兆端口1的读写数据缓存模块时间片，时隙22、23为百兆端口2的读写数据缓存模块时间片。

以端口1为例，当所述时隙生成器模块发出值为10的时间片的时候，输出数据响应模块1检查当前的数据发送模块的数据缓存空信号，如果该信号有效，输出数据响应模块1发出确认信号，数据发送模块1根据该信号读取数据缓存模块中的数据，当时隙生成器模块发出值为11的时间片的时候，输入数据响应模块1检查当前的数据接收模块1的缓存满信号，如果该信号有效，输入数据响应模块1发出确认信号，数据接收模块1根据该信号向数据缓存模块中存储数据。

通过上面的分析可以看出，本发明装置改变了传统仲裁调度装置的流水线结构，采用时间片的概念进行仲裁和调度，减少了设计的复杂度和硬件逻辑资源，该装置也有很好的可扩展性。

应当理解的是，上述描述较为具体，不能就此理解为对本发明专利保护范围的限制，本发明专利保护范围应以所附权利要求为准。

Claims (2)

1、一种调度和仲裁的装置，包括数据接收模块、数据发送模块、数据复用模块和数据缓存模块，其特征在于，还包括：时隙生成器模块；仲裁时间单元生成器模块、输入数据响应模块和输出数据响应模块；

所述仲裁时间单元生成器模块用于控制所述时隙生成器模块产生有效标识符的速度，所述仲裁时间单元生成器模块由计数电路组成，当计数电路的值达到预先设置的速率时，所述仲裁时间单元生成器模块产生标识符生成使能信号，并被送到所述时隙生成器模块；

所述时隙生成器模块用于在收到标识符生成使能信号后，所述计数电路进行计数操作，时隙生成器模块根据不同的数据端口流量，按照各自在总带宽中所占的权重，生成相应的时间片，一个时间片是时隙的集合，每个数据端口只能在其规定的时隙内向所述数据缓存模块发送和接收数据；

所述时隙生成器模块由计数电路构成，用于当计数电路的值为某个数字表示的时候，时隙生成器模块就会发出相应端口时间片有效信号，该信号被送到输入数据响应模块和输出数据响应模块；

所述输入数据响应模块用于在收到对应的时间片有效信号之后，检查当前的数据端口是否有有效数据，如果该端口有有效数据，该模块会向所述数据接收模块发送的一个确认信号，所述数据接收模块在收到确认信号之后，会将相应的数据发送到所述数据复用模块，对不同接收端口的数据进行复用后存储到所述数据缓存模块；

所述输出数据响应模块用于在收到对应的时间片有效信号之后，检查当前的数据发送端口是否为空，如果当前数据发送端口为空，输出数据响应模块向所述数据发送模块发出一个确认信号，所述数据发送模块在收到确认信号之后，从所述数据缓存模块读出对应的数据。

2、根据权利要求1所述的装置，其特征在于，所述时隙生成器模块在收到标识符生成使能信号后，计数电路进行计数操作，时隙生成器模块根据不同的数据端口流量，按照他们各自在总带宽中所占的权重，生成相应的时间片，每个数据端口只能在他们规定的时隙内向缓存模块发送和接收数据，如果在规定的时隙内，对应的数据端口没有数据需要发送，该时隙上的数据总线为无效状态。

Images