JPH02240760A - 共通バス占有制御方式 - Google Patents

共通バス占有制御方式

Info

Publication number
JPH02240760A
JPH02240760A JP1061898A JP6189889A JPH02240760A JP H02240760 A JPH02240760 A JP H02240760A JP 1061898 A JP1061898 A JP 1061898A JP 6189889 A JP6189889 A JP 6189889A JP H02240760 A JPH02240760 A JP H02240760A
Authority
JP
Japan
Prior art keywords
occupancy
request signal
signal
permission signal
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1061898A
Other languages
English (en)
Inventor
Yuji Yamazaki
雄司 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP1061898A priority Critical patent/JPH02240760A/ja
Publication of JPH02240760A publication Critical patent/JPH02240760A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 直前のバス使用要求の解除を占有許可の解除の条件とし
て相前後してバス使用要求を行なう場合の誤動作を防止
するようにした共通バス占有制御方式に関し、 共通バス占有制御を柔軟に高速化することを目的とし、 共通に使用されるバスの使用権を得るためのバスマスタ
において、バスの使用を要求する内部要求信号とバスの
使用を許可する占有許可信号とが導入され、先行する占
有要求信号に対する占有許可信号を検出していないとき
、内部要求信号を受けて占有要求信号を送出するが、送
出された第1の占有要求信号に対する第1の占有許可信
号を検知している間第1の占有要求信号送出後に発せら
れた第2の内部要求信号に対する第2の占有要求信号の
送出を第1の占有許可信号の検知終了時まで遅延する要
求信号送出手段と、占有許可信号と占有要求信号とが入
力され、第1の占有許可信号を検知している間内部許可
信号として送出するが、この間に第1の占有要求信号の
送出が完了したときには内部許可信号の送出を終了する
許可信号検出手段とを具えるように構成する。
〔産業上の利用分野〕
本発明は、共通バス占有制御方式に関し、特に、複数の
バスマスタが共通のバスを使用するシステムにおいて連
続してバスの使用要求を行なう場合に、第1の要求信号
に対する第1の許可信号を第1の要求信号送出後に発せ
られた第2の要求信号に対する応答として検出しないよ
うにした共通バス占有制御方式に関するものである。
第4図にシステム構成図、第5図に誤動作の説明図を示
す。
例えば、第4図に示すように、2つのバスマスタとそれ
ら2つのバスマスタから送出されるバスの使用権を獲得
するための占有要求信号に対する調停を行ないバスの占
有許可信号を送出する競合調停処理部から成るシステム
がある。このシステムの任意のバスマスタから競合調停
処理部へ占有要求信号が相前後して送出された場合にお
いて、第1の要求信号に対する第1の許可信号の送出終
了後に第2の要求信号が送出される場合には、第5図(
a)に示すように、正常に動作するが、第1の要求信号
に対する第1の許可信号の送出終了前に第2の要求信号
が送出される場合には、第5図(b)に示すように、当
該バスマスタは第1の許可信号を第2の要求信号に対す
る許可信号が検出されたとしてバスを使用することにな
り、誤動作をする場合がある。これは競合調停処理部の
動作がバスマスタの動作に比べて遅いために生じ、この
誤動作を防止するために様々な方法が採られているが碑
実性および高速性が要求されている。
〔従来の技術〕
第6図および第7図に従来技術の例を示す。
従来の方式では、バス占有要求信号停止からバス占有許
可信号検出までの時間に対応する保護時間を設けること
により誤動作を防止している。
例えば、第6図に示す方式において、バスマスタ610
は、占有要求処理部613が内部要求信号を要求信号送
出部619に送出し、要求信号送出部619は占有要求
信号を競合調停処理部(図示せず)に送出する。このと
き、第1の要求信号送出と第2の要求信号送出との時間
間隔が計時処理部615によって測られ、内部要求信号
の送出から競合調停処理部の許可信号検出部621への
占有許可信号の送出が完了するまでの時間に相当する一
定の保護時間を経過しなければ第2の要求信号を送出で
きないようにして誤動作を防いでいる。
また、例えば、第7図に示す方式において、バスマスタ
710は、占有要求処理部713が要求信号を要求信号
送出部719に送出し、要求信号送出部719は競合調
停処理部に占有要求信号を送出すると共にバス占有要求
開始信号を計時処理部717へ送出する。競合調停処理
部からのバス占有許可信号は許可信号検出部721で検
出され、その検出信号は更に計時処理部717に送出さ
れる。計時処理部717ではバス占有要求開始信号を検
出した後競合調停処理部の応答時間に相当する保護時間
内はバス占有許可信号が検出されていてもそれを無視し
、バス占有許可信号が許可信号検出部721によって検
出されても保護時間が経過するまでは内部処理部711
に対してその検出信号に応答する内部許可信号を送出し
ないようにして誤動作を防止している。
〔発明が解決しようとする課題] ところで、上述した従来方式にあっては、保護時間の設
定は固定されたままにあるため、保護時間を設ける必要
のない場合でもバス使用に入るまでに要する時間が長く
なるという問題点があった。
また、特に競合調停処理部といったバスマスタ以外の処
理構成部が改良され保護時間が短縮されたとしても、バ
スマスタに既定された保護時間をそれに合致させること
は回路の変更を伴うため困難であり、もし、変更可能と
しても互換性が維持できなくなるという問題点もあった
本発明は、このような点にかんがみて創作されたもので
あり、保護時間を設けず、共通バス占有制御を柔軟に高
速化し得る共通バス占有制御方式を提供することを目的
としている。
〔課題を解決するための手段〕
第1図は、本発明の共通バス占有制御方式の原理ブロッ
ク図である。
図において、要求信号送出手段111は、バスの使用を
要求する内部要求信号とバスの使用を許可する占有許可
信号とが入力され、先行する占有要求信号に対する占有
許可信号を検出していないとき、内部要求信号を受けて
占有要求信号を送出するが、送出された第1の占有要求
信号に対する第1の占有許可信号を検知している間第1
の占有要求信号送出後に発せられた第2の内部要求信号
に対する第2の占有要求信号の送出を第1の占有許可信
号の検知終了時まで遅延する。
許可信号検出手段113は、占有許可信号と占有要求信
号とが入力され、第1の占有許可信号を検知している間
内部許可信号として送出するが、この間に第1の占有要
求信号の送出が完了したときには内部許可信号の送出を
終了する。
従って、全体として、バスの占有要求信号に基づいて占
有許可信号が送信されるが、このとき誤動作をしないよ
うに構成されている。
〔作 用〕
バスの使用権を得るために第1の内部要求信号が第1の
占有要求信号として要求信号送出手段111によって送
出されると、それに対して返信される第1の占有許可信
号が許可信号検知手段113によって検知され第1の内
部許可信号として送出される。
第1の内部要求信号の送出が完了すると要求信号送出手
段111による第1の占有要求信号の送出が終了し、許
可信号検知手段113にも導入されている占有要求信号
の送信終了によって許可信号検知手段113は第1の内
部許可信号の送出を終える。
第1の占有許可信号の検出がない状態で第2の内部要求
信号が要求信号送出手段111に送出されると第2の占
有要求信号が送出されるが、このとき、要求信号送出手
段111にも導入されている第1の占有許可信号を検出
している間、第2の占有要求信号の送出は第1の占有許
可信号の検知終了まで要求信号送出手段111によって
遅延される。
本発明にあっては、処理時間の短縮化が実現する。
(実施例〕 以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明の一実施例における共通バス占有制御
方式の構成、第3図は、負論理で書かれた本発明の実施
例のタイムチャートを示す。
■、    と l との ここで、本発明の実施例と第1図との対応関係を示して
おく。
要求信号送出手段111は、バイステーブルラッチ21
7およびナントゲート223に相当する。
許可信号送出手段113は、インバータ219およびナ
ントゲート221に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
■−jII記少匪處 第2図において、バスマスタ210は、内部信号処理部
211.バイステーブルラッチ217゜インバータ21
9.ナントゲート221およびナントゲート223から
構成される。内部信号処理部211は、占有要求処理部
213および占有許可処理部215から成る。
バイステーブルラッチ217には入力端子が2つあり、
一方のD入力端子には占有要求処理部213からの出力
が接続されており、もう一方のG入力端子にはナントゲ
ート223の出力端子に接続されている。
バイステーブルラッチ217の出力端子Qには競合調停
処理部(図示せず)への占有要求信号線が接続されてい
る。
インバータ219の入力端子には競合調停処理部から当
該バスマスタ210に接続されている占有許可信号線が
接続されている。
ナントゲート221は2つの入力端子を有し、その一方
はインバータ219の出力端子に接続され、他方はバイ
ステーブルラッチ217の一方の出力端子dである。
ナントゲート221の出力端子は占有許可処理部215
に接続されている。
ナントゲート223は2つの入力端子を有し、その一方
はインバータ219の出力端子に接続され、他方はバイ
ステーブルラッチ217の他方の出力端子Qに接続され
ている。
I−二1血引j■加作 本発明実施例の共通バス占有制御方式を適用したバスマ
スタ210が2回連続して占有要求を行なう場合の動作
について説明する。以下、第2図および第3図を参照す
る。
まず、第1の内部要求信号が占有要求処理部213から
バイステーブルラッチ217に入力される(第3図A点
)と、バイステーブルラッチ217のD入力端子は論理
状態°“0°゛となる。このとき占有許可信号は論理状
態“1”になっているためインバータ219は論理状態
“0゛″となり、ナントゲート223は論理状態II 
I I+となるため、バイステーブルラッチ217のG
入力端子は論理状態“1”となる。これによりD入力端
子の論理状態“ONがそのままバイステーブルラッチ2
17の出力端子Qの論理状態となり、第1の占有要求信
号が競合調停部に送出される。
第1の占有要求信号に従って競合調停部が第1の占有許
可信号を送信する(第3図B点)と、インバータ219
は論理状態“1゛°となり、また、バイステーブルラッ
チ217の出力端子Qは論理状態“O”°になっている
から、出力端子dは論理状態°“l”となり、ナントゲ
ート223は出力状態“°0゛°となることとなり、第
1の内部許可信号“0゛′が占有許可処理部215に送
出されることになる。
第1の内部要求信号の送出は終了するが、第1の占有許
可信号“0“が続行して検出されている場合には(第3
図C点)、内部要求信号の論理状態が°“0”から“l
”に変化するが、変化前はバイステーブルラッチ217
のG入力端子は論理状態“1”となっているため、内部
要求信号の論理状態“Onから“l”の変化はそのまま
バイステーブルラッチ217の出力端子Qの論理状態“
0”から“1”の変化となり、第1の占有要求信号の送
出は終了する。バイステーブルラッチ217の出力端子
Qの論理状態が“l”になると、ナントゲート223の
2つの入力端子の論理状態は共に1′°となるため、ナ
ントゲート223の出力端子の論理状態が“0”となり
バイステーブルラッチ217のG入力端子へ入力される
。このためバイステーブルラッチ217の出力端子Qの
論理状態はG入力端子が論理状態“1”となるまで、1
”が保持される。バイステーブルラッチ217の出力端
子Qは論理状態“0”となるためナントゲート221の
一方の入力端子が論理状態“0°。
となり、ナントゲート221の出力端子の論理状態は“
1”となって、第1の内部要求信号の送出が終了する。
第1の占有許可信号“0゛°の検出が続いている状態に
おいて、第2の内部要求信号がバイステーブルラッチ2
17のD入力端子に入力された場合には、G入力端子が
論理状態“0′′となっているため、出力端子Qの論理
状態は“OI+のまま変化しない(第3図り点)、第1
の占有許可信号の検出が終了するとインバータ219の
出力端子の論理状態が“0°′となり、ナントゲート2
23の一方の入力端子が論理状態“0°′となるため、
ナンドゲート223の出力端子の論理状態が°“1”と
なり、バイステーブルラッチ217のG入力端子に入力
される。これにより、バイステーブルラッチ217のD
入力端子の論理状態“0°゛がそのままバイステーブル
ラッチ217の出力端子Qの論理状態となり、第2の占
有要求信号として競合調停処理部へ送出される(第3図
E点)。
■、    のまとめ このように、一定の保護時間を設定せずに誤動作を防止
することができるため、処理の確実性が増し高速化が実
現できる。
■ 日の・1 なお、上述した本発明の実施例にあっては、バイステー
ブルラッチ217.インバータ219゜ナントゲート2
21および223によって構成したがこれに限ることは
ない。
また、rl、実施例と第1図との対応関係」において、
第1図と本発明との対応関係を説明しておいたが、これ
に限られることはなく、各種の変形態様があることは当
業者であれば容易に推考できるであろう。
〔発明の効果〕
上述したように、本発明によれば、誤動作防止のための
保護時間が不要となるために処理の高速化が図られると
ともに、保護時間を既定しないためにバスマスタ以外の
処理部の処理時間の短縮が図られる場合にはそれに伴い
システム全体の処理時間の短縮が図られ、実用的には極
めて有用である。
【図面の簡単な説明】
第1図は本発明の共通バス占有制御方式の原理ブロック
図、 第2図は本発明の一実施例による共通バス占有制御方式
の構成ブロック図、 第3図は実施例のタイムチャート、 第4図はシステムの構成図、 第5図は誤動作の説明図、 第6図は従来技術の説明図(1)、 第7図は従来技術の説明図(2)である。 図において、 111は要求信号送出手段、 113は許可信号検出手段、 210.610,710はバスマスタ、211.611
,711は内部処理部、213.613.713は占有
要求処理部、215.617.715は占有許可処理部
、217はバイステーブルラッチ、 219はインバータ、 221.223はナントゲート、 615.717は計時処理部、 619.719は要求信号送出部、 621.721は許可信号検出部である。 sFf′1cJp 4’l−y vソ7 ty:J第1
図 H (a)

Claims (1)

    【特許請求の範囲】
  1. (1)共通に使用されるバスの使用権を得るためのバス
    マスタにおいて、 バスの使用を要求する内部要求信号とバスの使用を許可
    する占有許可信号とが入力され、先行する占有要求信号
    に対する占有許可信号を検出していないとき、前記内部
    要求信号を受けて占有要求信号を送出するが、送出され
    た第1の占有要求信号に対する第1の占有許可信号を検
    知している間前記第1の占有要求信号送出後に発せられ
    た第2の内部要求信号に対する第2の占有要求信号の送
    出を前記第1の占有許可信号の検知終了時まで遅延する
    要求信号送出手段(111)と、 前記占有許可信号と前記占有要求信号とが入力され、前
    記第1の占有許可信号を検知している間内部許可信号と
    して送出するが、この間に前記第1の占有要求信号の送
    出が完了したときには前記内部許可信号の送出を終了す
    る許可信号検出手段(113)と、 を具えるように構成したことを特徴とする共通バス占有
    制御方式。
JP1061898A 1989-03-14 1989-03-14 共通バス占有制御方式 Pending JPH02240760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1061898A JPH02240760A (ja) 1989-03-14 1989-03-14 共通バス占有制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1061898A JPH02240760A (ja) 1989-03-14 1989-03-14 共通バス占有制御方式

Publications (1)

Publication Number Publication Date
JPH02240760A true JPH02240760A (ja) 1990-09-25

Family

ID=13184424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1061898A Pending JPH02240760A (ja) 1989-03-14 1989-03-14 共通バス占有制御方式

Country Status (1)

Country Link
JP (1) JPH02240760A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123025A (ja) * 1982-12-29 1984-07-16 Fujitsu Ltd バス要求回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123025A (ja) * 1982-12-29 1984-07-16 Fujitsu Ltd バス要求回路

Similar Documents

Publication Publication Date Title
EP0476990B1 (en) Dynamic bus arbitration
KR100295968B1 (ko) 주변소자상호연결버스상의버스트전송시스템및방법
EP0130470B1 (en) System and method for resolving contention among a plurality of asynchronous bus master devices connected to a common bus
US4504906A (en) Multiprocessor system
JPS6048791B2 (ja) アクセス制御装置
US5255373A (en) Decreasing average time to access a computer bus by eliminating arbitration delay when the bus is idle
US3999170A (en) Multiple access interconnect system
JPH0259949A (ja) ディジーチェーン割込み処理装置
JPH02240760A (ja) 共通バス占有制御方式
JPS6041157A (ja) バス争奪制御方式
JPH11273380A (ja) Lsi動作モード設定信号取り込み方法およびモード信号取り込み機能つきlsi
JPS6095672A (ja) バスの優先度制御方式
JPH0216829A (ja) データ受信制御方式
JP2615504B2 (ja) マイクロコントローラ
JPS6267653A (ja) バス制御方式
JPS607307B2 (ja) バス制御方式
JPS63188257A (ja) バス獲得方式
JPH04260910A (ja) 中央処理装置のクロック停止回路
JPH03132846A (ja) バス競合検出回路
JPS63249255A (ja) マルチポ−トメモリコントロ−ラ
JPS62194568A (ja) システム・バス権制御回路
JP2000076182A (ja) バス調停方式
JPH05173949A (ja) マイクロプロセッサ装置
JPH0573484A (ja) 情報処理システム
JPH01118950A (ja) バス制御方式