JPS6361353A - デ−タ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野Ｊ 本発明はＣＰＵ　（中央処理装置）を用いたデータ転送
方法に関する。

「従来の技術」 第５図はＣＰＬＩを用いたデータ処理システムの要部を
表わしたものである。ＣＰＵ１は、バス２を介してｌ１
０（入出力）機器３と接続されている。このＩ１０機器
３と図示しない他のＩ１０機器あるいはメモリとの間で
ｃｐｕ　ｉを介してデータの転送を行う場合には、Ｉ１
０機器３等が使用可能であるかどうかを調べるポーリン
グ作業が必要である。このため、データの転送に必要な
手順は、第６図に示すようになっていた。

すなわち、ｃｐｕｔはまず対象となるＩ１０機器３の端
子Ｓに現われたステータス信号をバス２を介して入力し
くステップ■）これがビジィであるかどうかの判別を行
った（ステップ■）。ビジィでない場合にはジャンプし
くステップ■）、Ｉ１０機器３からデータをＣＰＵＩの
図示しないレジスタに取り込み（ステップ■）、転送先
にこれを出力したくステップ■）。

「発明が解決しようとする問題点」 このように、ＣＰＵの種類やステータス信号のビット数
によって異なるものの、データの入出力に要するＣＰＵ
のステップ数は最低５ステツプ必要とされた。従っであ
る程度大きな量のデータを転送する場合等には、３ステ
ップ分に相当するステータス信号の確認作業がそのたび
に行われ、データの転送速度を高速化することができな
いという問題があった。

そこで本発明の目的は、データの転送速度を向上するこ
とのできるデータ転送方法を提供することにある。

「問題点を解決するための手段」 本発明ではＣＰＵがそのプログラムカウンタの計数値を
保持したまま停止するために設けられた端子に、データ
の転送を行う装置のステータス信号を入力し、このステ
ータス信号がビジィでない状態でデータの転送を行う。

ステータス信号を入力する端子としては、例えばウェイ
ト端子、バスリクエスト端子、Ｄニジ１Ａリクエスト端
子のいずれかであることが適当である。１７０機器等の
ステータス信号は、ステータス信号供給制御手段によっ
てデータの転送が行われるタイミングでＣＰＵに入力さ
れるようにしてもよい。

「実施例」 以下実施例につき本発明の詳細な説明する。

（第１の実施例） 第１図は本発明の第１の実施例におけるデータ処理シス
テムの要部を表わしたものである。

ＣＰＵ　１のウェイト端子Ｗは１１０機器３の前記した
端子Ｓと電気的に接続されている。従来からウェイト端
子Ｗは、バス２に接続された図示しないメモリとの間で
ＣＰＵ　１がデータの転送を行う場合に、メモリの処理
速度に合わせてＣＰＵＩの動作を一時的に停止させ両者
の同期をとるために使用される端子である。本発明では
、これを逆にＣＰＵＩの速度向上のために利用するもの
である。

このようなことから、ステータス信号を入力する端子は
このウェイト端子に限られるものではなく、これに準す
る端子であってもよい。このような端子としては、例え
ばバスリクエスト端子、ＤＭＡリクエスト端子等が存在
する。

この第１図に示したデータ処理システムでデータの転送
を行う場合に必要とされる手順は、第２図に示すように
なる。

すなわち、ステータス信号の入力、判別、ジャンプとい
うステップが省略され、いきなり１１０機器３からｃｐ
ｕｉに対するデータの取り込みが行われ（ステップ■）
、続いて転送先にこれが出力される（ステップ■）。こ
のようにステータス信号の判断ループがなくなるので、
ＣＰＵ１の応答もそれだけ早（なることになる。

（第２の実施例） 第３図は本発明の第２の実施例におけるデータ処理シス
テムの要部を表わしたものである。

この第２の実施例ではＣＰＵＩのウェイト端子Ｗと１１
０機器３の端子Ｓが直結されておらず、間にステータス
信号供給制御手段としてゲート回路５が設けられている
。ゲート回路５は、ＣＰＵＩの制御によってＣＰＵ　ｌ
へのステータス信号の供給をオン・オフ制御されるよう
になっている。

第４図を用いてこのデータ処理システムにおけるデータ
転送方法を説明する。ＣＰＵ　１はデータの転送以外の
各種作業も行っており、データの転送を行う状態になる
と（ステップ■；Ｙ）、ゲート回路５のゲートを開くよ
うに制御を行う（ステップ■）。これにより該当する１
１０機器３等のステータス信号がＣＰＵ　ｉのウェイト
端子Ｗに供給される。ビジィでなければこの結果として
データの転送（データの入出力）が行われることになる
（ステップ■、■）。１単位のデータの転送が終了した
らＣＰＵ　１は予め設定されたデータ転送回数に到達し
たかどうかの判別を行い、データ転送がまだ行われる場
合には（Ｎ）、データ転送の作業を引き続いて行う（ス
テップ■、■）。予め設定されたデータ転送回数に到達
した場合には（ステップ■；Ｙ）、ゲート回路５に制御
信号を送り、そのゲートを閉じさせる（ステップ■）。

これによりウェイト端子Ｗに不要な信号が供給されるの
を防止することができる。

この第２の実施例でも、第６図に示した５ステツプの動
作（第６図ステップ■〜■）を２つのステップ（第４図
ステップ■、■）に短縮することができ、ｃｐｕ　ｔの
応答速度をその分だけ向上させることができる。なお、
ＣＰＵ　１が複数系統の１７０機器等との間でデータの
転送を行う場合には、ゲート回路を複数設けるかその入
力端を複数系統とし、ＣＰＵの制御によってステータス
信号の選択を行わせるようにしてもよい。

「発明の効果」 以上説明したように本発明によれば既存のデータ処理シ
ステムに簡単な変更を加えるのみで、そのデータ処理速
度を飛躍的に向上させることができる。

【図面の簡単な説明】

第１図および第２図は本発明の第１の実施例を説明する
ためのもので、このうち第１図はデータ処理システムの
要部を示すブロック図、第２図はデータ転送方法を表わ
した流れ図、第３図および第４図は本発明の第２の実施
例を説明するためのもので、このうち第３図はデータ処
理システムの要部を示すブロック図、第４図はデータ転
送方法を表わした流れ図、第５図は従来のデータ処理シ
ステムの要部を示すブロック図、第６図はこの従来のシ
ステムにおけるデータ転送方法を説明するための流れ図
である。 １・・・・・・ＣＰＵ、３・・・・・・１７０機器、Ｓ
・・・・・・（ステータス信号出力用）端子、Ｗ・・・
・・・ウェイト端子。 出　　願　　人 日本原子力事業株式会社 代　　理　　人

Claims (1)

1. 【特許請求の範囲】 １、ＣＰＵがそのプログラムカウンタの計数値を保持し
   たまま停止するために設けられた端子に、前記ＣＰＵを
   介してデータの転送を行う装置のステータス信号を入力
   し、このステータス信号がビジィでない状態でデータの
   転送を行うことを特徴とするデータ転送方法。 ２、前記端子がウェイト端子、バスリクエスト端子、Ｄ
   ＭＡリクエスト端子のいずれかであることを特徴とする
   特許請求の範囲第１項記載のデータ転送方法。 ３、データの転送が行われるタイミングでデータの転送
   を行う装置のステータス信号を入力するステータス信号
   供給制御手段を具備することを特徴とする特許請求の範
   囲第１項記載のデータ転送方法。