JP3341847B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP3341847B2 JP3341847B2 JP01692792A JP1692792A JP3341847B2 JP 3341847 B2 JP3341847 B2 JP 3341847B2 JP 01692792 A JP01692792 A JP 01692792A JP 1692792 A JP1692792 A JP 1692792A JP 3341847 B2 JP3341847 B2 JP 3341847B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- command
- vector
- scalar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
- Complex Calculations (AREA)
Description
【０００１】
【産業上の利用分野】本発明はベクトル演算を行なうデ
ータ処理装置に係り、特にベクトル長の変更を、ベクト
ル演算処理性能を低下させることなく、一連のベクトル
演算命令の中で行なうことの可能なデータ処理装置に関
する。
ータ処理装置に係り、特にベクトル長の変更を、ベクト
ル演算処理性能を低下させることなく、一連のベクトル
演算命令の中で行なうことの可能なデータ処理装置に関
する。
【０００２】近年のデータ処理装置は、演算速度を向上
させるため、その設計に色々な手法が採られている。そ
の１つにパイプライン制御により演算を行なう演算パイ
プラインがある。更に、演算パイプラインを行なう演算
器を複数台備えて、これら演算器を並列動作させること
により、データ処理装置の演算速度は一層向上する。こ
のようなデータ処理装置においては、特に、所定のベク
トル長（ベクトル要素数）を持つベクトルデータに対し
て行なわれるベクトル演算を高速に行なうことができ
る。
させるため、その設計に色々な手法が採られている。そ
の１つにパイプライン制御により演算を行なう演算パイ
プラインがある。更に、演算パイプラインを行なう演算
器を複数台備えて、これら演算器を並列動作させること
により、データ処理装置の演算速度は一層向上する。こ
のようなデータ処理装置においては、特に、所定のベク
トル長（ベクトル要素数）を持つベクトルデータに対し
て行なわれるベクトル演算を高速に行なうことができ
る。
【０００３】このベクトル演算を行なう際に、演算しな
くてもよいベクトル要素がある場合には、一般に、それ
ら演算の不要な要素を取り除いたベクトル長の短いベク
トルデータを作り、ベクトル演算の回数を減らし、再び
演算した要素を元のベクトルの該当する位置に戻すとい
う操作を行ない、不要な演算を行なわないようにしてベ
クトル演算処理の効率を上げる手法が頻繁に用いられ
る。この時、元のベクトル長と短いベクトル長の２つ或
いはそれ以上のベクトル長を保持しておく必要がある。
くてもよいベクトル要素がある場合には、一般に、それ
ら演算の不要な要素を取り除いたベクトル長の短いベク
トルデータを作り、ベクトル演算の回数を減らし、再び
演算した要素を元のベクトルの該当する位置に戻すとい
う操作を行ない、不要な演算を行なわないようにしてベ
クトル演算処理の効率を上げる手法が頻繁に用いられ
る。この時、元のベクトル長と短いベクトル長の２つ或
いはそれ以上のベクトル長を保持しておく必要がある。
【０００４】
【従来の技術】従来のベクトル演算を行なうデータ処理
装置においては、ベクトル長を変更する場合には、一度
ベクトル演算を終了して、該データ処理装置外部の中央
処理装置（以下ＣＰＵと略記する）が、データ処理装置
内部に備えられ、演算パイプラインが行なうベクトル演
算のベクトル長を保持するベクトルレングスレジスタの
内容を書き換えて、再びベクトル演算を再開するという
手順で行なっていた。
装置においては、ベクトル長を変更する場合には、一度
ベクトル演算を終了して、該データ処理装置外部の中央
処理装置（以下ＣＰＵと略記する）が、データ処理装置
内部に備えられ、演算パイプラインが行なうベクトル演
算のベクトル長を保持するベクトルレングスレジスタの
内容を書き換えて、再びベクトル演算を再開するという
手順で行なっていた。
【０００５】ところが、一度ベクトル演算を終了してし
まうと、外部ＣＰＵがバス権獲得の処理を行なって、ベ
クトルレングスレジスタの内容を書き換えて、しかる後
に再起動の処理を行わなければならない。
まうと、外部ＣＰＵがバス権獲得の処理を行なって、ベ
クトルレングスレジスタの内容を書き換えて、しかる後
に再起動の処理を行わなければならない。
【０００６】
【発明が解決しようとする課題】また、スカラデータ
は、通常スカラロード命令及びスカラストア命令によっ
て、外部記憶装置とのデータ転送を行なうが、スカラデ
ータ１つ毎にロードストアパイプラインのオーバヘッド
がかかり、また、外部記憶装置は一般に遅く、ウェイト
がかかってしまうので、データ転送の効率が悪いという
問題があった。
は、通常スカラロード命令及びスカラストア命令によっ
て、外部記憶装置とのデータ転送を行なうが、スカラデ
ータ１つ毎にロードストアパイプラインのオーバヘッド
がかかり、また、外部記憶装置は一般に遅く、ウェイト
がかかってしまうので、データ転送の効率が悪いという
問題があった。
【０００７】本発明は、上記問題点を解決するもので、
コマンドバッファをスカラデータのバッファとして利用
することができ、また、スカラデータのデータ転送効率
を向上することが可能なデータ処理装置を提供すること
を目的とする。
コマンドバッファをスカラデータのバッファとして利用
することができ、また、スカラデータのデータ転送効率
を向上することが可能なデータ処理装置を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明のデータ処理装置は、スカラ演算のデータを
保持するスカラレジスタ（１５）と、ベクトル長を保持
するベクトルレングスレジスタ（ＶＬＥＮ）と、ベクト
ル命令を格納するコマンドバッファ（１１）と、該コマ
ンドバッファ（１１）へ連続してロードする命令数を保
持するコマンドレングスレジスタ（ＣＬＥＮ）と、前記
コマンドレングスレジスタ（ＣＬＥＮ）に設定された命
令数のベクトル命令を、外部記憶装置から連続して前記
コマンドバッファ（１１）へロードするコマンドロード
命令を行なうコマンドロード機構と、を備え、前記コマ
ンドバッファ（１１）、前記スカラレジスタ（１５）、
前記ベクトルレングスレジスタ（ＶＬＥＮ）、および前
記コマンドレングスレジスタ（ＣＬＥＮ）は、相互にデ
ータ転送可能であり、前記コマンドロード命令により、
前記コマンドレングスレジスタ（ＣＬＥＮ）に設定され
た命令数のスカラデータを、外部記憶装置から連続して
前記コマンドバッファ（１１）へロードし、更に、該コ
マンドバッファ（１１）へロードされたスカラデータを
前記スカラレジスタ（１５）に転送することにより、ベ
クトル命令実行中にスカラレジスタ（１５）を更新する
ように構成する。
に、本発明のデータ処理装置は、スカラ演算のデータを
保持するスカラレジスタ（１５）と、ベクトル長を保持
するベクトルレングスレジスタ（ＶＬＥＮ）と、ベクト
ル命令を格納するコマンドバッファ（１１）と、該コマ
ンドバッファ（１１）へ連続してロードする命令数を保
持するコマンドレングスレジスタ（ＣＬＥＮ）と、前記
コマンドレングスレジスタ（ＣＬＥＮ）に設定された命
令数のベクトル命令を、外部記憶装置から連続して前記
コマンドバッファ（１１）へロードするコマンドロード
命令を行なうコマンドロード機構と、を備え、前記コマ
ンドバッファ（１１）、前記スカラレジスタ（１５）、
前記ベクトルレングスレジスタ（ＶＬＥＮ）、および前
記コマンドレングスレジスタ（ＣＬＥＮ）は、相互にデ
ータ転送可能であり、前記コマンドロード命令により、
前記コマンドレングスレジスタ（ＣＬＥＮ）に設定され
た命令数のスカラデータを、外部記憶装置から連続して
前記コマンドバッファ（１１）へロードし、更に、該コ
マンドバッファ（１１）へロードされたスカラデータを
前記スカラレジスタ（１５）に転送することにより、ベ
クトル命令実行中にスカラレジスタ（１５）を更新する
ように構成する。
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【作用】また、本発明のデータ処理装置では、図１に示
す如く、コマンドバッファ１１、スカラレジスタ１５、
ベクトルレングスレジスタＶＬＥＮ、及びコマンドレン
グスレジスタＣＬＥＮは、相互にデータ転送可能であ
り、コマンドロード命令により、コマンドレングスレジ
スタ（ＣＬＥＮ）に設定された命令数のスカラデータ
を、外部記憶装置から連続してコマンドバッファ（１
１）へロードし、更に、該コマンドバッファ（１１）へ
ロードされたスカラデータをスカラレジスタ（１５）に
転送することにより、ベクトル命令実行中にスカラレジ
スタ（１５）を更新することが可能である。
す如く、コマンドバッファ１１、スカラレジスタ１５、
ベクトルレングスレジスタＶＬＥＮ、及びコマンドレン
グスレジスタＣＬＥＮは、相互にデータ転送可能であ
り、コマンドロード命令により、コマンドレングスレジ
スタ（ＣＬＥＮ）に設定された命令数のスカラデータ
を、外部記憶装置から連続してコマンドバッファ（１
１）へロードし、更に、該コマンドバッファ（１１）へ
ロードされたスカラデータをスカラレジスタ（１５）に
転送することにより、ベクトル命令実行中にスカラレジ
スタ（１５）を更新することが可能である。
【００１６】従って、コマンドバッファ１１をスカラデ
ータのバッファとして利用することができ、スカラレジ
スタ１５の数以上のスカラデータを扱うことができる。
またコマンドロード命令によってスカラデータをロード
することにより、データ転送効率を向上することができ
る。
ータのバッファとして利用することができ、スカラレジ
スタ１５の数以上のスカラデータを扱うことができる。
またコマンドロード命令によってスカラデータをロード
することにより、データ転送効率を向上することができ
る。
【００１７】
【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。図１に本発明の一実施例に係るデータ処理装
置の構成図を示す。
説明する。図１に本発明の一実施例に係るデータ処理装
置の構成図を示す。
【００１８】同図において、本実施例のデータ処理装置
１０は、システムバス４０外部データバスＤ、外部アド
レスバスＡ、読み出し信号Ｒ、及び書き込み信号Ｗを介
して中央処理装置（ＣＰＵ）２０、及びメモリ３０等と
接続されている。
１０は、システムバス４０外部データバスＤ、外部アド
レスバスＡ、読み出し信号Ｒ、及び書き込み信号Ｗを介
して中央処理装置（ＣＰＵ）２０、及びメモリ３０等と
接続されている。
【００１９】また本実施例のデータ処理装置１０は、コ
マンドバッファ１１、命令デコーダ１２、命令実行制御
部１３、ベクトルレジスタ１４、スカラレジスタ１５、
ベクトルレングスレジスタＶＬＥＮ、コマンドレングス
レジスタＣＬＥＮ、演算パイプライン１６、及びスレー
ブ変換部１７から構成されている。
マンドバッファ１１、命令デコーダ１２、命令実行制御
部１３、ベクトルレジスタ１４、スカラレジスタ１５、
ベクトルレングスレジスタＶＬＥＮ、コマンドレングス
レジスタＣＬＥＮ、演算パイプライン１６、及びスレー
ブ変換部１７から構成されている。
【００２０】コマンドバッファ１１は、ベクトル加算命
令やベクトル乗算命令等のベクトル演算命令、レジスタ
ムーブ命令等のベクトル制御命令からなる一連のベクト
ル命令を蓄えておくバッファで、命令ポインタで示され
る位置から順次読み出して命令デコーダ１２に出力す
る。命令デコーダ１２はコマンドバッファ１１からの命
令を解読して命令実行制御部１３に伝える。命令実行制
御部１３は制御信号を生成して命令実行を制御する。ベ
クトルレジスタ１４にはベクトル演算のデータが、スカ
ラレジスタ１５にはスカラ演算のデータがそれぞれ保持
されている。また、ベクトルレングスレジスタＶＬＥＮ
にはベクトル長が、コマンドレングスレジスタＣＬＥＮ
にはコマンドロードするコマンド数がそれぞれ保持され
ている。
令やベクトル乗算命令等のベクトル演算命令、レジスタ
ムーブ命令等のベクトル制御命令からなる一連のベクト
ル命令を蓄えておくバッファで、命令ポインタで示され
る位置から順次読み出して命令デコーダ１２に出力す
る。命令デコーダ１２はコマンドバッファ１１からの命
令を解読して命令実行制御部１３に伝える。命令実行制
御部１３は制御信号を生成して命令実行を制御する。ベ
クトルレジスタ１４にはベクトル演算のデータが、スカ
ラレジスタ１５にはスカラ演算のデータがそれぞれ保持
されている。また、ベクトルレングスレジスタＶＬＥＮ
にはベクトル長が、コマンドレングスレジスタＣＬＥＮ
にはコマンドロードするコマンド数がそれぞれ保持され
ている。
【００２１】また、演算パイプライン１６は、少なくと
もベクトルデータ、スカラデータ、及びベクトル命令等
を外部記憶装置との間で転送するロードストアパイプラ
インを含んでいる。更に、スレーブ変換部１７は、デー
タ処理装置１０内部の内部データバスＤＡＴＡ、内部ア
ドレスバスＡＤＤＲ、リードイネーブル信号ＲＥ＃、及
びライトイネーブル信号ＷＥ＃（信号名に続く記号＃は
その信号が負論理信号であることを示す）と、外部デー
タバスＤ、外部アドレスバスＡ、読み出し信号Ｒ、及び
書き込み信号Ｗとの間のアドレス変換、バス制御等を行
なう。
もベクトルデータ、スカラデータ、及びベクトル命令等
を外部記憶装置との間で転送するロードストアパイプラ
インを含んでいる。更に、スレーブ変換部１７は、デー
タ処理装置１０内部の内部データバスＤＡＴＡ、内部ア
ドレスバスＡＤＤＲ、リードイネーブル信号ＲＥ＃、及
びライトイネーブル信号ＷＥ＃（信号名に続く記号＃は
その信号が負論理信号であることを示す）と、外部デー
タバスＤ、外部アドレスバスＡ、読み出し信号Ｒ、及び
書き込み信号Ｗとの間のアドレス変換、バス制御等を行
なう。
【００２２】尚、コマンドバッファ１１、ベクトルレジ
スタ１４、スカラレジスタ１５、ベクトルレングスレジ
スタＶＬＥＮ、及びコマンドレングスレジスタＣＬＥＮ
は、それぞれアドレスが割り振られていて、外部ＣＰＵ
２０からの書き込み或いは読み出しが可能である。
スタ１４、スカラレジスタ１５、ベクトルレングスレジ
スタＶＬＥＮ、及びコマンドレングスレジスタＣＬＥＮ
は、それぞれアドレスが割り振られていて、外部ＣＰＵ
２０からの書き込み或いは読み出しが可能である。
【００２３】図２にこれらレジスタに対する読み出し及
び書き込みの動作を説明するタイミングチャートを示
す。図中は読み出しサイクルで、読み出すレジスタの
アドレス“read”を内部アドレスバスＡＤＤＲに出力す
ると同時に、リードイネーブル信号ＲＥ＃をアサートに
すると、次のクロックで該当するレジスタからデータ
“data”が出力される。また、図中は書き込みサイク
ルで、書き込むレジスタのアドレス“write ”とデー
タ”data”をそれぞれ内部アドレスバスＡＤＤＲ及び内
部データバスＤＡＴＡに出力すると同時に、ライトイネ
ーブル信号ＷＥ＃をアサートにすると、該当するレジス
タに書き込まれる。
び書き込みの動作を説明するタイミングチャートを示
す。図中は読み出しサイクルで、読み出すレジスタの
アドレス“read”を内部アドレスバスＡＤＤＲに出力す
ると同時に、リードイネーブル信号ＲＥ＃をアサートに
すると、次のクロックで該当するレジスタからデータ
“data”が出力される。また、図中は書き込みサイク
ルで、書き込むレジスタのアドレス“write ”とデー
タ”data”をそれぞれ内部アドレスバスＡＤＤＲ及び内
部データバスＤＡＴＡに出力すると同時に、ライトイネ
ーブル信号ＷＥ＃をアサートにすると、該当するレジス
タに書き込まれる。
【００２４】更に、図中及びはレジスタ転送サイク
ルを説明するもので、コマンドバッファ１１からの命令
を命令デコーダ１２が解読して、その命令がレジスタ転
送（Register Move ）命令である時、次のようにして行
なう。尚、レジスタ転送命令の命令形式は、図３に示す
ように転送元レジスタアドレス及び転送先レジスタアド
レスの２つのオペランドを有する形式を持ち、転送元レ
ジスタ及び転送先レジスタとして、コマンドバッファ１
１、ベクトルレジスタ１４、スカラレジスタ１５、ベク
トルレングスレジスタＶＬＥＮ、及びコマンドレングス
レジスタＣＬＥＮを選ぶことができる。
ルを説明するもので、コマンドバッファ１１からの命令
を命令デコーダ１２が解読して、その命令がレジスタ転
送（Register Move ）命令である時、次のようにして行
なう。尚、レジスタ転送命令の命令形式は、図３に示す
ように転送元レジスタアドレス及び転送先レジスタアド
レスの２つのオペランドを有する形式を持ち、転送元レ
ジスタ及び転送先レジスタとして、コマンドバッファ１
１、ベクトルレジスタ１４、スカラレジスタ１５、ベク
トルレングスレジスタＶＬＥＮ、及びコマンドレングス
レジスタＣＬＥＮを選ぶことができる。
【００２５】命令実行制御部１３は、先ず転送元のレジ
スタアドレス“read”を内部アドレスバスＡＤＤＲに出
力すると同時に、リードイネーブル信号ＲＥ＃をアサー
トにする（のサイクル）。次のクロックサイクルで転
送元のレジスタのデータ“data”が内部データバスＤＡ
ＴＡに出力されるので、命令実行制御部１３は転送先の
レジスタアドレス“write ”を内部アドレスバスＡＤＤ
Ｒに出力すると同時に、ライトイネーブル信号ＷＥ＃を
アサートにすると、転送先のレジスタにデータ“data”
が書き込まれる（のサイクル）。
スタアドレス“read”を内部アドレスバスＡＤＤＲに出
力すると同時に、リードイネーブル信号ＲＥ＃をアサー
トにする（のサイクル）。次のクロックサイクルで転
送元のレジスタのデータ“data”が内部データバスＤＡ
ＴＡに出力されるので、命令実行制御部１３は転送先の
レジスタアドレス“write ”を内部アドレスバスＡＤＤ
Ｒに出力すると同時に、ライトイネーブル信号ＷＥ＃を
アサートにすると、転送先のレジスタにデータ“data”
が書き込まれる（のサイクル）。
【００２６】このレジスタ転送命令において、転送元を
スカラレジスタ１５とし、転送先をベクトルレングスレ
ジスタＶＬＥＮとすることにより、ベクトル演算におけ
るベクトル長の変更を行なうことができる。例えば、ベ
クトル演算を実行中に、ベクトル圧縮・伸長命令を使っ
て、一度ベクトル長を短くしてベクトル処理を行なった
後、再びベクトル長を元に戻すような処理がよく行なわ
れるが、このようなベクトル長を変化させて演算処理を
行なう場合に有効である。
スカラレジスタ１５とし、転送先をベクトルレングスレ
ジスタＶＬＥＮとすることにより、ベクトル演算におけ
るベクトル長の変更を行なうことができる。例えば、ベ
クトル演算を実行中に、ベクトル圧縮・伸長命令を使っ
て、一度ベクトル長を短くしてベクトル処理を行なった
後、再びベクトル長を元に戻すような処理がよく行なわ
れるが、このようなベクトル長を変化させて演算処理を
行なう場合に有効である。
【００２７】また、データ処理装置１０がコマンドバッ
ファ１１に命令をロードしてくるコマンドロード機構
と、コマンドロード命令を備えている場合には、コマン
ドバッファ１１をスカラデータのバッファとして利用す
ることができる。
ファ１１に命令をロードしてくるコマンドロード機構
と、コマンドロード命令を備えている場合には、コマン
ドバッファ１１をスカラデータのバッファとして利用す
ることができる。
【００２８】例えば、スカラレジスタ１５の数が使用す
るスカラデータより少ない場合には、予め命令群と一緒
にスカラデータをコマンドバッファ１１に格納してお
き、レジスタ転送命令で転送元をコマンドバッファ１１
とし、転送先をスカラレジスタ１５とすることで、スカ
ラレジスタ１５の数以上のスカラデータを扱うことがで
きる。
るスカラデータより少ない場合には、予め命令群と一緒
にスカラデータをコマンドバッファ１１に格納してお
き、レジスタ転送命令で転送元をコマンドバッファ１１
とし、転送先をスカラレジスタ１５とすることで、スカ
ラレジスタ１５の数以上のスカラデータを扱うことがで
きる。
【００２９】スカラデータは、通常スカラロード命令及
びスカラストア命令によって、外部記憶装置とのデータ
転送を行なうが、スカラデータ１つ毎にロードストアパ
イプラインのオーバヘッドがかかり、また外部記憶装置
は一般に遅く、ウェイトがかかってしまうので、データ
転送の効率が悪い。
びスカラストア命令によって、外部記憶装置とのデータ
転送を行なうが、スカラデータ１つ毎にロードストアパ
イプラインのオーバヘッドがかかり、また外部記憶装置
は一般に遅く、ウェイトがかかってしまうので、データ
転送の効率が悪い。
【００３０】一方コマンドロード命令は、コマンドレン
グスレジスタＣＬＥＮに設定された個数分だけ外部記憶
装置から連続してロードする。コマンドロード命令によ
ってスカラデータをロードすることにより、ロードスト
アパイプラインのオーバヘッドをコマンドレングス分で
分割することとなり、スカラデータ１つ当たりのオーバ
ヘッドが減少することになる。
グスレジスタＣＬＥＮに設定された個数分だけ外部記憶
装置から連続してロードする。コマンドロード命令によ
ってスカラデータをロードすることにより、ロードスト
アパイプラインのオーバヘッドをコマンドレングス分で
分割することとなり、スカラデータ１つ当たりのオーバ
ヘッドが減少することになる。
【００３１】また、レジスタ転送命令で転送することに
よるオーバヘッドはかかってしまうが、ロードストアパ
イプラインのオーバヘッドよりは少なく、且つ、ベクト
ル命令実行中の外部バスに対するアクセスの回数が減る
ので、全体としてのデータ転送の効率は向上することに
なる。
よるオーバヘッドはかかってしまうが、ロードストアパ
イプラインのオーバヘッドよりは少なく、且つ、ベクト
ル命令実行中の外部バスに対するアクセスの回数が減る
ので、全体としてのデータ転送の効率は向上することに
なる。
【００３２】
【発明の効果】本発明によれば、コマンドロード命令に
より、コマンドレングスレジスタ（ＣＬＥＮ）に設定さ
れた命令数のスカラデータを、外部記憶装置から連続し
てコマンドバッファ（１１）へロードし、更に、該コマ
ンドバッファ（１１）へロードされたスカラデータをス
カラレジスタ（１５）に転送することにより、ベクトル
命令実行中にスカラレジスタ（１５）を更新することと
したので、コマンドバッファをスカラデータのバッファ
として利用することができ、スカラレジスタの数以上の
スカラデータを扱うことが可能な、また、コマンドロー
ド命令によってスカラデータをロードすることにより、
スカラデータのデータ転送効率を向上し得るデータ処理
装置を提供することができる。
より、コマンドレングスレジスタ（ＣＬＥＮ）に設定さ
れた命令数のスカラデータを、外部記憶装置から連続し
てコマンドバッファ（１１）へロードし、更に、該コマ
ンドバッファ（１１）へロードされたスカラデータをス
カラレジスタ（１５）に転送することにより、ベクトル
命令実行中にスカラレジスタ（１５）を更新することと
したので、コマンドバッファをスカラデータのバッファ
として利用することができ、スカラレジスタの数以上の
スカラデータを扱うことが可能な、また、コマンドロー
ド命令によってスカラデータをロードすることにより、
スカラデータのデータ転送効率を向上し得るデータ処理
装置を提供することができる。
【００３３】
【図１】本発明の一実施例に係るデータ処理装置の構成
図である。
図である。
【図２】本発明のデータ処理装置の動作を説明するタイ
ミングチャートである。
ミングチャートである。
【図３】レジスタ転送命令の命令仕様の説明図である。
１０…データ処理装置 １１…コマンドバッファ １２…命令デコーダ １３…命令実行制御部 １４…ベクトルレジスタ １５…スカラレジスタ １６…演算パイプライン １７…スレーブ変換部 ＶＬＥＮ…ベクトルレングスレジスタ ＣＬＥＮ…コマンドレングスレジスタ ２０…中央処理装置（ＣＰＵ） Ｄ…外部データバス Ａ…外部アドレスバス Ｒ…読み出し信号 Ｗ…書き込み信号 ＤＡＴＡ…内部データバス ＡＤＤＲ…内部アドレスバス ＲＥ＃…リードイネーブル信号 ＷＥ＃…ライトイネーブル信号
フロントページの続き (72)発明者 八田 浩一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 長沢 達也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平２−250174（ＪＰ，Ａ) 特開 平２−157938（ＪＰ，Ａ) 特開 平３−194621（ＪＰ，Ａ) ＦＡＣＯＭ ＶＰシリーズ ハードウ ェア機能説明書（79ＨＳ−1010−１）富 士通株式会社 ｐ３−７，ｐ45−50
Claims (1)
- 【請求項１】 ベクトル命令を処理するデータ処理装置
であって、 スカラ演算のデータを保持するスカラレジスタ（１５）
と、ベクトル長を保持するベクトルレングスレジスタ
（ＶＬＥＮ）と、ベクトル命令を格納するコマンドバッ
ファ（１１）と、該コマンドバッファ（１１）へ連続し
てロードする命令数を保持するコマンドレングスレジス
タ（ＣＬＥＮ）と、前記コマンドレングスレジスタ（Ｃ
ＬＥＮ）に設定された命令数のベクトル命令を、外部記
憶装置から連続して前記コマンドバッファ（１１）へロ
ードするコマンドロード命令を行なうコマンドロード機
構と、を備え、 前記コマンドバッファ（１１）、前記スカラレジスタ
（１５）、前記ベクトルレングスレジスタ（ＶＬＥ
Ｎ）、および前記コマンドレングスレジスタ（ＣＬＥ
Ｎ）は、相互にデータ転送可能であり、前記 コマンドロード命令により、前記コマンドレングス
レジスタ（ＣＬＥＮ）に設定された命令数のスカラデー
タを、外部記憶装置から連続して前記コマンドバッファ
（１１）へロードし、更に、該コマンドバッファ（１
１）へロードされたスカラデータを前記スカラレジスタ
（１５）に転送することにより、ベクトル命令実行中に
スカラレジスタ（１５）を更新することを特徴とするデ
ータ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01692792A JP3341847B2 (ja) | 1992-01-31 | 1992-01-31 | データ処理装置 |
| US08/601,704 US5742842A (en) | 1992-01-28 | 1996-02-15 | Data processing apparatus for executing a vector operation under control of a master processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01692792A JP3341847B2 (ja) | 1992-01-31 | 1992-01-31 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05210695A JPH05210695A (ja) | 1993-08-20 |
| JP3341847B2 true JP3341847B2 (ja) | 2002-11-05 |
Family
ID=11929767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01692792A Expired - Fee Related JP3341847B2 (ja) | 1992-01-28 | 1992-01-31 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3341847B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5720111B2 (ja) * | 2010-04-16 | 2015-05-20 | 富士通株式会社 | 情報処理装置 |
-
1992
- 1992-01-31 JP JP01692792A patent/JP3341847B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＦＡＣＯＭ ＶＰシリーズ ハードウェア機能説明書（７９ＨＳ−１０１０−１）富士通株式会社 ｐ３−７，ｐ４５−５０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05210695A (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1091443A (ja) | 情報処理回路、マイクロコンピュータ及び電子機器 | |
| JP2560988B2 (ja) | 情報処理装置および処理方法 | |
| KR100210205B1 (ko) | 스톨캐쉬를 제공하기 위한 장치 및 방법 | |
| JP3834145B2 (ja) | ネスト可能な遅延分岐命令を有するマイクロプロセッサを備えたデータ処理装置及びそのマイクロプロセッサを動作させる方法 | |
| JP2690406B2 (ja) | プロセッサおよびデータ処理システム | |
| JP3341847B2 (ja) | データ処理装置 | |
| US7100029B2 (en) | Performing repeat string operations | |
| JPH0512751B2 (ja) | ||
| JP2668987B2 (ja) | データ処理装置 | |
| JPH07219766A (ja) | 演算処理装置 | |
| KR100639146B1 (ko) | 카테시안 제어기를 갖는 데이터 처리 시스템 | |
| JP3067253B2 (ja) | データ処理装置 | |
| JP2861560B2 (ja) | データ処理装置 | |
| JPS59163671A (ja) | ベクトル処理装置 | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JP2965045B2 (ja) | 半導体集積回路装置 | |
| JP3853309B2 (ja) | マイクロプロセッサおよび該マイクロプロセッサで実行されるプログラムのためのコンパイル装置 | |
| JPH0535472A (ja) | マイクロコンピユータ | |
| JPH10111798A (ja) | 情報処理装置 | |
| JP2001034603A (ja) | 積和演算処理装置 | |
| JPH11203133A (ja) | 情報処理装置 | |
| JPH02197961A (ja) | 情報処理装置 | |
| JP2001100991A (ja) | ディジタル信号処理装置 | |
| JPH04245333A (ja) | 情報処理装置 | |
| JPS63113747A (ja) | 仮想記憶管理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010807 |
|
| LAPS | Cancellation because of no payment of annual fees |