JPS63228340A - デ−タ処理システムにおける制御装置の試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 データ処理システムの制御装置に対するテストプログラ
ムと内部状態設定データを用意し、制御装置自身で自己
試験を行わせ、該結果により機能動作を詳細に判別する
ようにし、試験に関する主メモリ装置のメモリ容量の減
少と制御装置の試験領域の拡大と試験の効率化を行うも
のである。

〔産業上の利用分野〕

本発明はデータ処理システムに係わり、特に中央制御装
置により管理、制御される各種制御装置の試験方式の改
良に関するものである。

データ処理システムは、例えば、回線とデータを送受す
る回線処理装置の如き制御装置等が、複数共通バスに接
続され、該共通バスに接続された中央制御装置（以下Ｃ
Ｃと称す）がそれ等の制御装置を共通バスに接続された
主メモリ装置（以下ＭＭと称す）に収容されたプログラ
ムやデータを用いて制御や管理を行っている。

また共通バスに接続されたダイレクトメモリアクセス制
御装置（以下ＤＭＡＣと称す）によりＭＭと各制御装置
内のメモリ間の記録内容転送をＣＣの介在なしに直接行
い、該システムの処理能力を向上させている。

かかるデータ処理システムの制御装置に対する試験はＭ
Ｍに収容された、オンライン命令を組み合わせた装置テ
ストプログラムを、ＣＣが逐次読出し、制御装置に該命
令を送って実行させ、その結果をＣＣが解析して良否を
判定しているが、通常の命令に対する動作の良否のみで
、詳細な機能動作を判別することができないため、制御
装置の機能動作を判別することができる試験方式の提供
が要望されている。

〔従来の技術〕

第６図は従来例のデータ処理システムのブロック図であ
る。

図において、１は共通バス４に接続される複数の制御装
置の代表として表した回線処理装置（以下ＬＰＵと称す
）で、他の制御装置は省略しである。本例はＬＰＵＩに
対する試験方式について説明するが、他の制御装置につ
いても同様である。

ＬＰＵ、１において、１０は装置全体を制御するマイク
ロプロセッサ（以下ＭＰＵと称す）、１１はメモリ部（
以下ＭＥと称す）、１２は命令、データおよび内部状態
情報等を送受するバッファレジスタ（以下ＢＲと称す）
、１３はＤＭＡＣ５によりＭＭ３との間で共通バス４を
経由してプログラムやデータ等記録内容の転送がなされ
るバッファメモリ部（以下ＢＭと称す）、１４は内部レ
ジスタ群（以下ＲＥ　Ｇと称す）、１５はコントロール
回路（以下ＣＴＬと称す）、１６は回線とデータの送受
を行うトランスミッタ（以下ＴＲと称す）である。

ＬＰＵＩの試験はＣＣ２がＭＭ３に収容された装置テス
トプログラム３０を用いて行う。

即ち、装置テストプログラム３０は通常のオンライン命
令の組み合わせからなり、ＣＣ２はＭＭ２から装置テス
トプログラム３０の各命令を読出し、共通バス４．ＬＰ
ＵｌのＢＲ１２を経由してＭ　Ｐ　Ｕ　１０に伝達し、
ＭＰＵｌ０は該命令を解釈し、ＭＥＩＩに格納された処
理プログラムにより該命令例えば演算命令等を実行し、
その結果をＢＲ１２を経由してＣＣ２に返送し、ＣＣ２
は該結果の良否を判定して試験を行う。

該試験が不良であれば障害診断等のプロセスに移るが、
良であれば装置テストプログラム３０の次の命令を読出
してＬＰＵｌに送り、その試験を行うことを繰り返して
、ＬＰＵＩの試験が行われる。

〔発明が解決しようとする問題点〕

上記従来の技術にあっては、オンライン命令によりテス
トプログラムが構成されているので、試験精度をあげる
には外部条件や動作シーケンス等が考慮された膨大な試
験パターンが必要になる。

しかしながら、該膨大な試験パターンでは試験時間が長
過ぎるうえ、メモリ容量も過大となって実用にならず、
制限されたメモリ容量の装置テストプログラムでは充分
な試験が行われ難い問題点がある。

また、制御装置の内部レジスタ群やコントロール回路の
状態設定も直接制御できないので詳細な機能動作の判定
ができない問題点がある。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図である。

６−０〜６−ｎはプログラム制御による制御装置で共通
バス４に接続され、ＣＣ２により管理。

制御されている。３はＣＣ２の各種処理プログラムや各
種情報を記録するＭＭ、５は制御装置６−〇〜６〜ｎの
メモリ部とＭＭ間の記録内容転送を制御するＤＭＡＣで
ある。

本発明に係わるものとして、３１は制御装置６−０〜６
−ｎが自己試験を行うテスト手段、６０はテスト手段３
１による自己試験の前処理と後処理を行うテスト処理手
段である。

〔作用〕

ＣＣ２から試験の命令を受けた制御装置６−０は、テス
ト処理手段６０によりＤＭＡＣ５に要求して、テスト手
段３１を共通ハス４を経由して制御装置６−０に転送さ
せる。

テスト処理手段６０はテスト手段３１の設定データに従
い、制御装置６−０の内部状態を設定して、テスト手段
３１のオフライン命令を含むテストプログラムを実行さ
せて自己試験を行わせ、その結果を、再びＤＭＡＣ５に
要求してＭＭ３に転送させる。ＣＣ２は該結果を解析し
て制御装置の機能動作の詳細を判別する。

かくして、制御装置の内部状態を自己試験に最適の状態
に設定し、オフライン命令をも使用することにより、試
験領域が広るとともにＭＭ３の試験に関するメモリ容量
の縮小、試験の効率化がなされる。

〔実施例〕

以下図示実施例により本発明を具体的に説明する。

第２図は本発明の１実施例のデータ処理システムのブロ
ック図、第３図はテストプログラムフォーマットの説明
図、第４図はテスト設定データフォーマットの説明図、
第５図はテストプログラムの実施手順説明図である。企
図を通じ同一符号は同一対象物を示す。

第２図において、テストプログラム３２．テスト設定デ
ータ３３は第１図のテスト手段３１に対応し、テスト処
理プログラム６１は第１図のテスト処理手段６０に対応
している。

制御装置の試験の例としてＬＰ０１の試験を説明する、
他の制御装置の試験も同様である。

ＣＣ２はＬＰ０１の試験に先立ち、ＤＭＡＣ５にテスト
プログラム３２のＭＭ３における収容番地とバイト数を
設定する（第５図のステップＳ１）。

テストプログラム３２のフォーマットは、第３図に示す
如く、識別部（この場合“０”でテストプログラムをＭ
ＥＩＩにローディングすることを指示している）、ＭＥ
ｌｌに収容されるときの先頭番地、テストプログラムの
バイト数、オンライン命令以外にオフライン命令も用い
て各種機能を試験するテストプログラムからなっている
。

ＣＣ２は上記設定の終了時点で、ＬＰ０１にテストサポ
ート命令を送出し、ＬＰ０１はＢＲ１２に該命令を受信
する（ステップＳ２）。

ＭＰＵｌ０はＢＲ１２の該命令を解釈し、ＭＥｌｌから
テスト処理プログラム６１を読み込み以下このプログラ
ムにより試験動作を制御する。

ＭＰＵｌ０がＤＭＡＣ５に転送要求を送出すると（ステ
ップＳ３）　、ＤＭＡＣ５によりＭＭ３のテストプログ
ラム３２は共通パス４を経由してＢＭ　１３に転送され
る（ステップＳ４）。

ＭＰＵｌ０は、テストプログラム３２の識別部を解釈し
、記録されている先頭番地に従い、ＭＥｌｌの該番地か
ら指定されたバイト数のエリアにテストプログラムを蓄
積しくステップＳ５）、ＣＣ２へ転送終了を通知する（
ステップＳ６）。

該通知によりＣＣ２はテスト設定データ３３のＭＭ３の
収容番地とバイト数をＤＭＡＣ５に設定しくステップＳ
７）、再びテストサポート命令をＬＰ０１に送りＢＲ１
２に受信させる（ステップＳ８）。ＭＰＵｌ０はＤＭＡ
Ｃ５に転送要求を送り　（ステップＳ９）、テスト設定
データ３３を８Ｍ１３に転送させ、該データを受信させ
る（ステップ５１０）。

テスト設定データ３３のフォーマントは第４図に示す如
り、識別部（この場合“２”で、設定データのセントを
指示している）、テストプログラムの起動番地および内
部レジスタやコン］・ロール回路等の初期設定データか
らなっている。

ＭＰＵｌ０はテスト設定データ３３の識別部を解釈して
内部レジスタやコントロール回路等に初期設定データを
設定しくステップ５ｌｌ）、ＣＣ２に転送終了を通知す
る（ステップ５１２）。

ＣＣ２は該通知によりＤＭＡＣ５に、ＬＰ０１の自己試
験の結果を収容するＭＭ３の番地とバイト数を設定し、
該自己試験終了後の動作に備えさせる（ステップ５１３
）。

ＭＰＵｌ０はテスト設定データ３３の起動番地を識別し
、テストプログラムを起動し、上記起動番地から該テス
トプログラムにより自己試験を実行しくステップ５１４
）、自己試験の結果をＭＥｌｌに記録する（ステップ５
１５）。

自己試験の終了で制御はテスト処理プログラム６１に移
され、ＭＰＵｌ０は自己試験の結果をＢＭ　１３に移動
しくステップＳ　１６）　、ＤＭＡＣ５に転送要求を送
出しくステップ５１７）、先にＣＣ２が設定したＭＭ３
の収容番地に自己試験結果を転送させる（ステップ５１
８）。転送終了後ＭｐｕｔｏはＣＣ２に試験終了を通知
し復旧する（ステップ５１９）。

ＣＣ２は図示されていない判定プログラムにより、上記
自己試験結果をＭＭ２から読出し機能動作を詳細に判別
する。

上記説明はＬＰ０１に対してなされたが、他の制御装置
に対しても、各制御装置に対応するテストプログラムと
テスト設定データが用意され、上記と同様な自己試験と
機能動作判別がなされ、各制御装置に対し詳細且つ効率
の良い試験が行われる。

（発明の効果〕 以上詳細に説明した如く本発明にあっては、ＣＣからオ
ンライン命令による試験を行うのでなく、制御装置自身
で自己試験を行わせその結果により機能動作の詳細が判
別でき、主メモリ装置における試験関係のメモリ容量の
減少、試験の効率化が実現できる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の１実施例のデータ処理システムのブロ
ック図、 第３図はテストプログラムフォーマットの説明図、 第４図はテスト設定データフォーマットの説明図、 第５図はテストプログラムの実施手順説明図、第６図は
従来例のデータ処理システムのブロック図である。 図において、 ２は中央制御装置、 ３は主メモリ装置、 ４は共通バス、 ５はダイレクトメモリアクセス制御コｌ装置、６−０〜
６−ｎは制御装置、 ３１はテスト手段、 ６０はテスト処理手段を示す。 ／Ｉ′ 代理人　弁理士　井桁　貞−、＋Ｃ 本発明の原理アＤ・ンク図 第１図 第３図 第４　図 本発明の１　￥方１２例のテ”−タ幻理システ４のブロ
ック図第２図 従来イ列のチーブ灯Ｌ１システムの１０ツク囚のつ「か
Ｉ手順８聞ロ月じり ！５（￥Ｉ

Claims (1)

1. 【特許請求の範囲】 中央制御装置（２）により管理、制御され、共通バス（
   ４）に接続された、プログラム制御による複数の制御装
   置（６−０〜６−ｎ）と、前記中央制御装置（２）が使
   用する各種処理プログラムや各種情報を記録する主メモ
   リ装置（３）と、前記制御装置（６−０〜６−ｎ）のメ
   モリ部と前記主メモリ装置（３）間の記録内容転送を制
   御するダイレクトメモリアクセス制御装置（５）からな
   るデータ処理システムにおいて、 前記主メモリ装置（３）に、前記制御装置（６−０〜６
   −ｎ）が自己試験をするテスト手段（３１）と、 前記制御装置（６−０〜６−ｎ）に前記テスト手段（３
   １）による自己試験の前処理と後処理を行うテスト処理
   手段（６０）とを設け、 前記ダイレクトメモリアクセス制御装置（５）により前
   記テスト手段（３１）を前記制御装置（６−０〜６−ｎ
   ）に転送させ、前記テスト処理手段（６０）により、自
   己試験の準備をし、前記テスト手段（３１）を起動して
   自己試験を行い、該結果を前記主メモリ装置（３）に前
   記ダイレクトメモリアクセス制御装置（５）により転送
   させるようにしたことを特徴とするデータ処理システム
   における制御装置の試験方式。