JPS6326415B2 - - Google Patents
Info
- Publication number
- JPS6326415B2 JPS6326415B2 JP58165950A JP16595083A JPS6326415B2 JP S6326415 B2 JPS6326415 B2 JP S6326415B2 JP 58165950 A JP58165950 A JP 58165950A JP 16595083 A JP16595083 A JP 16595083A JP S6326415 B2 JPS6326415 B2 JP S6326415B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- diagnostic test
- processing unit
- central processing
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明はフアームウエア装置診断試験方式に関
し、特にオンラインシステムのマイクロプロセツ
サ内蔵装置のフアームウエア装置診断試験方式に
関する。
し、特にオンラインシステムのマイクロプロセツ
サ内蔵装置のフアームウエア装置診断試験方式に
関する。
従来、オンラインシステムのマイクロプロセツ
サ内蔵装置の診断試験においては、マイクロプロ
セツサの制御プログラムがマイクロプロセツサの
システムバスにインターフエースするプログラマ
ブルリードオンリーメモリ（以下PROM）にフ
アームウエアとして書き込まれており、そのプロ
グラムがマイクロプロセツサを制御し中央処理装
置からの命令により装置診断試験を実行し且つそ
の結果を中央処理装置へ転送する方式が採られて
いた。すなわちマイクロプロセツサの制御プログ
ラムは中央処理装置から独立していた。そのため
このPROMに障害が発生した場合には装置診断
試験に関するプログラムそのものの論理的欠陥を
中央処理装置へ通知することができないという欠
点があつた。
サ内蔵装置の診断試験においては、マイクロプロ
セツサの制御プログラムがマイクロプロセツサの
システムバスにインターフエースするプログラマ
ブルリードオンリーメモリ（以下PROM）にフ
アームウエアとして書き込まれており、そのプロ
グラムがマイクロプロセツサを制御し中央処理装
置からの命令により装置診断試験を実行し且つそ
の結果を中央処理装置へ転送する方式が採られて
いた。すなわちマイクロプロセツサの制御プログ
ラムは中央処理装置から独立していた。そのため
このPROMに障害が発生した場合には装置診断
試験に関するプログラムそのものの論理的欠陥を
中央処理装置へ通知することができないという欠
点があつた。
本発明の目的は、装置診断試験実行時に、中央
処理装置が被診断試験装置のマイクロプロセツサ
制御用のフアームウエアから装置診断試験プログ
ラムを主記憶装置へ転送しマイクロプロセツサ・
シミユレータ・プログラムにより主記憶装置上で
該装置診断試験プログラムをシミユレートしその
正常性を確認した後被診断試験装置のマイクロプ
ロセツサに装置診断試験を実行せしめることによ
り上記欠点を除去し、診断試験の信頼性を高める
ことができるようにしたフアームウエア装置診断
試験方式を提供することにある。
処理装置が被診断試験装置のマイクロプロセツサ
制御用のフアームウエアから装置診断試験プログ
ラムを主記憶装置へ転送しマイクロプロセツサ・
シミユレータ・プログラムにより主記憶装置上で
該装置診断試験プログラムをシミユレートしその
正常性を確認した後被診断試験装置のマイクロプ
ロセツサに装置診断試験を実行せしめることによ
り上記欠点を除去し、診断試験の信頼性を高める
ことができるようにしたフアームウエア装置診断
試験方式を提供することにある。
本発明によれば、中央処理装置の制御プログラ
ムとマイクロプロセツサの機能をシミユレートす
るマイクロプロセツサ・シミユレータ・プログラ
ムとを格納する主記憶装置と、該主記憶装置に格
納された前記制御プログラムにより制御される中
央処理装置と、該中央処理装置へ入出力機器を収
容するデータチヤネルと、該データチヤネルにイ
ンターフエースし前記中央処理装置からの命令に
よりフアームウエアに格納された装置診断試験プ
ログラムの制御で自己の装置診断試験を実行し且
つその診断結果を前記中央処理装置へ応答する機
能を有するマイクロプロセツサ内蔵装置とを備え
て成り、装置診断試験実行時に前記中央処理装置
が前記マイクロプロセツサ内蔵装置の装置診断試
験プログラムを前記データチヤネルを介して前記
主記憶装置へ転送し前記マイクロプロセツサ・シ
ミユレータ・プログラムにより該主記憶装置上で
前記装置診断試験プログラムをシミユレートしそ
の正常性を確認したのち前記マイクロプロセツサ
に装置診断試験を実行せしめることを特徴とする
フアームウエア装置診断試験方式が得られる。
ムとマイクロプロセツサの機能をシミユレートす
るマイクロプロセツサ・シミユレータ・プログラ
ムとを格納する主記憶装置と、該主記憶装置に格
納された前記制御プログラムにより制御される中
央処理装置と、該中央処理装置へ入出力機器を収
容するデータチヤネルと、該データチヤネルにイ
ンターフエースし前記中央処理装置からの命令に
よりフアームウエアに格納された装置診断試験プ
ログラムの制御で自己の装置診断試験を実行し且
つその診断結果を前記中央処理装置へ応答する機
能を有するマイクロプロセツサ内蔵装置とを備え
て成り、装置診断試験実行時に前記中央処理装置
が前記マイクロプロセツサ内蔵装置の装置診断試
験プログラムを前記データチヤネルを介して前記
主記憶装置へ転送し前記マイクロプロセツサ・シ
ミユレータ・プログラムにより該主記憶装置上で
前記装置診断試験プログラムをシミユレートしそ
の正常性を確認したのち前記マイクロプロセツサ
に装置診断試験を実行せしめることを特徴とする
フアームウエア装置診断試験方式が得られる。
次に図面を参照して本発明を詳細に説明する。
図は本発明のフアームウエア装置診断試験方式
の一実施例を示すオンラインシステムのブロツク
図である。同図においてオンラインシステムは主
記憶装置（以下MM）１と、該MM１と接続され
た中央処理装置（以下CPU）２と、該CPU２へ
入出力機器を収容するデータチヤネル（以下
DCH）３と、オンラインシステムバス（以下
BUS）４と、該BUS４を介してDCH３とインタ
ーフエースするマイクロプロセツサ内蔵装置５と
から構成される。マイクロプロセツサ内蔵装置５
はマイクロプロセツサ（以下MP）６と、マイク
ロプロセツサシステムバス（以下MPB）７を介
してMP６とインターフエースするデータ送受信
バツフアメモリ（以下BUFF）９、PROM１０，
１１、ランダムアクセスメモリ（以下RAM）１
２と、診断試験回路（以下DTST）１３とを備
えたマイクロプロセツサシステムで、チヤネルイ
ンターフエース（以下CHIF）８はBUS４を介し
てDCH３とインターフエースする。MM１は
CPU２の制御プログラムおよびMP６の機能をシ
ミユレートするマイクロプロセツサ・シミユレー
タ・プログラムを格納しており、CPU２はこの
MM１に格納されている制御プログラムにより動
作する。DCH３およびBUS４はCPU２にマイク
ロプロセツサ内蔵装置５をインターフエースさ
せ、マイクロプロセツサ内蔵装置５のCHIF８、
BUFF９およびMPB７を介してCPU２とMP６
間のデータ転送を可能にしている。PROM１０
および１１はマイクロプロセツサ制御プログラム
を格納しているフアームウエアであり、特に
PROM１０はCPU２とMP６とをインターフエ
ースする機能等を有するプログラムを格納し、
PROM１１はマイクロプロセツサ内蔵装置５の
装置診断試験プログラムを格納している。RAM
１２は上記フアームウエアがMP６を制御する際
に必要な制御情報等を一時的に書き込みおよび読
み出す機能を有する作業用のメモリである。
DTST１３はPROM１１に格納された装置診断
試験プログラムにより制御されるMP６によつて
マイクロプロセツサ内蔵装置５の装置診断試験を
実行する機能を有する。
の一実施例を示すオンラインシステムのブロツク
図である。同図においてオンラインシステムは主
記憶装置（以下MM）１と、該MM１と接続され
た中央処理装置（以下CPU）２と、該CPU２へ
入出力機器を収容するデータチヤネル（以下
DCH）３と、オンラインシステムバス（以下
BUS）４と、該BUS４を介してDCH３とインタ
ーフエースするマイクロプロセツサ内蔵装置５と
から構成される。マイクロプロセツサ内蔵装置５
はマイクロプロセツサ（以下MP）６と、マイク
ロプロセツサシステムバス（以下MPB）７を介
してMP６とインターフエースするデータ送受信
バツフアメモリ（以下BUFF）９、PROM１０，
１１、ランダムアクセスメモリ（以下RAM）１
２と、診断試験回路（以下DTST）１３とを備
えたマイクロプロセツサシステムで、チヤネルイ
ンターフエース（以下CHIF）８はBUS４を介し
てDCH３とインターフエースする。MM１は
CPU２の制御プログラムおよびMP６の機能をシ
ミユレートするマイクロプロセツサ・シミユレー
タ・プログラムを格納しており、CPU２はこの
MM１に格納されている制御プログラムにより動
作する。DCH３およびBUS４はCPU２にマイク
ロプロセツサ内蔵装置５をインターフエースさ
せ、マイクロプロセツサ内蔵装置５のCHIF８、
BUFF９およびMPB７を介してCPU２とMP６
間のデータ転送を可能にしている。PROM１０
および１１はマイクロプロセツサ制御プログラム
を格納しているフアームウエアであり、特に
PROM１０はCPU２とMP６とをインターフエ
ースする機能等を有するプログラムを格納し、
PROM１１はマイクロプロセツサ内蔵装置５の
装置診断試験プログラムを格納している。RAM
１２は上記フアームウエアがMP６を制御する際
に必要な制御情報等を一時的に書き込みおよび読
み出す機能を有する作業用のメモリである。
DTST１３はPROM１１に格納された装置診断
試験プログラムにより制御されるMP６によつて
マイクロプロセツサ内蔵装置５の装置診断試験を
実行する機能を有する。
装置診断試験実行時にCPU２はDCH３へ入力
命令を出しマイクロプロセツサ内蔵装置５に対し
てPROM１１に格納されている装置診断試験プ
ログラムのMM１への転送要求を行なう。MP６
はこの転送要求に応えるためにPROM１０に格
納されているプログラムの制御によりPROM１
１に格納されている装置診断試験プログラムを
BUFF９へ順次出力する。このBUFF９の装置試
験プログラム転送はCHIF８、BUS４、DCH３
を介してMM１へすべて転送することにより完了
する。次いでCPU２はMM１に格納されている
マイクロプロセツサ・シミユレータ・プログラム
により上記の装置診断試験プログラムを該MM１
上でシミユレートしその正常性を確性したのち
MP６に装置診断試験を起動する命令をDCH３、
BUS４、CHIF８、BUFF９、MPB７を介して
出力する。MP６はPROM１１に格納されている
装置診断試験プログラムの制御によりDTST１
３を制御しマイクロプロセツサ内蔵装置５の診断
試験を実行し、その結果をCPU２へ転送する。
CPU２はその結果を判定しマイクロプロセツサ
内蔵装置５の正常性を確認する。
命令を出しマイクロプロセツサ内蔵装置５に対し
てPROM１１に格納されている装置診断試験プ
ログラムのMM１への転送要求を行なう。MP６
はこの転送要求に応えるためにPROM１０に格
納されているプログラムの制御によりPROM１
１に格納されている装置診断試験プログラムを
BUFF９へ順次出力する。このBUFF９の装置試
験プログラム転送はCHIF８、BUS４、DCH３
を介してMM１へすべて転送することにより完了
する。次いでCPU２はMM１に格納されている
マイクロプロセツサ・シミユレータ・プログラム
により上記の装置診断試験プログラムを該MM１
上でシミユレートしその正常性を確性したのち
MP６に装置診断試験を起動する命令をDCH３、
BUS４、CHIF８、BUFF９、MPB７を介して
出力する。MP６はPROM１１に格納されている
装置診断試験プログラムの制御によりDTST１
３を制御しマイクロプロセツサ内蔵装置５の診断
試験を実行し、その結果をCPU２へ転送する。
CPU２はその結果を判定しマイクロプロセツサ
内蔵装置５の正常性を確認する。
本発明のフアームウエア装置診断試験方式は以
上説明したように、マイクロプロセツサ・シミユ
レータ・プログラムをオンラインシステムの主記
憶装置に格納し中央処理装置がマイクロプロセツ
サシステムにおける装置診断試験プログラムをそ
のフアームウエアから主記憶装置へ転送し主記憶
装置上でシミユレートし該装置診断試験プログラ
ムの正常性を確認したのちマイクロプロセツサに
装置診断試験を実行せしめることによりマイクロ
プロセツサ内蔵装置の診断試験の信頼性を高める
効果がある。
上説明したように、マイクロプロセツサ・シミユ
レータ・プログラムをオンラインシステムの主記
憶装置に格納し中央処理装置がマイクロプロセツ
サシステムにおける装置診断試験プログラムをそ
のフアームウエアから主記憶装置へ転送し主記憶
装置上でシミユレートし該装置診断試験プログラ
ムの正常性を確認したのちマイクロプロセツサに
装置診断試験を実行せしめることによりマイクロ
プロセツサ内蔵装置の診断試験の信頼性を高める
効果がある。
図は本発明のフアームウエア装置診断試験方式
の一実施例を示すオンラインシステムのブロツク
図である。 図において、１…主記憶装置（MM）、２…中
央処理装置（CPU）、３…データチヤネル
（DCH）、４…オンラインシステムバス（BUS）、
５…マイクロプロセツサ内蔵装置、６…マイクロ
プロセツサ（MP）、７…マイクロプロセツサシ
ステムバス（MPB）、８…チヤネルインターフエ
ース（CHIF）、９…デーテ送受信バツフアメモ
リ（BUFF）、１０，１１…プログラマブルリー
ドオンリーメモリ（PROM）、１２…ランダムア
クセスメモリ（RAM）、１３…診断試験回路
（DTST）。
の一実施例を示すオンラインシステムのブロツク
図である。 図において、１…主記憶装置（MM）、２…中
央処理装置（CPU）、３…データチヤネル
（DCH）、４…オンラインシステムバス（BUS）、
５…マイクロプロセツサ内蔵装置、６…マイクロ
プロセツサ（MP）、７…マイクロプロセツサシ
ステムバス（MPB）、８…チヤネルインターフエ
ース（CHIF）、９…デーテ送受信バツフアメモ
リ（BUFF）、１０，１１…プログラマブルリー
ドオンリーメモリ（PROM）、１２…ランダムア
クセスメモリ（RAM）、１３…診断試験回路
（DTST）。
Claims (1)
- １ 中央処理装置の制御プログラムとマイクロプ
ロセツサの機能をシミユレートするマイクロプロ
セツサ・シミユレータ・プログラムとを格納する
主記憶装置と、該主記憶装置に格納された前記制
御プログラムにより制御される中央処理装置と、
該中央処理装置へ入出力機器を収容するデータチ
ヤネルと、該データチヤネルにインターフエース
し前記中央処理装置からの命令によりフアームウ
エアに格納された装置診断試験プログラムの制御
で自己の装置診断試験を実行し且つその診断結果
を前記中央処理装置へ応答する機能を有するマイ
クロプロセツサ内蔵装置とを備えて成り、装置診
断試験実行時に前記中央処理装置が前記マイクロ
プロセツサ内蔵装置の装置診断試験プログラムを
前記データチヤネルを介して前記主記憶装置へ転
送し、前記マイクロプロセツサ・シミユレータ・
プログラムにより該主記憶装置上で前記装置診断
試験プログラムをシミユレートしその正常性を確
認したのち前記マイクロプロセツサに装置診断試
験を実行せしめることを特徴とするフアームウエ
ア装置診断試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165950A JPS6057444A (ja) | 1983-09-09 | 1983-09-09 | ファ−ムウエア装置診断試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165950A JPS6057444A (ja) | 1983-09-09 | 1983-09-09 | ファ−ムウエア装置診断試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057444A JPS6057444A (ja) | 1985-04-03 |
| JPS6326415B2 true JPS6326415B2 (ja) | 1988-05-30 |
Family
ID=15822093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58165950A Granted JPS6057444A (ja) | 1983-09-09 | 1983-09-09 | ファ−ムウエア装置診断試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057444A (ja) |
-
1983
- 1983-09-09 JP JP58165950A patent/JPS6057444A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6057444A (ja) | 1985-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60144851A (ja) | チヤネル制御装置 | |
| CN119201357B (zh) | 计算机系统 | |
| JPS6326415B2 (ja) | ||
| JP2003140711A (ja) | プロセス制御装置用シミュレータおよびそのプログラムとプログラム記録媒体 | |
| JP2639927B2 (ja) | データ処理システムにおける制御装置の試験方法 | |
| JPH11272494A (ja) | ワイドバンドスイッチファームウエアのデバック／コシミュレーション方式 | |
| JP4479131B2 (ja) | 制御装置 | |
| JP3672758B2 (ja) | デバッグ支援装置 | |
| JPH08335201A (ja) | 入出力制御試験システム装置 | |
| JPH09223043A (ja) | 複数シミュレーションを用いたテスト方法 | |
| JP2533489B2 (ja) | シミユレ−シヨン方式 | |
| JP2002132534A (ja) | 入出力試験システム | |
| JP2728002B2 (ja) | 組み込みソフトウェアデバッグ支援装置 | |
| JPS6095648A (ja) | 仮想ｆｂａ擬似処理装置 | |
| JPS59142649A (ja) | 装置診断試験方式 | |
| JPS6131493B2 (ja) | ||
| JP2584903B2 (ja) | 外部装置制御方式 | |
| JPH0587850B2 (ja) | ||
| JPS6218069B2 (ja) | ||
| JPS61217840A (ja) | 組込みマイクロコンピユ−タの開発装置 | |
| JPH09114567A (ja) | バスデータ転送装置 | |
| JPH06230080A (ja) | 検査装置 | |
| JP2005084820A (ja) | 入出力装置の模擬機能を備えた制御装置 | |
| JP2563082Y2 (ja) | 疑似通信制御装置 | |
| JPH1040133A (ja) | ソフトウェアシミュレータ |