JPS6218069B2 - - Google Patents
Info
- Publication number
- JPS6218069B2 JPS6218069B2 JP57052067A JP5206782A JPS6218069B2 JP S6218069 B2 JPS6218069 B2 JP S6218069B2 JP 57052067 A JP57052067 A JP 57052067A JP 5206782 A JP5206782 A JP 5206782A JP S6218069 B2 JPS6218069 B2 JP S6218069B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data
- processing
- control
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 26
- 238000012360 testing method Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 12
- 238000004088 simulation Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、情報処理装置、特にチヤネル装置等
のシユミレーシヨン方式に関するものである。
のシユミレーシヨン方式に関するものである。
情報処理装置は、近年増々発達し、特に、チヤ
ネル装置等においては、制御される端末装置の数
や、種類が多くなり、その制御も複雑多岐になつ
てきている。この中にあつて、制御を行う実体と
しての制御プログラムも、多様化した端末装置の
条件に応じて複雑化してきている。そこで、かか
る制御プログラム等のデバツクを効率良く行うこ
とが要望されてきている。
ネル装置等においては、制御される端末装置の数
や、種類が多くなり、その制御も複雑多岐になつ
てきている。この中にあつて、制御を行う実体と
しての制御プログラムも、多様化した端末装置の
条件に応じて複雑化してきている。そこで、かか
る制御プログラム等のデバツクを効率良く行うこ
とが要望されてきている。
第１図は、情報処理装置の一般的なシステム構
成図である。
成図である。
図において、中央制御装置（CPU）１―０，
１―１は、バスコントローラ（BUS―CONTL）
２、共通バス（Ｃ―BUS）３を介してメモリコ
ントローラ（MAC）４を起動し、主記憶装置
（MM）５との間でデータや命令を読出し必要な
処理を行なう。そして、端末装置（WS）８―
０，…８―７を制御する場合は例えば、チヤネル
装置（MC）６を起動し、制御レジスタ６１に転
送データを送り、フアームウエア６２による一定
の制御手順に従つて、ラインアダプタ（LA）７
―０，…７―７を介して目的とする端末装置
（WS）８―０，…，８―７にデータを送る。
１―１は、バスコントローラ（BUS―CONTL）
２、共通バス（Ｃ―BUS）３を介してメモリコ
ントローラ（MAC）４を起動し、主記憶装置
（MM）５との間でデータや命令を読出し必要な
処理を行なう。そして、端末装置（WS）８―
０，…８―７を制御する場合は例えば、チヤネル
装置（MC）６を起動し、制御レジスタ６１に転
送データを送り、フアームウエア６２による一定
の制御手順に従つて、ラインアダプタ（LA）７
―０，…７―７を介して目的とする端末装置
（WS）８―０，…，８―７にデータを送る。
逆に、データを受信する場合は、端末装置
（WS）８―０，…，８―７からのデータが、ラ
インアダプタ（LA）７―０，…，７―７で受信
され、チヤネル装置６のフアームウエア６２、制
御レジスタ６１を介し、更に共通バス３、バスコ
ントローラ２を経由して中央処理装置１―０又は
１―１に読取られる。ここで、チヤネル装置の制
御プログラムは、主記憶装置５に格納されてお
り、中央処理装置１―０，１―１で実行される
が、この制御プログラムのデバツクにおいては、
従来は、実際の処理プログラム（主記憶装置５に
格納されている）を実行し、それに対するチヤネ
ル装置からの応答情報（チヤネルステータスワー
ド）を強制的に障害状態にし、その障害状態をう
まく制御プログラムで処理できるか否かにより行
つていた。
（WS）８―０，…，８―７からのデータが、ラ
インアダプタ（LA）７―０，…，７―７で受信
され、チヤネル装置６のフアームウエア６２、制
御レジスタ６１を介し、更に共通バス３、バスコ
ントローラ２を経由して中央処理装置１―０又は
１―１に読取られる。ここで、チヤネル装置の制
御プログラムは、主記憶装置５に格納されてお
り、中央処理装置１―０，１―１で実行される
が、この制御プログラムのデバツクにおいては、
従来は、実際の処理プログラム（主記憶装置５に
格納されている）を実行し、それに対するチヤネ
ル装置からの応答情報（チヤネルステータスワー
ド）を強制的に障害状態にし、その障害状態をう
まく制御プログラムで処理できるか否かにより行
つていた。
第２図はかかる制御を行う従来の処理機能構成
を示す。図中、第１図と同一符号は同一装置を示
す。そして、１１は処理プログラム構成、１２は
制御プログラム構成であり、通常動作の場合、例
えば、端末装置に対するデータの書込命令
WRITEを実行する場合、処理プログラム１１で
は、書込命令WRITEを実行する。そこで、モニ
タ部１３では、この書込命令WRITEを制御プロ
グラム１２のマクロ受付部１２１に引渡す。マク
ロ処理部１２２では受付けられた命令を解釈し、
書込命令WRITEであるとフラグビツト１２２２
に“１”を書込み、一方、チヤネル制御送信部１
２３を起動する。チヤネル制御送信部１２３では
チヤネル装置６に対するコマンドを作成しチヤネ
ル装置６の送信レジスタ部６１１に送出する。こ
の時点でモニタ部１３は実行可能な処理プログラ
ムを検索し実行させる。例えば、図示した処理プ
ログラムの待ち合せ命令WAITまで処理を進め
る。一方、フアームウエア部６２では送信レジス
タ６１１に受信したコマンドに基き、以降、自律
的に主記憶装置より転送制御に必要な命令および
データ読み出し、ラインアダプタ７―０のコマン
ド送信部７１へ送る。コマンド送信部７１では、
端末制御に必要なデータにして、端末装置にデー
タ転送を行う。端末装置では、指定された動作が
終了すると、肯定応答信号を返送する。そこで、
この肯定応答信号は、コマンド受信部７２を介し
て、受信レジスタ部６１２に送られる。
を示す。図中、第１図と同一符号は同一装置を示
す。そして、１１は処理プログラム構成、１２は
制御プログラム構成であり、通常動作の場合、例
えば、端末装置に対するデータの書込命令
WRITEを実行する場合、処理プログラム１１で
は、書込命令WRITEを実行する。そこで、モニ
タ部１３では、この書込命令WRITEを制御プロ
グラム１２のマクロ受付部１２１に引渡す。マク
ロ処理部１２２では受付けられた命令を解釈し、
書込命令WRITEであるとフラグビツト１２２２
に“１”を書込み、一方、チヤネル制御送信部１
２３を起動する。チヤネル制御送信部１２３では
チヤネル装置６に対するコマンドを作成しチヤネ
ル装置６の送信レジスタ部６１１に送出する。こ
の時点でモニタ部１３は実行可能な処理プログラ
ムを検索し実行させる。例えば、図示した処理プ
ログラムの待ち合せ命令WAITまで処理を進め
る。一方、フアームウエア部６２では送信レジス
タ６１１に受信したコマンドに基き、以降、自律
的に主記憶装置より転送制御に必要な命令および
データ読み出し、ラインアダプタ７―０のコマン
ド送信部７１へ送る。コマンド送信部７１では、
端末制御に必要なデータにして、端末装置にデー
タ転送を行う。端末装置では、指定された動作が
終了すると、肯定応答信号を返送する。そこで、
この肯定応答信号は、コマンド受信部７２を介し
て、受信レジスタ部６１２に送られる。
一方、フアームウエア部６２では、モニタ部１
３に割込をかけ、端末の応答状況や動作状況の内
容を割込み情報受付部１２５に通知する。割込み
情報受付部１２５ではこの通知により割込み処理
部１２４を起動する。そこで割込み処理部１２４
では端末の応答状況からマクロ処理部１２２のフ
ラグ１２２２をチエツクし“１”が書込まれてお
れば、マクロ処理完了通知部１２６を起動する。
マクロ処理完了通知部１２６では割込状況を判断
し、正常終結しておればモニタ部１３を介して処
理プログラム１１の待ち合せ状態を解除し、次の
ステツプに移行させる。又、読出し命令READの
場合も、書込命令と同様のルートで処理される
が、このときは、マクロ処理部１２２のフラグ１
２２１に“１”が書込まれ、チヤネル制御送信部
１２３からは読出しコマンドが送出される。又、
チヤネル装置６からの割込に対しては、割込み情
報受付部１２５、割込み処理部１２４、チヤネル
制御送信部１２３を介して端末側へ肯定応答信号
を返すと共に、割込み処理部１２４からは、マク
ロ処理部１２３のフラグ１２２１をチエツクす
る。
３に割込をかけ、端末の応答状況や動作状況の内
容を割込み情報受付部１２５に通知する。割込み
情報受付部１２５ではこの通知により割込み処理
部１２４を起動する。そこで割込み処理部１２４
では端末の応答状況からマクロ処理部１２２のフ
ラグ１２２２をチエツクし“１”が書込まれてお
れば、マクロ処理完了通知部１２６を起動する。
マクロ処理完了通知部１２６では割込状況を判断
し、正常終結しておればモニタ部１３を介して処
理プログラム１１の待ち合せ状態を解除し、次の
ステツプに移行させる。又、読出し命令READの
場合も、書込命令と同様のルートで処理される
が、このときは、マクロ処理部１２２のフラグ１
２２１に“１”が書込まれ、チヤネル制御送信部
１２３からは読出しコマンドが送出される。又、
チヤネル装置６からの割込に対しては、割込み情
報受付部１２５、割込み処理部１２４、チヤネル
制御送信部１２３を介して端末側へ肯定応答信号
を返すと共に、割込み処理部１２４からは、マク
ロ処理部１２３のフラグ１２２１をチエツクす
る。
ここで、従来、この制御プログラム１２の機能
をテスト（プログラムデバツク）する場合、マニ
ユアルモードに切替え、処理プログラムをステツ
プ動作させながらチヤネル装置６から返送される
通知データ毎に、エラー通知データを格納してい
る領域にパツチをかけていた。そして、これに対
する制御プログラム１２の動作状態をログアウト
させデバツクしていた。そのためデバツクに極め
て多大の時間がかかつていた。
をテスト（プログラムデバツク）する場合、マニ
ユアルモードに切替え、処理プログラムをステツ
プ動作させながらチヤネル装置６から返送される
通知データ毎に、エラー通知データを格納してい
る領域にパツチをかけていた。そして、これに対
する制御プログラム１２の動作状態をログアウト
させデバツクしていた。そのためデバツクに極め
て多大の時間がかかつていた。
本発明は、かかる欠点に鑑み、被試験用のプロ
グラムが迅速に行えるようにすることを目的とす
る。
グラムが迅速に行えるようにすることを目的とす
る。
本発明は、上記目的を達成するチヤネル、シユ
ミレーシヨン方式として、中央処理装置からの指
令を受け、端末装置の動作を制御するチヤネル装
置を制御するチヤネル制御部のシユミレーシヨン
方式において、該チヤネル制御部内に設けられ、
テスト用に用意された各種データが与えられ、該
データに基づく処理手順を遂行する命令を解釈し
て実行する手段と、該チヤネル装置を擬似する手
段を用意し、該チヤネル装置を制御する各種命令
から構築されているチヤネル制御部のテストを行
なうことを特徴とするものである。
ミレーシヨン方式として、中央処理装置からの指
令を受け、端末装置の動作を制御するチヤネル装
置を制御するチヤネル制御部のシユミレーシヨン
方式において、該チヤネル制御部内に設けられ、
テスト用に用意された各種データが与えられ、該
データに基づく処理手順を遂行する命令を解釈し
て実行する手段と、該チヤネル装置を擬似する手
段を用意し、該チヤネル装置を制御する各種命令
から構築されているチヤネル制御部のテストを行
なうことを特徴とするものである。
第３図は、本発明の一実施例であり、第２図と
同一符号は同一機能を示している。
同一符号は同一機能を示している。
ここで、１５はテストデータインタプリタであ
り、フロツピーデイスク１４に記憶されたデータ
即ち、本来処理プログラムから発行されるマクロ
命令（WRITE，READ等）とチヤネル装置およ
び、これに接続される端末装置から通知される各
種データを予じめプログラミング化したものが、
テストデータインタプリタ１５により解釈され実
行される。又、１６は擬似チヤネル部であり、送
信レジスタ部１６１と受信レジスタ部１６２から
なる。そして、被試験対象となる制御プログラム
１２′には、実チヤネルと擬似チヤネルのどちら
を駆動するかを切替える切替部１２７が設けてあ
る。
り、フロツピーデイスク１４に記憶されたデータ
即ち、本来処理プログラムから発行されるマクロ
命令（WRITE，READ等）とチヤネル装置およ
び、これに接続される端末装置から通知される各
種データを予じめプログラミング化したものが、
テストデータインタプリタ１５により解釈され実
行される。又、１６は擬似チヤネル部であり、送
信レジスタ部１６１と受信レジスタ部１６２から
なる。そして、被試験対象となる制御プログラム
１２′には、実チヤネルと擬似チヤネルのどちら
を駆動するかを切替える切替部１２７が設けてあ
る。
ここで、図にはフロツピーデイスク１４から読
出したチヤネルシユミレーシヨンマクロの例が示
してあり、テストスタート命令TST・STが最初
に実行される。これにより、モータ１３で、制御
プログラム１２′が起動され、切替部１２７によ
りその出力は、擬似チヤネル部１６に切替えられ
る。
出したチヤネルシユミレーシヨンマクロの例が示
してあり、テストスタート命令TST・STが最初
に実行される。これにより、モータ１３で、制御
プログラム１２′が起動され、切替部１２７によ
りその出力は、擬似チヤネル部１６に切替えられ
る。
次に書込命令WRITEが実行されると第２図で
説明したと同様にして制御プログラム１２′の処
理が進行するが、チヤネル制御送信部１２３から
の書込コマンドは擬似チヤネル部１６の送信レジ
スタ部１６１に送られ、端末へのデータ送信とし
て、センドインタラプトにより、テストデータイ
ンタプリ１５に通知する。そこで、テストデータ
インタプリンタ１５では、次のレシーブ命令
RECEIVEでその通知を受取ると、センド・リプ
ライ命令Send・Replyにより、完了応答情報、即
ち端末装置より送られてくる肯定応答或は否定応
答情報を擬似チヤネル部１６の受信レジスタ部１
６２へ通知する。そこで、擬似チヤネル部１６か
ら割込がかけられ、制御プログラム１２′では第
２図で説明したと同様の処理が行われる。
説明したと同様にして制御プログラム１２′の処
理が進行するが、チヤネル制御送信部１２３から
の書込コマンドは擬似チヤネル部１６の送信レジ
スタ部１６１に送られ、端末へのデータ送信とし
て、センドインタラプトにより、テストデータイ
ンタプリ１５に通知する。そこで、テストデータ
インタプリンタ１５では、次のレシーブ命令
RECEIVEでその通知を受取ると、センド・リプ
ライ命令Send・Replyにより、完了応答情報、即
ち端末装置より送られてくる肯定応答或は否定応
答情報を擬似チヤネル部１６の受信レジスタ部１
６２へ通知する。そこで、擬似チヤネル部１６か
ら割込がかけられ、制御プログラム１２′では第
２図で説明したと同様の処理が行われる。
又読出し命令READに関してもモニタ部１３や
制御プログラム１２′は第２図の説明と同様な処
理を行うが、次のセンド・データ命令Send・
Dataで、実際なら端末装置から送られるデータ
を擬似チヤネル１６の受信レジスタ部１６２に通
知する。そこで擬似チヤネル部１６から割込みに
より制御プログラム１２′が起動され、第２図で
の説明と同様の処理を行うが、チヤネル制御送信
部１２３より返送される端末装置への肯定応答信
号は擬似チヤネル部１６へ送られ、センド・イン
タラプトにより、テストデータインタプリタ１５
に通知される。そこでこれをレシーブ命令
RECEIVEで受信すると、待ち合せ命令WAITで
待ち合せ状態になる。このとき既に、マクロ処理
完了通知部１２６での処理が終了しておれば、待
ち合せをしないで次の命令に進むが、そうでない
場合は、このマクロ処理完了通知部１２６からの
完了通知があつて次の命令に進む。
制御プログラム１２′は第２図の説明と同様な処
理を行うが、次のセンド・データ命令Send・
Dataで、実際なら端末装置から送られるデータ
を擬似チヤネル１６の受信レジスタ部１６２に通
知する。そこで擬似チヤネル部１６から割込みに
より制御プログラム１２′が起動され、第２図で
の説明と同様の処理を行うが、チヤネル制御送信
部１２３より返送される端末装置への肯定応答信
号は擬似チヤネル部１６へ送られ、センド・イン
タラプトにより、テストデータインタプリタ１５
に通知される。そこでこれをレシーブ命令
RECEIVEで受信すると、待ち合せ命令WAITで
待ち合せ状態になる。このとき既に、マクロ処理
完了通知部１２６での処理が終了しておれば、待
ち合せをしないで次の命令に進むが、そうでない
場合は、このマクロ処理完了通知部１２６からの
完了通知があつて次の命令に進む。
かかる動作を行うものであり、センド・リプラ
イ命令Send・Replyやセンド・データ命令
Send・Dataで送るデータとして、肯定応答、否
定応答又端末装置やチヤネル装置の各種エラー情
報を用意しておくことにより、実際のチヤネル装
置や端末装置のあらゆる状態が擬似でき、それに
対する制御プログラム１２′の動作状況をログア
ウトさせることによりこの制御プログラム１２′
のデバツクが行われる。
イ命令Send・Replyやセンド・データ命令
Send・Dataで送るデータとして、肯定応答、否
定応答又端末装置やチヤネル装置の各種エラー情
報を用意しておくことにより、実際のチヤネル装
置や端末装置のあらゆる状態が擬似でき、それに
対する制御プログラム１２′の動作状況をログア
ウトさせることによりこの制御プログラム１２′
のデバツクが行われる。
以上の通り本発明ではマニユアル操作は不要と
なり、デバツク時間の短縮が図れる。
なり、デバツク時間の短縮が図れる。
又、テスト用に用意された各種データおよび命
令を解釈して実行するテストデータインタプリタ
を設けるだけで、テスト対象のプログラムが代つ
ても各種テストが行え融通性に富み、極めて有効
な技術である。
令を解釈して実行するテストデータインタプリタ
を設けるだけで、テスト対象のプログラムが代つ
ても各種テストが行え融通性に富み、極めて有効
な技術である。
第１図は本発明を適用する情報処理装置のシス
テム構成図、第２図は従来のチヤネル・シユミレ
ーシヨンの機能構成図、第３図は、本発明の一実
施例による機能構成図を示す。 図中、１―０，１―１は中央処理装置、５は主
記憶装置、６はチヤネル装置、１１は処理プログ
ラム、１２，１２′は制御プログラム、１５はテ
ストデータインタプリタ、１６は擬似チヤネル部
である。
テム構成図、第２図は従来のチヤネル・シユミレ
ーシヨンの機能構成図、第３図は、本発明の一実
施例による機能構成図を示す。 図中、１―０，１―１は中央処理装置、５は主
記憶装置、６はチヤネル装置、１１は処理プログ
ラム、１２，１２′は制御プログラム、１５はテ
ストデータインタプリタ、１６は擬似チヤネル部
である。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置からの指令を受け、端末装置の
動作を制御するチヤネル装置を制御するチヤネル
制御部のシユミレーシヨン方式において、 該チヤネル制御部内に設けられ、テスト用に用
意された各種データが与えられ、該データに基づ
く処理手順を遂行する命令を解釈して実行する手
段と、該チヤネル装置を擬似する手段を用意し、
該チヤネル装置を制御する各種命令から構築され
ているチヤネル制御部のテストを行なうことを特
徴とするチヤネル、シユミレーシヨン方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052067A JPS58169221A (ja) | 1982-03-30 | 1982-03-30 | チヤネル、シユミレ−シヨン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052067A JPS58169221A (ja) | 1982-03-30 | 1982-03-30 | チヤネル、シユミレ−シヨン方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58169221A JPS58169221A (ja) | 1983-10-05 |
| JPS6218069B2 true JPS6218069B2 (ja) | 1987-04-21 |
Family
ID=12904462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57052067A Granted JPS58169221A (ja) | 1982-03-30 | 1982-03-30 | チヤネル、シユミレ−シヨン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169221A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6084642A (ja) * | 1983-10-15 | 1985-05-14 | Mitsubishi Electric Corp | プログラマブル・オンラインシミユレ−タ |
| CN108255694A (zh) * | 2016-12-28 | 2018-07-06 | 比亚迪股份有限公司 | 基于解释器的测试方法及系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5031746A (ja) * | 1973-07-21 | 1975-03-28 | ||
| JPS55154619A (en) * | 1979-05-18 | 1980-12-02 | Fujitsu Ltd | Coupling unit between processors |
-
1982
- 1982-03-30 JP JP57052067A patent/JPS58169221A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5031746A (ja) * | 1973-07-21 | 1975-03-28 | ||
| JPS55154619A (en) * | 1979-05-18 | 1980-12-02 | Fujitsu Ltd | Coupling unit between processors |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58169221A (ja) | 1983-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0451788B2 (ja) | ||
| JPS6218069B2 (ja) | ||
| US5903719A (en) | Emulator apparatus and emulation method for efficiently analyzing program faults | |
| US6272454B1 (en) | Debugging and cosimulation method for wide band switch firmware | |
| JPS63276137A (ja) | 遠隔保守診断方式 | |
| JP2639927B2 (ja) | データ処理システムにおける制御装置の試験方法 | |
| JP2584903B2 (ja) | 外部装置制御方式 | |
| JPS63177231A (ja) | 並列プログラムデバグ方式 | |
| JPH07295860A (ja) | ソフトウエア試験方法およびそのための装置 | |
| JPS6326415B2 (ja) | ||
| JPS581251A (ja) | 遠隔制御される装置 | |
| JPH0587850B2 (ja) | ||
| JPH07105045A (ja) | 情報処理装置機能試験プログラムのデバッグ方式 | |
| JPH06230080A (ja) | 検査装置 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JP2759950B2 (ja) | 計算機システム | |
| JPS62274436A (ja) | シミユレ−シヨン方式 | |
| JPS5911406A (ja) | プロセス計算機のオンラインシミユレ−タ | |
| JPH04307637A (ja) | 擬似チャネル装置 | |
| JPH0332143A (ja) | マルチ分散制御交換システムのプロセッサ増設方法 | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPS6355645A (ja) | マイクロプログラム制御装置 | |
| JPH0675810A (ja) | 入出力装置に対するアクセス処理関数の検証方法 | |
| JPS60171546A (ja) | 入出力装置デバグ方式 | |
| JPH0328936A (ja) | 情報処理装置の試験診断方式 |