JPS58169221A - チヤネル、シユミレ−シヨン方式 - Google Patents

チヤネル、シユミレ−シヨン方式

Info

Publication number
JPS58169221A
JPS58169221A JP57052067A JP5206782A JPS58169221A JP S58169221 A JPS58169221 A JP S58169221A JP 57052067 A JP57052067 A JP 57052067A JP 5206782 A JP5206782 A JP 5206782A JP S58169221 A JPS58169221 A JP S58169221A
Authority
JP
Japan
Prior art keywords
channel
data
program
test
channel device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57052067A
Other languages
English (en)
Other versions
JPS6218069B2 (ja
Inventor
Shinji Sasaki
信次 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57052067A priority Critical patent/JPS58169221A/ja
Publication of JPS58169221A publication Critical patent/JPS58169221A/ja
Publication of JPS6218069B2 publication Critical patent/JPS6218069B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3668Software testing
    • G06F11/3672Test management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、情報処理装置、特にチャネル装置岬のシ、ミ
レーシ曹ン方弐に関するものである。
〔技術の背景〕
情報処理装置社、近年増々発達し、特に、チャネル装置
等において線、制御される端末装置の数籠 や、S類が多くなシ、その制御も被−多肢になってきて
いる。この中にあって、制御を行う裏体としてO制御プ
ログラムも、多様化し九端末装置の条件に応じて被雑化
してきている。そζで、ががる制御グ簡グラム勢のデパ
ックを効率棗〈行うことが要望されてきている。
〔従来技術と問題点〕
1IL1図は、情報#!&理装置の一般的なシステム構
成図である。
11におイテ、中央制御装置(CPU)1−0.1−1
杜、パスニット隨−ラ(BU8−CONTL)2、共通
バス(C−BU8)3を介してメモリコント京−9(M
ムC)4を起動し、主記憶装置(MM)5との間でデー
タ中命令を読出し必簀な処理を行なう。そして、端末装
置(WS)8−Q、・・・8−7を制御する場合は例え
に、チャネル装置(MC)6を起動し、制御レジスタ6
1に転送データを過少、7アームウエア62による一定
の制御子1[K従って、ツインアダプタ(LA)?−0
,・・・7−7を介して目的とする端末装置(ws)s
−o、・・・、8−7にデータを送る。
逆に1データを受信する場合は、端末装置(ws>8−
0.・・・、8−1からのデータが、ラインアダフタ(
LA)?−0,・、 7−7 f受信され、? at 
* ル1kfl1607アームウエア62.制御レジス
タ・lを介し、更に共通バス3、パスコン)W−13!
を経由して中央処理装置1−0又は1−I Km!3に
られる。ここで、チャネル装置の制御プ四グラムは、主
記憶装置5に格納されておシ、中央処理装置1−0.1
−1で実行されるが、この制御ブ■グラムのデパックに
おいては、従来は、実*om理プログラム(主記憶装置
5に格納されている)を実行し、それに対するチャネル
装置からの応答情報(チャネルステータスワード)を強
制的に障書状IIIKシ、その障害状態をうまく制御プ
寵ダラムで地場できるか否かによ〕行りていた。
第2図はかかる制御を行う従来O島塩機能構成を示す。
図中、#11wJと同一符号は同一装置を示す0そして
、11は処理プレグツム構成、12は制御プログラム構
成でわ)、過1gk1作の場合、例えに、端末装置に対
するデータの書込命令WRITEを実行する場合、処理
プ冒グラム11では、書込命令WRITEを実行する。
そこで、モニタ部13では、この書込命令WRITEを
制御プレグラム12のw JP a受付部1!!IK引
鍍す。マクロ処理部122で杜受付妙られた命令を解釈
し書込命令WRITEであるとフラグビット1222に
%llを書込み、一方、チャネル制御送信部123を起
動する。チャネル制御送信部123で社チャネル装置6
に対するコマンドを作成しチャネル装置6の送信レジス
タ部611に送出する0この時点でモニタ部13は実行
可能なll6j1プログラムを積木し実行させる。例え
は、図示し良処理プログラムの待ち合せ命令WA工 ITIでmat−進める〇一方、7ア一ムウエア部62
で祉送信レジスタ611に受信したコマンドに基き、以
降、自律的に主配憶装置より転送制御に送信部71では
、端末制御に必賛なデータにして、端末装置にデータ転
送を行うO端末装置でれ、指定された動作が終了すると
、背定応答信号を返送する。そこで、この背定応答信号
は、コマンド受信$72!を介して、受信レジスタ部6
12に送られる0一方、ファームウェア部62で杜、モ
ニタ部13に割込をかけ、端末の応答状況や動作状況の
内容を割込み情報受付部125に通知する0割込み情報
受付部125ではこの通知によシ割込み処理部124を
起動する。そこで割込み処理部124で紘端末の応答状
況からマクi処理部12,2の72グ1222をチェ、
りし%lNが書込まれておれば、iクロ処理完了通知部
126を起動する。iり四処理完了通知部126では割
込状況t−4itl断し、正常終結しておれにモニタ部
13を介して処理プログラム11の待ち合せ状態を解除
し、次のステップに移行させる。
又、続出し命令READの場合も、書込命令と同様のル
ー、トで処理されるが、このとき紘、マクロ処理部12
2の7ラグ1221に’l’が書込まれ、チャネル制御
送信部123からは読出しコマンドが送出される0又、
チャネル61116からの割込に対しては、割込み情報
受付部125、割込み16理部124、チャネル制御送
信部123を介して端末憫へ背定応答信号を返すと共に
1割込み処理部124からは、iりp処理5123の7
ラグ1221をチェックするOこむで、従来、この制御
プログラム12の機能をテスト(プレ/ツムデパック)
する場合、マニテ 島アル処瀧プーグ2ムをステツブ動作させ々がらテヤネ
A/装置6から返送される通知データ毎に1工ラー通知
データを格納している領域にバッチをかけてい友。そし
て、これに対する制御プログ2ム12の動作状態をログ
アウトさせデパックしていた。そのためデパックに極め
て多大の時間がかかつてい喪。
〔発−のら的〕
本発明は、かかる欠点に鑑み、被試験用のプログラムが
迅速に行えるようKすることをけ的とすゐO 〔発明の構成〕 本尭明祉、上記目的を達成するチャネル、シ。
きレージ曹ン方式として、中央処理装置から制御される
チャネル装置を有し九情報処理装置において、テスト用
に用意された各種データおよび命令を解釈して実行する
手段およびチャネル装置を擬供する手段1設轄て、チャ
ネル装置を制御するプログラムのテストを行うことを特
徴とするもOである。
〔発明の実施例〕
#!3図は、本発明の一実施例であp1第2閣七同−符
号は同一機能を示している。
ここで、15aテストデータインタプリタであシ、フ胞
ツピーディスク14に記憶されたデータ即ち、本来処理
プログラムかも発行されるマタ霞命令(WRITE、R
KAD号)と?ヤネル装置および、これに後続される端
末装置から通知される各種データを予じめプ■グラ擢ン
グ化しえものが、テストデータインタブ誼リタ16によ
シ解釈され実行される。又、16ti擬似チャネル部で
69、送信レジスタ部161と受信レジスタ部162か
らなる。
そして、被試験対象となる制御プログラム12’には、
與チャネルと擬似チャネルのどちらを駆動するかを切替
える切替部127が設けである0ここで、図には7oy
ビーデイスタ14から読出したチャネルシ&ギレーシ璽
ンマクロの例が示してあり、テストスタート命令TST
−87が最初に実行される。ヒれによシ、データ13で
、制御プログラム12′が起動され、切替部127によ
υその出力は、擬似チャネルs16に切替えられる。
次に書込命令WRITEが実行されると第2図で説−し
たと同11kl、て制御プログラム12′の!6履が進
行すゐが、チャネル制御送信部123からの書込:ff
ffンドFi、擬似チャネル部16の送信レジスタ部1
61に送られ、端末へのデータ送信として、センドイン
タ2ブトによ〕、テストデータインタブチ リンク15に通知する。そこで、オストデータインタプ
リンター5では、次のレシーブ命令RECII■Eでそ
の通知を受堆石と、センド・リプライ命令Bend、R
epLyKより、完了応答情報、即ち端末lN置より送
られてくる背定応答酸性否定応答情報を擬似チャネル部
16の受信レジスタ部1°62へ通知する。そこで、1
1k位チャネル部16から割込がかけられ、制御プログ
ラム12′では第2回で説明したと同様の処理が行われ
る0 又読出し命令READに関してもモニタ部13や制御プ
ログラム12’ld第2wA(D説明と同様な処理を行
うが、次のセンド・データ命+8end、 Dataで
、実際なら端末装置から送られるデータを擬似チャネル
16の受信レジスタ部162に通知する。
そこで擬似チャネル部16から割込みによ)制御プログ
ラム12’が起動され、第2図での説明と同様の処理を
行うが、チャネル制御送信部123よシ返送される端末
装置への背定応答信号は擬似チャネル部16へ送られ、
センドウインタ2ブトによシ、テストデータインタプリ
ンタ15に通知される0そζでこれをレシーブ命令nE
cixvr:を受信すると、待ち合せ命令WAITで待
ち合せ状態にな次の命令に進むが、そうでない場合は、
このマクロ処理完了通知部126からO完了通知があっ
て次の裔今に進む。
かかる動作を行うものであう、センド・リプライ曾令S
・nd、 ReplVやセンド・データ命令S@nds
Dataで送るデータとして、背定応答、否定応答又丸
禾畝亀やチャネル装置の各種エラー情報を用意しておく
ことKよ如、実際のチャネル装置や端ることによりこの
制御プログラム12’ (2) fバ、りが行われる。
〔発−の効果〕
以上の通り本発明ではマニュアル操作は不要となり、デ
パック特開の短縮が図れる。
又、テスト用に用意された各種データおよび命令を解釈
して実行するテストデータインタプリタを設けるだけで
、テスト対象のプ日グラムが代っても!11テストが行
え融通性に富み、極めて有効な技術である。
【図面の簡単な説明】
第1区は本発明を適用する情報処理装置のシステム構成
図、tpJ2図は従来のチャネル・シ、ンレーシ、ンの
機能構成図、第3図は、本発明の一実施例による機能構
成園を示す〇 図中、1−0.1−1は中央処理装置、5は生記憶装置
、6はデャオル糾値、11は処理グログララム、12.
12’は制御プaグラム、15はテストデータインタプ
リンタ、16F′i!’似チャネル部である。

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置から制御されるチャネル装置を有し九情報
    処理装置において、テスト用に用意されチャネル装置を
    制御するプログラムのテストを行うことを特徴とするチ
    ャネル、シ、ミレーシ璽ン方式0
JP57052067A 1982-03-30 1982-03-30 チヤネル、シユミレ−シヨン方式 Granted JPS58169221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57052067A JPS58169221A (ja) 1982-03-30 1982-03-30 チヤネル、シユミレ−シヨン方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57052067A JPS58169221A (ja) 1982-03-30 1982-03-30 チヤネル、シユミレ−シヨン方式

Publications (2)

Publication Number Publication Date
JPS58169221A true JPS58169221A (ja) 1983-10-05
JPS6218069B2 JPS6218069B2 (ja) 1987-04-21

Family

ID=12904462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57052067A Granted JPS58169221A (ja) 1982-03-30 1982-03-30 チヤネル、シユミレ−シヨン方式

Country Status (1)

Country Link
JP (1) JPS58169221A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084642A (ja) * 1983-10-15 1985-05-14 Mitsubishi Electric Corp プログラマブル・オンラインシミユレ−タ
CN108255694A (zh) * 2016-12-28 2018-07-06 比亚迪股份有限公司 基于解释器的测试方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5031746A (ja) * 1973-07-21 1975-03-28
JPS55154619A (en) * 1979-05-18 1980-12-02 Fujitsu Ltd Coupling unit between processors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5031746A (ja) * 1973-07-21 1975-03-28
JPS55154619A (en) * 1979-05-18 1980-12-02 Fujitsu Ltd Coupling unit between processors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084642A (ja) * 1983-10-15 1985-05-14 Mitsubishi Electric Corp プログラマブル・オンラインシミユレ−タ
JPS6336015B2 (ja) * 1983-10-15 1988-07-18 Mitsubishi Electric Corp
CN108255694A (zh) * 2016-12-28 2018-07-06 比亚迪股份有限公司 基于解释器的测试方法及系统

Also Published As

Publication number Publication date
JPS6218069B2 (ja) 1987-04-21

Similar Documents

Publication Publication Date Title
US4684885A (en) Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration
US4719626A (en) Diagnostic method and apparatus for channel control apparatus
JPS58169221A (ja) チヤネル、シユミレ−シヨン方式
JP2519276B2 (ja) 障害情報収集処理方式
JP2710777B2 (ja) 中間制御装置のテスト回路
KR900006530B1 (ko) 채널제어장치의 진단방법 및 그 장치
JP2584903B2 (ja) 外部装置制御方式
JP2639927B2 (ja) データ処理システムにおける制御装置の試験方法
JPH01211043A (ja) データ転送装置
JPH06230080A (ja) 検査装置
JPH0319055A (ja) データ転送装置
JPH0332143A (ja) マルチ分散制御交換システムのプロセッサ増設方法
JPS6020771B2 (ja) マイクロ診断方式
JPS6196849A (ja) 伝送システム制御方式
JPS58129671A (ja) システム制御方式
JPH0690676B2 (ja) コマンド動作制御方式
JPH02212946A (ja) 情報処理装置の障害通知方式
JPH0363098B2 (ja)
JPS5844250B2 (ja) チャネル診断制御方式
JPS6326415B2 (ja)
JPS5843769B2 (ja) マルチ・チャネル・ツ−・チャネル・アダプタを有するデ−タ処理システム
JPH0331307B2 (ja)
JPS6242233A (ja) モジユ−ル構成方式
JPH0512144A (ja) I/oモジユール診断方式
JPS62226239A (ja) 情報処理装置の診断方式