JPS6242233A - モジユ−ル構成方式 - Google Patents
モジユ−ル構成方式Info
- Publication number
- JPS6242233A JPS6242233A JP18094885A JP18094885A JPS6242233A JP S6242233 A JPS6242233 A JP S6242233A JP 18094885 A JP18094885 A JP 18094885A JP 18094885 A JP18094885 A JP 18094885A JP S6242233 A JPS6242233 A JP S6242233A
- Authority
- JP
- Japan
- Prior art keywords
- module
- controlled
- program
- memory
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は制御モジュールと各種の被制御モジュールで構
成されるディジタル制御装置のモジュール構成方式に関
するものである。
成されるディジタル制御装置のモジュール構成方式に関
するものである。
（従来技術とその問題点）
第１図は従来のモジュール構成方式で作られたディジタ
ル制御装置のブロック図を示すもので。
ル制御装置のブロック図を示すもので。
制御モジュール１に設は次内部プログラムメモリ８のプ
ログラムに従って被制御モジュール２，３゜４の動作が
コントロールされる。
ログラムに従って被制御モジュール２，３゜４の動作が
コントロールされる。
５Ｆｉ制御モジユール１と被制御モジュール２１３．４
間での信号のやりとりを行なうためのデータバス、６は
信号の授受を行なうために必要なアトＶ スｍ 号’ｆ
ｒ：のせるためのアドレスバスで制御モジュール１から
このアドレスバス６全通して被制御モジュール２，３．
４とその内部の信号の授受を行なう領域の指定を行なう
。
間での信号のやりとりを行なうためのデータバス、６は
信号の授受を行なうために必要なアトＶ スｍ 号’ｆ
ｒ：のせるためのアドレスバスで制御モジュール１から
このアドレスバス６全通して被制御モジュール２，３．
４とその内部の信号の授受を行なう領域の指定を行なう
。
７はコントロールバスで、制御モジュール１から被制御
モジュールへのデータの書き込み、被制御モジュールか
ら制御モジュール１へのデータの読み出しとその応答信
号やその他すセット信号吟被制御モジュールの制御を行
なう次めの信号線から構成されている。
モジュールへのデータの書き込み、被制御モジュールか
ら制御モジュール１へのデータの読み出しとその応答信
号やその他すセット信号吟被制御モジュールの制御を行
なう次めの信号線から構成されている。
この従来方式に於いては、マザゼーＰに接続され次被制
御モジュールの （１）初期状態での各種設定 （２）通常運転でのデータの授受 （３）通常運転での被制御モジュールの制御等の一斉の
動作はプログラムメモリ８に従って実行されてゆくこと
になる。
御モジュールの （１）初期状態での各種設定 （２）通常運転でのデータの授受 （３）通常運転での被制御モジュールの制御等の一斉の
動作はプログラムメモリ８に従って実行されてゆくこと
になる。
このため次のような問題点があった。
（１）接続される被制御モジュールが決まるまでプログ
ラムメモリ８の内容が決定しない。
ラムメモリ８の内容が決定しない。
（２） Ｍ制御モジュ〜ルのバージョンアップ等力発
生し７を場付その都度プログラムメモリの変更が必要で
ある。
生し７を場付その都度プログラムメモリの変更が必要で
ある。
（３） 接続される被制御モジュールの種類と数によ
シブログラムメモリ８のプログラムの種類とプログラム
容量が異なり標準化ができない。
シブログラムメモリ８のプログラムの種類とプログラム
容量が異なり標準化ができない。
（問題点を解決する手段と発明の目的）本発明は、上記
問題点を解決する友めなされたもので、各機能単位に構
成された被制御モジュールにそのモジュールの制御を行
なうためのプログラムを書き込んだプログラムメモリを
もたせ、そのプログラムメモリを使用して制御モジュー
ルが被制御モジュールのコントロールを行なうようにし
たことである。
問題点を解決する友めなされたもので、各機能単位に構
成された被制御モジュールにそのモジュールの制御を行
なうためのプログラムを書き込んだプログラムメモリを
もたせ、そのプログラムメモリを使用して制御モジュー
ルが被制御モジュールのコントロールを行なうようにし
たことである。
そして、その目的とするところは
（１） ！続される被制御モジュールの制御プログラ
ム全制御モジュール内のプログラムメモリから独立させ
ることである。
ム全制御モジュール内のプログラムメモリから独立させ
ることである。
（２）被制御モジュールをコントロールするためのプロ
グラムメモリをその被制御モジュールと一体化すること
でそのプログラムメモリのｆＦ定領領域被制御モジュー
ル識別符号を書き込みそれ全読み出すことで被制御モジ
ュールの種類、経歴、内部設定の内容全外部に読み出す
ことができるようにする。
グラムメモリをその被制御モジュールと一体化すること
でそのプログラムメモリのｆＦ定領領域被制御モジュー
ル識別符号を書き込みそれ全読み出すことで被制御モジ
ュールの種類、経歴、内部設定の内容全外部に読み出す
ことができるようにする。
（３）被制御モジュール内部の状態をレジスタ又はバッ
ファを介して制御モジュールが読み取シ噌制御モジュー
ルが正常圧動作しているか否か金チェックする。
ファを介して制御モジュールが読み取シ噌制御モジュー
ルが正常圧動作しているか否か金チェックする。
等である。
（実施例り
以下本発明の実施例について説明する。
第２図は本発明方式によるディジタル制御装置のブロッ
ク図で、１は制御モジュール、８はそのプログラムメモ
リ、２，３．４は被制御モジュール、１２，１３．１４
は各被制御モジュールの制御に必要なプログラムが入っ
たプログラムメモリである。５はデータバス、６はアド
レスバス、７はコントロールバスである。９，１０．１
１は各制御モジュール力Ｍ 制御ｍモジュールのプログ
ラムメモリ、及び信号の授受に必要なデータメモリ等を
選択するためのセレクト信号線である。
ク図で、１は制御モジュール、８はそのプログラムメモ
リ、２，３．４は被制御モジュール、１２，１３．１４
は各被制御モジュールの制御に必要なプログラムが入っ
たプログラムメモリである。５はデータバス、６はアド
レスバス、７はコントロールバスである。９，１０．１
１は各制御モジュール力Ｍ 制御ｍモジュールのプログ
ラムメモリ、及び信号の授受に必要なデータメモリ等を
選択するためのセレクト信号線である。
第３図は制御モジュールが被制御モジュールをコントロ
ールするプログラム呼び出しとその動作子Ｐｔｉを示す
プログラム動作フローである。
ールするプログラム呼び出しとその動作子Ｐｔｉを示す
プログラム動作フローである。
以下第２図及び第３図を参照しながら制御モジ”−ル２
５（Ｍ％ｉｌＪ御モジュールをコントロールスル手順を
説明する。
５（Ｍ％ｉｌＪ御モジュールをコントロールスル手順を
説明する。
制御モジュールは第３図のプログラム動作フローに従が
い、ｔずプログラムメモリ８に曹き適寸れたプログラム
により１５の初期プログラムの実行全行ない、装置を運
転するために必要な初期状態の設定を行なう。
い、ｔずプログラムメモリ８に曹き適寸れたプログラム
により１５の初期プログラムの実行全行ない、装置を運
転するために必要な初期状態の設定を行なう。
この初期状態の股足が完了すると次に第２図の９のセレ
クト信号線に１０”（Ｌｏｗ Ｌｅｖｅｌ ）のセレク
ト信号Ｓ、を出力し、被制御モジュールのプログラムメ
モリ１２の先頭番地の内容を読みにゆき、その先頭番地
の内容が正常に期待したピットノぞタン（被制御モジュ
ールの識別符号ンであれば、その後はプログラムメモリ
１２の内容に従がっｔ動作の実行を行なう。
クト信号線に１０”（Ｌｏｗ Ｌｅｖｅｌ ）のセレク
ト信号Ｓ、を出力し、被制御モジュールのプログラムメ
モリ１２の先頭番地の内容を読みにゆき、その先頭番地
の内容が正常に期待したピットノぞタン（被制御モジュ
ールの識別符号ンであれば、その後はプログラムメモリ
１２の内容に従がっｔ動作の実行を行なう。
ま九例えば被制御モジュール２が存在しなかった場せは
、プログラムメモリ１２の先頭番地の内容を読んだ時に
期待したビットバタンかマザボードのデータバス上に発
生しない几め、制御モジュール１はプログラムメモリ１
２がないと判断してこの部分の動作を行なわないように
している。
、プログラムメモリ１２の先頭番地の内容を読んだ時に
期待したビットバタンかマザボードのデータバス上に発
生しない几め、制御モジュール１はプログラムメモリ１
２がないと判断してこの部分の動作を行なわないように
している。
このようにして順次セレクト信号を使用してプログラム
１．プログラム２．プログラム３を実行してゆくことが
できる。
１．プログラム２．プログラム３を実行してゆくことが
できる。
この様子を第３図のプログラム動作フローによって説明
する。
する。
１７の選択１は信号分岐を示しており、セレクト信号線
９にセレクト信号Ｓ、全出力して、プログラムメモリ１
２から期待したピットノぞタンが出力されれば８１の方
にゆき、プログラム１を実行する。もし期待したビット
バタンか出力されていなけ１ばｂｌの方に分岐し、セレ
クト傷号Ｓ、ヲオ７にしてセレクト信号線１０にセレク
ト信号Ｓ２ヲ出力し１選択２の動作に入る。このように
して順次被制御モジュールのプログラムの実行を行ない
、最後に自己診断プログラム２３の実行を行ない、再び
被制御モジュールのプログラム実行に移る。
９にセレクト信号Ｓ、全出力して、プログラムメモリ１
２から期待したピットノぞタンが出力されれば８１の方
にゆき、プログラム１を実行する。もし期待したビット
バタンか出力されていなけ１ばｂｌの方に分岐し、セレ
クト傷号Ｓ、ヲオ７にしてセレクト信号線１０にセレク
ト信号Ｓ２ヲ出力し１選択２の動作に入る。このように
して順次被制御モジュールのプログラムの実行を行ない
、最後に自己診断プログラム２３の実行を行ない、再び
被制御モジュールのプログラム実行に移る。
第４図はこれら信号線と動作の概略がわかるように、具
体的実施回路例をブロック図に書すたものである。
体的実施回路例をブロック図に書すたものである。
本実施例は制御モジュールが共有メモリ２４を介して外
部へ信号伝送を行なうだめの被制御モジュールを制御す
る例を示したものである。
部へ信号伝送を行なうだめの被制御モジュールを制御す
る例を示したものである。
図中番号のついていない信号線はコントロール信号線に
属するものであり、特に説明上必要でないので略しであ
る。
属するものであり、特に説明上必要でないので略しであ
る。
制御モジュール１はセレクト信号線９にセレクト信号８
．（ＳｇＬＪを出力することで、その被制御モジュール
を選択し、さらにアドレスバス６に出力するアドレスを
０とすることで、プログラムメモリ１２の先頭番地の内
容をデータバス５．３０を介して制御モジュール１に読
みとる。これによりそのピッ）Ａターンが期待した値で
あれば１項次プログラムメモリ１２の内容に従がって動
作の実行を行なってゆき、制御用モジュールは外部への
信号の授受を共有メモリを介して行なうことができるよ
うに設計されている。
．（ＳｇＬＪを出力することで、その被制御モジュール
を選択し、さらにアドレスバス６に出力するアドレスを
０とすることで、プログラムメモリ１２の先頭番地の内
容をデータバス５．３０を介して制御モジュール１に読
みとる。これによりそのピッ）Ａターンが期待した値で
あれば１項次プログラムメモリ１２の内容に従がって動
作の実行を行なってゆき、制御用モジュールは外部への
信号の授受を共有メモリを介して行なうことができるよ
うに設計されている。
また共有メモリと外部信号バスとの信号の授受ハ、制御
部２５がデータバス２８アドレスバス３２とＴＲ，ＲＥ
Ｑ信号線でアドレススイッチ２６をアドレスバス３２側
に選択し、共有メモリ２４にアクセスしその内容を絶縁
トランス３３を介して外部信号線へ送信する。受信もこ
の逆の動作で行なう。
部２５がデータバス２８アドレスバス３２とＴＲ，ＲＥ
Ｑ信号線でアドレススイッチ２６をアドレスバス３２側
に選択し、共有メモリ２４にアクセスしその内容を絶縁
トランス３３を介して外部信号線へ送信する。受信もこ
の逆の動作で行なう。
なお３４．３５は本装置に電源を供給する安定化電源で
ある。
ある。
（発明の効果）
（１） 制御モジュールのプログラムメモリ内には被
制御モジュールの選択プログラムのみを準備し、被制御
モジュールの制御用プログラムを含まないことにより、
被制御モジュール構改によらず、制御モジュールのプロ
グラムの標準化ができる。
制御モジュールの選択プログラムのみを準備し、被制御
モジュールの制御用プログラムを含まないことにより、
被制御モジュール構改によらず、制御モジュールのプロ
グラムの標準化ができる。
（２）被制御モジュール単位のセレクト信号により被制
御モジュールプログラムメモリの選択（先頭番地の内容
）を行なうことができるようにした。この結果第３図の
プログラム動作フローから判るように、被制御モジュー
ルが追加されても自動的にそのプログラムが動作し、制
御モジュール内のプログラムメモリの修正、変更を必要
としないようになった。
御モジュールプログラムメモリの選択（先頭番地の内容
）を行なうことができるようにした。この結果第３図の
プログラム動作フローから判るように、被制御モジュー
ルが追加されても自動的にそのプログラムが動作し、制
御モジュール内のプログラムメモリの修正、変更を必要
としないようになった。
（３） この結果、従来のハードウェアのみの構成時
に１本体に被制御モジュールを追加してゆくことで、そ
の機能拡張をビルディングブロック方式で行うことがで
きたように本方式を利用すればソフトウェアを含むモジ
ュールに対してもプログラムの追加変更を行なうことな
く被制御モジュールの追加を行なうことのみでその機能
の拡張を行なうことができる。
に１本体に被制御モジュールを追加してゆくことで、そ
の機能拡張をビルディングブロック方式で行うことがで
きたように本方式を利用すればソフトウェアを含むモジ
ュールに対してもプログラムの追加変更を行なうことな
く被制御モジュールの追加を行なうことのみでその機能
の拡張を行なうことができる。
第１図は従来方式によるディジタル制御装置のブロック
図、第２図は本発明方式によるディジタル制御装置のブ
ロック図、第３図はプログラム動作フロー、第略図は本
発明の具体的実施例のブロック図である。 １・・・制御モジュール ２・・・被制御モジュール ３・・・被制御モジュール ４・・・被制御モジュール ５・・・データバス ６・・・アドレスバス ７・・・コントロールバス ８・・・プログラムメモリ ９・・・セレクト信号線 １０・・・セレクト信号線 １１・・・セレクト信号線 １２・・・プログラムメモリ １３・・・プログラムメモリ １４・・・プログラムメモリ ２４・・・共有メモリ ２５・・・制御部 ２６・・・アドレス切換スイッチ ２７・・・インタフェース バッファゲート回路 ２８・・・データバス ２９・・・データバス ３０・・・データバス ３１・・・アドレスノぐス ３２・・・アＰレスノ９ス ３３・・・絶縁トランス ３番・・・直流安定化電源 ３５・・・直流安定化電源
図、第２図は本発明方式によるディジタル制御装置のブ
ロック図、第３図はプログラム動作フロー、第略図は本
発明の具体的実施例のブロック図である。 １・・・制御モジュール ２・・・被制御モジュール ３・・・被制御モジュール ４・・・被制御モジュール ５・・・データバス ６・・・アドレスバス ７・・・コントロールバス ８・・・プログラムメモリ ９・・・セレクト信号線 １０・・・セレクト信号線 １１・・・セレクト信号線 １２・・・プログラムメモリ １３・・・プログラムメモリ １４・・・プログラムメモリ ２４・・・共有メモリ ２５・・・制御部 ２６・・・アドレス切換スイッチ ２７・・・インタフェース バッファゲート回路 ２８・・・データバス ２９・・・データバス ３０・・・データバス ３１・・・アドレスノぐス ３２・・・アＰレスノ９ス ３３・・・絶縁トランス ３番・・・直流安定化電源 ３５・・・直流安定化電源
Claims (1)
- 制御モジュールによりアドレスバス、データバス、コン
トロールバス等を介して機能単位に構成された被制御モ
ジュールを制御するディジタル制御装置において、前記
被制御モジュールを制御するために必要なプログラムメ
モリをそれぞれの被制御モジュール内に持たせることを
特徴とするモジュール構成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18094885A JPS6242233A (ja) | 1985-08-20 | 1985-08-20 | モジユ−ル構成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18094885A JPS6242233A (ja) | 1985-08-20 | 1985-08-20 | モジユ−ル構成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242233A true JPS6242233A (ja) | 1987-02-24 |
Family
ID=16092072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18094885A Pending JPS6242233A (ja) | 1985-08-20 | 1985-08-20 | モジユ−ル構成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242233A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011168424A (ja) * | 2010-02-17 | 2011-09-01 | Kubota Corp | 溶融金属用セラミックス部材及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5473533A (en) * | 1977-11-24 | 1979-06-12 | Casio Comput Co Ltd | Extending system for system program |
| JPS5544662A (en) * | 1978-09-25 | 1980-03-29 | Matsushita Electric Ind Co Ltd | Input/output program control unit |
| JPS56152032A (en) * | 1980-04-23 | 1981-11-25 | Mitsubishi Electric Corp | Input and output controlling method of electronic computer |
| JPS57212544A (en) * | 1981-06-25 | 1982-12-27 | Nec Corp | Dispersed accumulation system of terminal equipmemt control program |
-
1985
- 1985-08-20 JP JP18094885A patent/JPS6242233A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5473533A (en) * | 1977-11-24 | 1979-06-12 | Casio Comput Co Ltd | Extending system for system program |
| JPS5544662A (en) * | 1978-09-25 | 1980-03-29 | Matsushita Electric Ind Co Ltd | Input/output program control unit |
| JPS56152032A (en) * | 1980-04-23 | 1981-11-25 | Mitsubishi Electric Corp | Input and output controlling method of electronic computer |
| JPS57212544A (en) * | 1981-06-25 | 1982-12-27 | Nec Corp | Dispersed accumulation system of terminal equipmemt control program |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011168424A (ja) * | 2010-02-17 | 2011-09-01 | Kubota Corp | 溶融金属用セラミックス部材及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975838A (en) | Duplex data processing system with programmable bus configuration | |
| EP0330475B1 (en) | Configuration control system | |
| JPS5914778B2 (ja) | デ−タ処理装置 | |
| US5475814A (en) | Self diagnosis of a SCSI controller through an I/O port for data transmission/data reception modes of operation | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| CA1178378A (en) | High-speed external memory system | |
| JPH0776932B2 (ja) | デ−タ伝送方式 | |
| JP2579170B2 (ja) | メモリカード | |
| JPS5827530B2 (ja) | プログラム・ロ−ド方式 | |
| JPS6242233A (ja) | モジユ−ル構成方式 | |
| JPS642978B2 (ja) | ||
| JPH03668B2 (ja) | ||
| JPH087738B2 (ja) | エンディアン変換方式 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JP3294305B2 (ja) | 遠隔監視制御システムのデータ処理方式 | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JPS6190204A (ja) | プログラマブルコントロ−ラのリンク方式 | |
| JP2561366B2 (ja) | 機能確認機能を有するデータ転送装置 | |
| JPS6311778Y2 (ja) | ||
| JPS5827532B2 (ja) | デ−タ伝送システムのシステム動作制御装置 | |
| JP2508982B2 (ja) | 装置内制御方式 | |
| JP2643803B2 (ja) | マイクロコンピュータ | |
| JP2792491B2 (ja) | エミュレーション装置 | |
| JPH04148344A (ja) | Ｒｏｍエミュレータ | |
| JP2735112B2 (ja) | 数値制御装置のデータ・リード・ライト方式 |