JPS6242233A - Module formation system - Google Patents

Module formation system

Info

Publication number
JPS6242233A
JPS6242233A JP18094885A JP18094885A JPS6242233A JP S6242233 A JPS6242233 A JP S6242233A JP 18094885 A JP18094885 A JP 18094885A JP 18094885 A JP18094885 A JP 18094885A JP S6242233 A JPS6242233 A JP S6242233A
Authority
JP
Japan
Prior art keywords
module
controlled
program
memory
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18094885A
Other languages
Japanese (ja)
Inventor
Shinichiro Shibayama
柴山 眞一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Manufacturing Co Ltd filed Critical Yaskawa Electric Manufacturing Co Ltd
Priority to JP18094885A priority Critical patent/JPS6242233A/en
Publication of JPS6242233A publication Critical patent/JPS6242233A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain the standardization of the program of a control module regardless of the constitution of a module to be controlled, by providing only the selection program for the module to be controlled into a program memory for the control module. CONSTITUTION:A control module 1 delivers the selection signal S1 to a selection signal line 9 for selection of a module to be controlled and then delivers '0' to an address bus 6 to read out the contents of the head address of a PROM 12 to the module 1 via data buses 5 and 30. The module 1 works successively and in accordance with the contents of the PROM 12 as long as the relevant bit pattern has the expected value. Then, the control module can perform the transfer of signals to outside via a shared memory 24. While a control part 25 sets address switch 26 at the side of an address bus 32 via data bus 28, the bus 32 and a TRREQ signal line for transfer of signals between the memory 24 and an external signal bus. Furthermore, an access is given to the memory 24 and the contents of the memory 24 are sent to the external signal line via an insulated transformer 33. The above-mentioned procedure is reversed in a reception mode.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は制御モジュールと各種の被制御モジュールで構
成されるディジタル制御装置のモジュール構成方式に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a module configuration system for a digital control device composed of a control module and various controlled modules.

(従来技術とその問題点) 第1図は従来のモジュール構成方式で作られたディジタ
ル制御装置のブロック図を示すもので。
(Prior art and its problems) Figure 1 shows a block diagram of a digital control device made using a conventional module configuration method.

制御モジュール1に設は次内部プログラムメモリ8のプ
ログラムに従って被制御モジュール2,3゜4の動作が
コントロールされる。
The operations of the controlled modules 2, 3, and 4 are controlled in accordance with the programs stored in the internal program memory 8 in the control module 1.

5Fi制御モジユール1と被制御モジュール213.4
間での信号のやりとりを行なうためのデータバス、6は
信号の授受を行なうために必要なアトV スm 号’f
r:のせるためのアドレスバスで制御モジュール1から
このアドレスバス6全通して被制御モジュール2,3.
4とその内部の信号の授受を行なう領域の指定を行なう
5Fi control module 1 and controlled module 213.4
6 is a data bus for exchanging signals between
r: An address bus for loading the entire address bus 6 from the control module 1 to the controlled modules 2, 3 .
4 and the area in which signals are to be exchanged is specified.

7はコントロールバスで、制御モジュール1から被制御
モジュールへのデータの書き込み、被制御モジュールか
ら制御モジュール1へのデータの読み出しとその応答信
号やその他すセット信号吟被制御モジュールの制御を行
なう次めの信号線から構成されている。
Reference numeral 7 denotes a control bus for writing data from the control module 1 to the controlled module, reading data from the controlled module to the control module 1, response signals, and other set signals to control the controlled module. It consists of signal lines.

この従来方式に於いては、マザゼーPに接続され次被制
御モジュールの (1)初期状態での各種設定 (2)通常運転でのデータの授受 (3)通常運転での被制御モジュールの制御等の一斉の
動作はプログラムメモリ8に従って実行されてゆくこと
になる。
In this conventional method, (1) various settings of the controlled module in the initial state (2) data exchange during normal operation (3) control of the controlled module during normal operation, etc. All the operations will be executed according to the program memory 8.

このため次のような問題点があった。This caused the following problems.

(1)接続される被制御モジュールが決まるまでプログ
ラムメモリ8の内容が決定しない。
(1) The contents of the program memory 8 are not determined until the controlled module to be connected is determined.

(2)  M制御モジュ〜ルのバージョンアップ等力発
生し7を場付その都度プログラムメモリの変更が必要で
ある。
(2) It is necessary to change the program memory each time a version upgrade of the M control module occurs.

(3)  接続される被制御モジュールの種類と数によ
シブログラムメモリ8のプログラムの種類とプログラム
容量が異なり標準化ができない。
(3) The program type and program capacity of the siprogram memory 8 differ depending on the type and number of connected controlled modules, and cannot be standardized.

(問題点を解決する手段と発明の目的)本発明は、上記
問題点を解決する友めなされたもので、各機能単位に構
成された被制御モジュールにそのモジュールの制御を行
なうためのプログラムを書き込んだプログラムメモリを
もたせ、そのプログラムメモリを使用して制御モジュー
ルが被制御モジュールのコントロールを行なうようにし
たことである。
(Means for Solving the Problems and Object of the Invention) The present invention has been made to solve the above-mentioned problems, and is to provide a controlled module configured in each functional unit with a program for controlling that module. The control module is provided with a written program memory, and uses the program memory to control the controlled module.

そして、その目的とするところは (1)  !続される被制御モジュールの制御プログラ
ム全制御モジュール内のプログラムメモリから独立させ
ることである。
And the purpose is (1)! The control program of the controlled module that is connected is made independent of the program memory within the entire control module.

(2)被制御モジュールをコントロールするためのプロ
グラムメモリをその被制御モジュールと一体化すること
でそのプログラムメモリのfF定領領域被制御モジュー
ル識別符号を書き込みそれ全読み出すことで被制御モジ
ュールの種類、経歴、内部設定の内容全外部に読み出す
ことができるようにする。
(2) By integrating a program memory for controlling a controlled module with the controlled module, the type of controlled module can be determined by writing the controlled module identification code in the fF fixed area of the program memory and reading all of it. All history and internal settings can be read externally.

(3)被制御モジュール内部の状態をレジスタ又はバッ
ファを介して制御モジュールが読み取シ噌制御モジュー
ルが正常圧動作しているか否か金チェックする。
(3) The control module reads the internal state of the controlled module via a register or buffer, and checks whether the control module is operating at normal pressure.

等である。etc.

(実施例り 以下本発明の実施例について説明する。(Example) Examples of the present invention will be described below.

第2図は本発明方式によるディジタル制御装置のブロッ
ク図で、1は制御モジュール、8はそのプログラムメモ
リ、2,3.4は被制御モジュール、12,13.14
は各被制御モジュールの制御に必要なプログラムが入っ
たプログラムメモリである。5はデータバス、6はアド
レスバス、7はコントロールバスである。9,10.1
1は各制御モジュール力M 制御mモジュールのプログ
ラムメモリ、及び信号の授受に必要なデータメモリ等を
選択するためのセレクト信号線である。
FIG. 2 is a block diagram of a digital control device according to the present invention, in which 1 is a control module, 8 is its program memory, 2, 3.4 are controlled modules, 12, 13. 14
is a program memory containing programs necessary for controlling each controlled module. 5 is a data bus, 6 is an address bus, and 7 is a control bus. 9,10.1
Reference numeral 1 denotes a select signal line for selecting the program memory of each control module, data memory necessary for transmitting and receiving signals, and the like.

第3図は制御モジュールが被制御モジュールをコントロ
ールするプログラム呼び出しとその動作子Ptiを示す
プログラム動作フローである。
FIG. 3 is a program operation flow showing a program call by which a control module controls a controlled module and its operator Pti.

以下第2図及び第3図を参照しながら制御モジ”−ル2
5(M%ilJ御モジュールをコントロールスル手順を
説明する。
The control module 2 will be explained below with reference to Figures 2 and 3.
5 (Explain the procedure for controlling the M%ilJ control module.

制御モジュールは第3図のプログラム動作フローに従が
い、tずプログラムメモリ8に曹き適寸れたプログラム
により15の初期プログラムの実行全行ない、装置を運
転するために必要な初期状態の設定を行なう。
The control module follows the program operation flow shown in FIG. 3, executes all 15 initial programs using the appropriate program stored in the program memory 8, and sets the initial state necessary for operating the device. Let's do it.

この初期状態の股足が完了すると次に第2図の9のセレ
クト信号線に10”(Low Level )のセレク
ト信号S、を出力し、被制御モジュールのプログラムメ
モリ12の先頭番地の内容を読みにゆき、その先頭番地
の内容が正常に期待したピットノぞタン(被制御モジュ
ールの識別符号ンであれば、その後はプログラムメモリ
12の内容に従がっt動作の実行を行なう。
When this initial condition is completed, a select signal S of 10" (Low Level) is output to the select signal line 9 in FIG. 2, and the contents of the first address of the program memory 12 of the controlled module are read. Then, if the contents of the first address are normally the expected pit address (identification code of the controlled module), then the operation is executed according to the contents of the program memory 12.

ま九例えば被制御モジュール2が存在しなかった場せは
、プログラムメモリ12の先頭番地の内容を読んだ時に
期待したビットバタンかマザボードのデータバス上に発
生しない几め、制御モジュール1はプログラムメモリ1
2がないと判断してこの部分の動作を行なわないように
している。
For example, if the controlled module 2 does not exist, the bit bang that was expected when reading the contents of the first address of the program memory 12 does not occur on the data bus of the motherboard, and the control module 1 does not exist in the program memory. 1
It is determined that 2 is not present and this part of the operation is not performed.

このようにして順次セレクト信号を使用してプログラム
1.プログラム2.プログラム3を実行してゆくことが
できる。
In this way, program 1. Program 2. Program 3 can now be executed.

この様子を第3図のプログラム動作フローによって説明
する。
This situation will be explained using the program operation flow shown in FIG.

17の選択1は信号分岐を示しており、セレクト信号線
9にセレクト信号S、全出力して、プログラムメモリ1
2から期待したピットノぞタンが出力されれば81の方
にゆき、プログラム1を実行する。もし期待したビット
バタンか出力されていなけ1ばblの方に分岐し、セレ
クト傷号S、ヲオ7にしてセレクト信号線10にセレク
ト信号S2ヲ出力し1選択2の動作に入る。このように
して順次被制御モジュールのプログラムの実行を行ない
、最後に自己診断プログラム23の実行を行ない、再び
被制御モジュールのプログラム実行に移る。
Selection 1 of 17 indicates a signal branch, and the select signal S is fully output to the select signal line 9, and the program memory 1
If the expected pit nozzle is output from 2, go to 81 and execute program 1. If the expected bit slam is not output, the process branches to BL, sets the select signal S and 7, outputs the select signal S2 to the select signal line 10, and enters the 1 selection 2 operation. In this way, the programs of the controlled modules are executed sequentially, and finally the self-diagnosis program 23 is executed, and the program execution of the controlled modules is started again.

第4図はこれら信号線と動作の概略がわかるように、具
体的実施回路例をブロック図に書すたものである。
FIG. 4 is a block diagram of a specific example of an implementation circuit so that the signal lines and the operation thereof can be understood schematically.

本実施例は制御モジュールが共有メモリ24を介して外
部へ信号伝送を行なうだめの被制御モジュールを制御す
る例を示したものである。
This embodiment shows an example in which a control module controls a controlled module that is intended to transmit signals to the outside via the shared memory 24.

図中番号のついていない信号線はコントロール信号線に
属するものであり、特に説明上必要でないので略しであ
る。
Signal lines without numbers in the figure belong to control signal lines, and are omitted because they are not particularly necessary for the explanation.

制御モジュール1はセレクト信号線9にセレクト信号8
.(SgLJを出力することで、その被制御モジュール
を選択し、さらにアドレスバス6に出力するアドレスを
0とすることで、プログラムメモリ12の先頭番地の内
容をデータバス5.30を介して制御モジュール1に読
みとる。これによりそのピッ)Aターンが期待した値で
あれば1項次プログラムメモリ12の内容に従がって動
作の実行を行なってゆき、制御用モジュールは外部への
信号の授受を共有メモリを介して行なうことができるよ
うに設計されている。
The control module 1 connects the select signal 8 to the select signal line 9.
.. (By outputting SgLJ, the controlled module is selected, and by setting the address output to the address bus 6 to 0, the contents of the first address of the program memory 12 are transferred to the control module via the data bus 5.30.) As a result, if the P/A turn is the expected value, the operation will be executed according to the contents of the first-order program memory 12, and the control module will not send or receive signals to the outside. It is designed so that it can be done via shared memory.

また共有メモリと外部信号バスとの信号の授受ハ、制御
部25がデータバス28アドレスバス32とTR,RE
Q信号線でアドレススイッチ26をアドレスバス32側
に選択し、共有メモリ24にアクセスしその内容を絶縁
トランス33を介して外部信号線へ送信する。受信もこ
の逆の動作で行なう。
In addition, when transmitting and receiving signals between the shared memory and the external signal bus, the control unit 25 communicates with the data bus 28, address bus 32, and TR, RE.
The Q signal line selects the address switch 26 to the address bus 32 side, accesses the shared memory 24, and transmits its contents to the external signal line via the isolation transformer 33. Reception is also performed in the opposite manner.

なお34.35は本装置に電源を供給する安定化電源で
ある。
Note that 34 and 35 are stabilized power supplies that supply power to this device.

(発明の効果) (1)  制御モジュールのプログラムメモリ内には被
制御モジュールの選択プログラムのみを準備し、被制御
モジュールの制御用プログラムを含まないことにより、
被制御モジュール構改によらず、制御モジュールのプロ
グラムの標準化ができる。
(Effects of the Invention) (1) By preparing only the selection program for the controlled module in the program memory of the control module and not including the control program for the controlled module,
Control module programs can be standardized regardless of controlled module structure.

(2)被制御モジュール単位のセレクト信号により被制
御モジュールプログラムメモリの選択(先頭番地の内容
)を行なうことができるようにした。この結果第3図の
プログラム動作フローから判るように、被制御モジュー
ルが追加されても自動的にそのプログラムが動作し、制
御モジュール内のプログラムメモリの修正、変更を必要
としないようになった。
(2) The controlled module program memory can be selected (contents of the first address) by a select signal for each controlled module. As a result, as can be seen from the program operation flow shown in FIG. 3, even if a controlled module is added, the program automatically operates, and there is no need to modify or change the program memory in the control module.

(3)  この結果、従来のハードウェアのみの構成時
に1本体に被制御モジュールを追加してゆくことで、そ
の機能拡張をビルディングブロック方式で行うことがで
きたように本方式を利用すればソフトウェアを含むモジ
ュールに対してもプログラムの追加変更を行なうことな
く被制御モジュールの追加を行なうことのみでその機能
の拡張を行なうことができる。
(3) As a result, just as with the conventional hardware-only configuration, by adding controlled modules to a single main unit, the functionality could be expanded using the building block method. It is also possible to expand the functionality of a module that includes a module by simply adding a controlled module without making any additional changes to the program.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来方式によるディジタル制御装置のブロック
図、第2図は本発明方式によるディジタル制御装置のブ
ロック図、第3図はプログラム動作フロー、第略図は本
発明の具体的実施例のブロック図である。 1・・・制御モジュール 2・・・被制御モジュール 3・・・被制御モジュール 4・・・被制御モジュール 5・・・データバス 6・・・アドレスバス 7・・・コントロールバス 8・・・プログラムメモリ 9・・・セレクト信号線 10・・・セレクト信号線 11・・・セレクト信号線 12・・・プログラムメモリ 13・・・プログラムメモリ 14・・・プログラムメモリ 24・・・共有メモリ 25・・・制御部 26・・・アドレス切換スイッチ 27・・・インタフェース バッファゲート回路 28・・・データバス 29・・・データバス 30・・・データバス 31・・・アドレスノぐス 32・・・アPレスノ9ス 33・・・絶縁トランス 3番・・・直流安定化電源 35・・・直流安定化電源
FIG. 1 is a block diagram of a conventional digital control device, FIG. 2 is a block diagram of a digital control device of the present invention, FIG. 3 is a program operation flow, and schematic diagram is a block diagram of a specific embodiment of the present invention. It is. 1... Control module 2... Controlled module 3... Controlled module 4... Controlled module 5... Data bus 6... Address bus 7... Control bus 8... Program Memory 9...Select signal line 10...Select signal line 11...Select signal line 12...Program memory 13...Program memory 14...Program memory 24...Shared memory 25... Control unit 26... Address changeover switch 27... Interface buffer gate circuit 28... Data bus 29... Data bus 30... Data bus 31... Address no. 32... Address no. 9th 33...Isolation transformer No. 3...DC stabilized power supply 35...DC stabilized power supply

Claims (1)

【特許請求の範囲】[Claims] 制御モジュールによりアドレスバス、データバス、コン
トロールバス等を介して機能単位に構成された被制御モ
ジュールを制御するディジタル制御装置において、前記
被制御モジュールを制御するために必要なプログラムメ
モリをそれぞれの被制御モジュール内に持たせることを
特徴とするモジュール構成方式。
In a digital control device in which a control module controls controlled modules configured in functional units via an address bus, a data bus, a control bus, etc., the program memory necessary for controlling the controlled modules is stored in each controlled module. A module configuration method characterized by having it within a module.
JP18094885A 1985-08-20 1985-08-20 Module formation system Pending JPS6242233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18094885A JPS6242233A (en) 1985-08-20 1985-08-20 Module formation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18094885A JPS6242233A (en) 1985-08-20 1985-08-20 Module formation system

Publications (1)

Publication Number Publication Date
JPS6242233A true JPS6242233A (en) 1987-02-24

Family

ID=16092072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18094885A Pending JPS6242233A (en) 1985-08-20 1985-08-20 Module formation system

Country Status (1)

Country Link
JP (1) JPS6242233A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011168424A (en) * 2010-02-17 2011-09-01 Kubota Corp Ceramic member for molten metal, and method for producing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5473533A (en) * 1977-11-24 1979-06-12 Casio Comput Co Ltd Extending system for system program
JPS5544662A (en) * 1978-09-25 1980-03-29 Matsushita Electric Ind Co Ltd Input/output program control unit
JPS56152032A (en) * 1980-04-23 1981-11-25 Mitsubishi Electric Corp Input and output controlling method of electronic computer
JPS57212544A (en) * 1981-06-25 1982-12-27 Nec Corp Dispersed accumulation system of terminal equipmemt control program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5473533A (en) * 1977-11-24 1979-06-12 Casio Comput Co Ltd Extending system for system program
JPS5544662A (en) * 1978-09-25 1980-03-29 Matsushita Electric Ind Co Ltd Input/output program control unit
JPS56152032A (en) * 1980-04-23 1981-11-25 Mitsubishi Electric Corp Input and output controlling method of electronic computer
JPS57212544A (en) * 1981-06-25 1982-12-27 Nec Corp Dispersed accumulation system of terminal equipmemt control program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011168424A (en) * 2010-02-17 2011-09-01 Kubota Corp Ceramic member for molten metal, and method for producing the same

Similar Documents

Publication Publication Date Title
US4975838A (en) Duplex data processing system with programmable bus configuration
EP0330475B1 (en) Configuration control system
JPS5914778B2 (en) data processing equipment
US5475814A (en) Self diagnosis of a SCSI controller through an I/O port for data transmission/data reception modes of operation
JPH04363746A (en) Microcomputer system having dma function
CA1178378A (en) High-speed external memory system
JPH0776932B2 (en) Data transmission method
JP2579170B2 (en) Memory card
JPS5827530B2 (en) Program loading method
JPS6242233A (en) Module formation system
JPS642978B2 (en)
JPH03668B2 (en)
JPH087738B2 (en) Endian conversion method
JP2576236B2 (en) Communication method of programmable controller
JP3294305B2 (en) Data processing method for remote monitoring and control system
JP2710777B2 (en) Test circuit for intermediate control unit
JPS6190204A (en) Linking method of programmable controller
JP2561366B2 (en) Data transfer device having function confirmation function
JPS6311778Y2 (en)
JPS5827532B2 (en) System operation control device for data transmission system
JP2508982B2 (en) In-device control method
JP2643803B2 (en) Microcomputer
JP2792491B2 (en) Emulation device
JPH04148344A (en) Rom emulator
JPH02201559A (en) Hierarchical memory controller