JPH02103640A - Ｃｐｕを有する装置の試験システム - Google Patents
Ｃｐｕを有する装置の試験システムInfo
- Publication number
- JPH02103640A JPH02103640A JP63256200A JP25620088A JPH02103640A JP H02103640 A JPH02103640 A JP H02103640A JP 63256200 A JP63256200 A JP 63256200A JP 25620088 A JP25620088 A JP 25620088A JP H02103640 A JPH02103640 A JP H02103640A
- Authority
- JP
- Japan
- Prior art keywords
- test
- device under
- under test
- testing
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 135
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＰＵを有する装置を試験する試験システム
に関する。
に関する。
ｃｐｕによって制御される装置（以後被試験装置と称す
る）の内部の各要素は内部のＣＰＵにより制御されるた
め、内部の各要素の状態を内部のＣＰＵにより変化させ
ながら試験する必要がある。
る）の内部の各要素は内部のＣＰＵにより制御されるた
め、内部の各要素の状態を内部のＣＰＵにより変化させ
ながら試験する必要がある。
このため、上記被試験装置の試験を行なうときは、従来
、被試験装置が持っている機能を利用して試験装置から
適当な信号を人力し、それに対応した動作から正常かど
うかを調べる方法か、被試験装置内に試験用のプログラ
ムを予め入れておく方法が用いられていた。
、被試験装置が持っている機能を利用して試験装置から
適当な信号を人力し、それに対応した動作から正常かど
うかを調べる方法か、被試験装置内に試験用のプログラ
ムを予め入れておく方法が用いられていた。
第２図は被試験装置が持っている機能を利用する方法の
７例を示すブロック図、第３図は被試験装置内に試験プ
ログラムを入れる方法の一例を示すブロック図である。
７例を示すブロック図、第３図は被試験装置内に試験プ
ログラムを入れる方法の一例を示すブロック図である。
試験装置３は、ＣＰ Ｕ １１、ＲＯＭ１２、ＲＡＭ１
３、ｌ１０１４、ＣＰ Ｕ Ｉｌニよッテ制御される要
素１５からなる被試験装置１を試験部２３により試験す
るものである。第２図の例では、被試験装置１は通常の
動作を行ない、試験装置３は信号線１８より被試験装置
１の制御信号や被試験装置１の入力信号を送り、被試験
装置１から信号線１８を通して出力される結果が正しい
かどうかを見る。第３図の例では信号線１６より試験装
置３がつながっているか見、つながっていれば被試験装
置１の試験プログラムに制御を移し、試験装置３は信号
線１８を通して被試験装置１の試験を行う。
３、ｌ１０１４、ＣＰ Ｕ Ｉｌニよッテ制御される要
素１５からなる被試験装置１を試験部２３により試験す
るものである。第２図の例では、被試験装置１は通常の
動作を行ない、試験装置３は信号線１８より被試験装置
１の制御信号や被試験装置１の入力信号を送り、被試験
装置１から信号線１８を通して出力される結果が正しい
かどうかを見る。第３図の例では信号線１６より試験装
置３がつながっているか見、つながっていれば被試験装
置１の試験プログラムに制御を移し、試験装置３は信号
線１８を通して被試験装置１の試験を行う。
上述した従来の方法のうち、被試験装置が持っている機
能を利用する方法では、被試験装置の動作が試験用に最
適化されていないため、試験装置から被試験装置に加え
る信号と、それに対する被試験装置の動作が複雑となり
、試験装置の規模が大きくなり、試験時間が長くなると
いう欠点がある。また、被試験装置内に試験用のプログ
ラムを入れる方法では、被試験装置内に余分なプログラ
ムがのるため、他のプログラムの量が制限されるか、コ
ストがかかるかし、また試験項目の変更に対して柔軟に
対応できないどう欠点がある。
能を利用する方法では、被試験装置の動作が試験用に最
適化されていないため、試験装置から被試験装置に加え
る信号と、それに対する被試験装置の動作が複雑となり
、試験装置の規模が大きくなり、試験時間が長くなると
いう欠点がある。また、被試験装置内に試験用のプログ
ラムを入れる方法では、被試験装置内に余分なプログラ
ムがのるため、他のプログラムの量が制限されるか、コ
ストがかかるかし、また試験項目の変更に対して柔軟に
対応できないどう欠点がある。
（ＢＥを解決するための手段）
本発明の、ＣＰＵを有する装置の試験システムは、
ＣＰＵ％ＲＯＭ％ＲＡＭ喝よびＣＰＵで制御される回路
部を構成要素とし、ＣＰＵで制御される回路部にはデー
タ受信機能を有し、ＲＯＭには受信したデータをＲＡＭ
に転送する制御プログラムが格納されている被試験装置
と、萌記被試験装置上で動作する試験用制御プログラム
を記憶しているＲＯＭ、そのＲＯＭの内容を前記被試験
装置へ送信する試験プログラム転送用バッファおよび試
験部を構成要素とする試験装置とで構成され、訪記被試
験装置と前記試験装置が接続されている時、前記試験装
置は前記被試験装置に対し前記試験用制御プログラムの
データを送出し、前記被試験装置は前記試験装置から受
信した試験用制御プログラムのデータをＲＡＭに転送し
、データ転送が完了した時点でＲＡＭに格納された試験
用制御プログラムに制御を移し、前記試験装置は前記試
験部により被試験装置の試験を行なう。
部を構成要素とし、ＣＰＵで制御される回路部にはデー
タ受信機能を有し、ＲＯＭには受信したデータをＲＡＭ
に転送する制御プログラムが格納されている被試験装置
と、萌記被試験装置上で動作する試験用制御プログラム
を記憶しているＲＯＭ、そのＲＯＭの内容を前記被試験
装置へ送信する試験プログラム転送用バッファおよび試
験部を構成要素とする試験装置とで構成され、訪記被試
験装置と前記試験装置が接続されている時、前記試験装
置は前記被試験装置に対し前記試験用制御プログラムの
データを送出し、前記被試験装置は前記試験装置から受
信した試験用制御プログラムのデータをＲＡＭに転送し
、データ転送が完了した時点でＲＡＭに格納された試験
用制御プログラムに制御を移し、前記試験装置は前記試
験部により被試験装置の試験を行なう。
試験装置から試験プログラムを被試験装置に転送して被
試験装置の試験を行なうので、試験装置が簡単となり、
試験時間も短かくなり、試験項目の変更に柔軟に対応で
きる。
試験装置の試験を行なうので、試験装置が簡単となり、
試験時間も短かくなり、試験項目の変更に柔軟に対応で
きる。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の、ｃｐｕを有する装置の試験システム
の一実施例のブロック図である。
の一実施例のブロック図である。
被試験装置１は、ＣＰＵＩＩ、ＲＯＭ ＋２、ＲＡＭ１
３、ｌ１０１４、ＣＰＵＩＩによって制御される要素１
５とからなり、試験装置２は試験部２３、被試験装置１
の試験プログラムが格納されているＲＯＭ２１、試験プ
ログラム転送用バッファと２２とからなりている。そし
て、被試験装置１と試験装置２は、試験装置２が被試験
装置１につながっているかどうかを見る信号線１６．試
験プログラム転送用信号線１７、入出力信号線１８で接
続されている。
３、ｌ１０１４、ＣＰＵＩＩによって制御される要素１
５とからなり、試験装置２は試験部２３、被試験装置１
の試験プログラムが格納されているＲＯＭ２１、試験プ
ログラム転送用バッファと２２とからなりている。そし
て、被試験装置１と試験装置２は、試験装置２が被試験
装置１につながっているかどうかを見る信号線１６．試
験プログラム転送用信号線１７、入出力信号線１８で接
続されている。
次に、本実施例の動作を説明する。
被試験装置１は電源入力時にＲＯＭ１２内のプログラム
を実行する。まず、信号１ａ１８により試験装置２が被
試験装置１につながっているか見る。つながっていなけ
れば通常の動作に入る。つながっていると、試験装置２
は信号線１７を通してＲＯＭ２１内の試験プログラムを
被試験装置１内のＲＡＭ１３に転送してＲＡＭ１３内の
試験プログラムに制御を移す。この後、試験装置２は試
験部２３から信号線１８を通して被試験装置１の要素１
５に試験デ７りを送り、その結果を信号線１８を通して
試験部２３に人力することにより被試験装置１の試験を
行なう。
を実行する。まず、信号１ａ１８により試験装置２が被
試験装置１につながっているか見る。つながっていなけ
れば通常の動作に入る。つながっていると、試験装置２
は信号線１７を通してＲＯＭ２１内の試験プログラムを
被試験装置１内のＲＡＭ１３に転送してＲＡＭ１３内の
試験プログラムに制御を移す。この後、試験装置２は試
験部２３から信号線１８を通して被試験装置１の要素１
５に試験デ７りを送り、その結果を信号線１８を通して
試験部２３に人力することにより被試験装置１の試験を
行なう。
以上説明したように本発明は、試験前に試験装置から試
験プログラムを被試験装置に転送し、被試験装置は転送
されたプログラムをＲＡＭ上にうつし、ＲＡＭ上の試験
プログラムに制御を移し、被試験装置の試験を行うこと
により、ＲＯＭ上に試験プログラムを持つときと同様に
短時間で試験を行なうことができ、また試験装置が簡単
となり、また被試験装置の機能を利用する方法よりもわ
ずかに試験装置内の試験プログラムを増加させるだけで
すみ、また試験項目の変更に対しては、試験装置にある
ＲＯＭの内容を変更すれば良く、被試験装置のＲＯＭの
変更をしなくて良いので柔軟に対応できるという効果が
ある。
験プログラムを被試験装置に転送し、被試験装置は転送
されたプログラムをＲＡＭ上にうつし、ＲＡＭ上の試験
プログラムに制御を移し、被試験装置の試験を行うこと
により、ＲＯＭ上に試験プログラムを持つときと同様に
短時間で試験を行なうことができ、また試験装置が簡単
となり、また被試験装置の機能を利用する方法よりもわ
ずかに試験装置内の試験プログラムを増加させるだけで
すみ、また試験項目の変更に対しては、試験装置にある
ＲＯＭの内容を変更すれば良く、被試験装置のＲＯＭの
変更をしなくて良いので柔軟に対応できるという効果が
ある。
第１図は本発明の、ＣＰＵを有する装置の試験システム
の一実施例のブロック図、第２図は被試験装置が持って
いる機能を利用する方法の一例を示すブロック図、第３
図は被試験装置内に試験プログラムを入れる方法の一例
を示すブロック図である。 １・・・被試験装置、 ２・・・試験装置、 １１−ＣＰ Ｕ 。 １２−ＲＯＭ 。 １３−ＲＡＭ。 ｔ４−Ｉ ／ Ｏｌ ＋５−ＣＰ Ｕ １１によって制御される要素、１６−
・試験装置２がつながっているかどうか被試験装置１が
見るための信号線、 １７−・試験用プログラム転送用信号線、１８・・・被
試験装置１の人出力信号線、２１−一試験用プログラム
が格納されているＲＯＭ、２２−・・試験用プログラム
転送用バッファ、２３−・・試験部。
の一実施例のブロック図、第２図は被試験装置が持って
いる機能を利用する方法の一例を示すブロック図、第３
図は被試験装置内に試験プログラムを入れる方法の一例
を示すブロック図である。 １・・・被試験装置、 ２・・・試験装置、 １１−ＣＰ Ｕ 。 １２−ＲＯＭ 。 １３−ＲＡＭ。 ｔ４−Ｉ ／ Ｏｌ ＋５−ＣＰ Ｕ １１によって制御される要素、１６−
・試験装置２がつながっているかどうか被試験装置１が
見るための信号線、 １７−・試験用プログラム転送用信号線、１８・・・被
試験装置１の人出力信号線、２１−一試験用プログラム
が格納されているＲＯＭ、２２−・・試験用プログラム
転送用バッファ、２３−・・試験部。
Claims (1)
- １、ＣＰＵ、ＲＯＭ、ＲＡＭおよびＣＰＵで制御される
回路部を構成要素とし、ＣＰＵで制御される回路部には
データ受信機能を有し、ＲＯＭには受信したデータをＲ
ＡＭに転送する制御プログラムが格納されている被試験
装置と、前記被試験装置上で動作する試験プログラムを
記憶しているＲＯＭ、そのＲＯＭの内容を前記被試験装
置へ送信する試験プログラム転送用バッファおよび試験
部を構成要素とする試験装置とで構成され、前記被試験
装置と前記試験装置が接続されている時、前記試験装置
は前記被試験装置に対し前記試験プログラムのデータを
送出し、前記被試験装置は前記試験装置から受信した試
験プログラムのデータをＲＡＭに転送し、データ転送が
完了した時点でＲＡＭに格納された試験プログラムに制
御を移し、前記試験装置は前記試験部により被試験装置
の試験を行なう、ＣＰＵを有する装置の試験システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256200A JP2917275B2 (ja) | 1988-10-11 | 1988-10-11 | Ｃｐｕを有する装置の試験システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256200A JP2917275B2 (ja) | 1988-10-11 | 1988-10-11 | Ｃｐｕを有する装置の試験システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02103640A true JPH02103640A (ja) | 1990-04-16 |
| JP2917275B2 JP2917275B2 (ja) | 1999-07-12 |
Family
ID=17289304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63256200A Expired - Fee Related JP2917275B2 (ja) | 1988-10-11 | 1988-10-11 | Ｃｐｕを有する装置の試験システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917275B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0471053U (ja) * | 1990-11-01 | 1992-06-23 | ||
| US6981179B1 (en) | 1999-04-23 | 2005-12-27 | Sharp Kabushiki Kaisha | Microcomputer having built-in nonvolatile memory and check system thereof and IC card packing microcomputer having built-in nonvolatile memory and check system thereof |
| US7594539B2 (en) | 2004-02-19 | 2009-09-29 | Panasonic Corporation | Heat exchange type ventilator |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56121153A (en) * | 1980-02-27 | 1981-09-22 | Tamura Electric Works Ltd | Self-diagnostic system of electronic apparatus |
| JPS59117645A (ja) * | 1982-12-25 | 1984-07-07 | Nippon Telegr & Teleph Corp <Ntt> | 計算機システムの試験方法 |
-
1988
- 1988-10-11 JP JP63256200A patent/JP2917275B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56121153A (en) * | 1980-02-27 | 1981-09-22 | Tamura Electric Works Ltd | Self-diagnostic system of electronic apparatus |
| JPS59117645A (ja) * | 1982-12-25 | 1984-07-07 | Nippon Telegr & Teleph Corp <Ntt> | 計算機システムの試験方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0471053U (ja) * | 1990-11-01 | 1992-06-23 | ||
| US6981179B1 (en) | 1999-04-23 | 2005-12-27 | Sharp Kabushiki Kaisha | Microcomputer having built-in nonvolatile memory and check system thereof and IC card packing microcomputer having built-in nonvolatile memory and check system thereof |
| US7594539B2 (en) | 2004-02-19 | 2009-09-29 | Panasonic Corporation | Heat exchange type ventilator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2917275B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| EP0242255A3 (en) | Circuit testing system | |
| JPH02103640A (ja) | Ｃｐｕを有する装置の試験システム | |
| EP0457115A2 (en) | Data processing device with test control circuit | |
| US5499347A (en) | System having multiple data flow processors and switching unit for selectively supplying packets containing data from packet transmitter to any selected data flow processor | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JPH0376352A (ja) | 擬似試験装置 | |
| JP2773483B2 (ja) | 半導体試験装置 | |
| JPS6476246A (en) | System for testing common bus | |
| JPS5493903A (en) | Test system for backup circuit | |
| JPH01253343A (ja) | 通信制御装置 | |
| JPS61282940A (ja) | イベントテ−ブルを用いた制御プログラム検査方式 | |
| JPS6384344A (ja) | 異常フレ−ム処理検査方式 | |
| JPS581235A (ja) | 通信バスデ−タ転送方式 | |
| JPS6347385B2 (ja) | ||
| JPS61859A (ja) | 臨床検査デ−タ処理装置 | |
| JPH0417050A (ja) | ワンチップマイクロコンピュータ | |
| JPS61127253A (ja) | フアイル転送試験方式 | |
| JPH04260151A (ja) | 通信制御装置 | |
| JPH0296842A (ja) | 分散処理装置試験方法 | |
| JPS6146546A (ja) | 擬似入出力アダプタ制御方式 | |
| JPH04294657A (ja) | 通信装置の試験方式 | |
| JPS59111546A (ja) | 計算機システムの試験方式 | |
| JPH04329378A (ja) | 電源制御装置用自動試験方式 | |
| JPH01266649A (ja) | サブチャネル試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |