JPH01216443A - デバッグ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 反亙欠１ 本発明はデバッグ回路に関し、特にソフトウェアプログ
ラムを実行する情報処理装置のデバッグ回路に関する。

。 従」す１街 従来のこの種の情報処理装置のデバッグ回路を第２図を
参照して説明する。第２図は従来の情報処理装置のデバ
ッグ回路の一例であり、ソフトウェアプログラムの実行
中の命令語を格納する命令語レジスタ１と、命令語レジ
スタ１に格納された命令語のビットパターンと比較すべ
きビットパターンを保持する比較レジスタ２とを持ち、
命令語レジスタ１の各ビットの値は信号１０１−１〜１
０１−ｎに出力され対応する比較レジスタ２の各ビット
の値の出力信号１０２−１〜１０２−ｎと一致検出回路
４により比較される。全ビットが一致すると、−敷積出
回路４はプログラム停止信号１０６を出力し、この信号
１０６を受けてプログラム制御手段５は情報処理装置の
プログラムの実行を停止させる。

尚、ソフトウェアプログラムの実行を制御するプログラ
ム制御手段５の指示１０７により、プログラムの実行中
の命令語が順次命令語レジスタ１に格納され、プログラ
ムの実行が行われるようになっている。

情報処理装置の運用者は、障害調査や装置評価時のデバ
ッグ等の目的で特定の命令語が出現した時実行を停止さ
せたいという様な場合に、その命令語を比較レジスタ２
にセットしてからソフトウェアプログラムを実行させる
ようにしている。

上述した従来の情報処理装置のデバッグ回路は、命令語
レジスタと比較レジスタとの内容の一致を検出するため
に命令語のビット利金てを比較しているため、命令語レ
ジスタに格納される命令語と比較レジスタに保持されて
いる比較命令語の全ビットが一致する場合以外はプログ
ラムを停止させることができない。

つまり、命令語中の命令コードの一部、アドレスシラブ
ルのみ、または他のビット列の組合せ（命令語中で連続
していないビット列も含む）といった様な命令語中の任
意の部分のビット列のビットパターンが一致した時にプ
ログラムを停止させることができないという欠点がある
。そのため、上記の様な命令語の特定の部分が特定のビ
ットパターンとなった時にハードウェアがどの様な動作
を行うかを追跡することが困難である。

几匪立旦週 本発明の目的は上述の欠点を除去し、命令話中の任意の
部分のビット列のビットパターンの一致でプログラムの
停止が行えるようにしたデバ・フグ回路を提供すること
である。

几王立」メ 本発明によれば、実行中のプログラムの命令語と予め定
められたビットパターンとを比較してこの比較結果によ
りプログラムの停止を制御するようにしたデバッグ回路
であって、前記命令語と前記ビットパターンとの比較す
べきビット位置を予め設定する手段と、前記比較すべき
ビット位置の各ビットが前記命令語と前記ビットパター
ンとの間で全て一致したとき前記実行中のプログラムの
停止指示をなす手段とを含むことを特徴とするデバッグ
回路が得られる。

実施例 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の回路であり、命令語レジス
タ１、比較レジスタ２、マスクレジスタ３、−数枚出回
路４、図示せぬプログラム制御手段から構成されている
。

まず、情報処理装置の運用者が、ソフトウェアプログラ
ム実行中に出現したらプログラムを停止させたいと考え
る命令語中の任意の部分のビット列のビットパターンを
比較レジスタ２にセットする（第１図中２の斜線の部分
）、この時、比較したいビット列以外は任意の値をセッ
トしてかまわない。

次に、上述した比較したいビット列以外のビットに対応
するマスクレジスタ３のビットを“１”にセットする（
第１図中３の横線の部分）。

その後、ソフトウェアプログラムを実行させると、命令
語レジスタ１に次々と実行中の命令語が格納される。命
令語レジスタ１に格納された命令語の各ビットの値は信
号１０１−１〜１０１−ｎとして出力され、夫々のビッ
トに対応する比較レジスタ２のビットの値の出力信号１
０２−１〜１０２−ｎと共に、−数枚出回路４の中の比
較回路５１−１〜５１−ｎの入力となる。

信号１０１−１〜１０１−ｎと信号１０２−１〜１０２
−ｎの多値が一致すると、比較回路５１−１〜５１−ｎ
はビット一致信号１０３−１〜１０３−ｎに夫々“１”
を出力する。このビット一致信号１０３−１〜１０３−
ｎ対応するマスクレジスタ３のビットの値の出力信号１
０４１〜１０４−ｎと共にオア回路５２−１〜５２−ｎ
の入力となり、信号１０３−１〜１０３−’ｎか信号１
０４−１〜１０４−ｎのいずれかが“１”であればオア
回路５２−１〜５２−ｎは命令語一致信号１０５−１〜
１０５−ｎに“１”を出力する。従って、マスクレジス
タ３で“１″にセットされているビットは命令語レジス
タ１と比較レジスタ２との間で一致しているかいないか
にかかわらず一致しているとみなされる。

命令語の全ビットの命令語一致信号１０５−１〜１０５
−ｎがアンド回路５３の入力となり、全ビットの命令一
致信号１０５−１〜１０５−ｎが“１”となったときプ
ログラム停止信号１０６を出力する。この信号１０６を
受けて図示せぬプログラム制御手段はプロダラムを停止
させる。

マスクレジスタ３で１″にセットされているビットは比
較の対象とならないため、命令語の任意の部分のビット
列のビットパータンが出現したときにプログラムを停止
でき、ソフトウェアプログラムの特定の点でのハードウ
ェアの動作の追跡が容易となる。

また、出現したらプログラムの実行を停止させたいビッ
ト列のパターンの値や大きさも自由に変更できる。

発明の詳細 な説明した様に本発明では、比較をマスクするビット位
置を指示するマスクレジスタを有することにより、命令
語の全てのビットでなく任意の部分のビット列に特定の
ビットパターンが出現した時にプログラムを停止させる
ことが可能となり、そのビット列の大きさや組合せを自
由に変更することができる。

例えば、特定の命令コードとアドレスシラブル中のペー
スレジスタ番号の組合せが出現したら、他のビットの値
にかかわらずにソフトウェアプログラムを停止させたい
といったことが可能となり、デバッグが容易となる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は従来の
デバッグ回路の例を示す図である。 主要部分の符号の説明 １・・・・・・命令語レジスタ ２・・・・・・比較レジスタ ３・・・・・・マスクレジスタ ４・・・・・・−数構出回路 ５・・・・・・プログラム制御手段

Claims (1)

【特許請求の範囲】
1. （１）実行中のプログラムの命令語と予め定められたビ
   ットパターンとを比較してこの比較結果によりプログラ
   ムの実行の停止を制御するようにしたデバッグ回路であ
   って、前記命令語と前記ビットパターンとの比較すべき
   ビット位置を予め設定する手段と、前記比較すべきビッ
   ト位置の各ビットが前記命令語と前記ビットパターンと
   の間で全て一致したとき前記実行中のプログラムの停止
   指示をなす手段とを含むことを特徴とするデバッグ回路
   。