JPS6379136A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS6379136A JPS6379136A JP22539186A JP22539186A JPS6379136A JP S6379136 A JPS6379136 A JP S6379136A JP 22539186 A JP22539186 A JP 22539186A JP 22539186 A JP22539186 A JP 22539186A JP S6379136 A JPS6379136 A JP S6379136A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- bits
- circuit
- output
- addressing mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004048 modification Effects 0.000 claims description 9
- 238000012986 modification Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 230000010365 information processing Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御装置に関し、特に情
報処理装置におけるマイクロ命令語の条件分岐を行なう
マイクロプログラム制御装置に関する。
報処理装置におけるマイクロ命令語の条件分岐を行なう
マイクロプログラム制御装置に関する。
−ｍにこの種のマイクロプログラム制御装置は、マイク
ロ命令語の条件を判定しつつ、処理を行なう場合、例え
ば、ある条件ａが成立すれば、処理へを行なった後、処
理Ｃを行ない、条件ａが成立しない時には、処理Ｂを行
なった後処理Ｃを行なうというように動作するように制
御するが制御記憶装置では、まず条件ａが成立するかど
うかで条件分岐を行ない、成立すれば処理へのルーチン
へ分岐し、成立しない場合には処理Ｂのルーチンへ分岐
することによって処理を行なう。
ロ命令語の条件を判定しつつ、処理を行なう場合、例え
ば、ある条件ａが成立すれば、処理へを行なった後、処
理Ｃを行ない、条件ａが成立しない時には、処理Ｂを行
なった後処理Ｃを行なうというように動作するように制
御するが制御記憶装置では、まず条件ａが成立するかど
うかで条件分岐を行ない、成立すれば処理へのルーチン
へ分岐し、成立しない場合には処理Ｂのルーチンへ分岐
することによって処理を行なう。
上述した従来のマイクロプログラム制御装置は、処理Ａ
、処ｆｉＢともマイクロ命令の動作１ステツプで実行で
き、かつ、処理Ａを指示するマイクロ命令語のピッ１〜
パターンと、処理Ｂを指示するマイクロ命令語のピッ１
〜パターンが数ビットを除いて同じであるという場合に
おいても、処理Ａ、 Ｂそれぞれのステップのマイクロ
命令語を制御記憶装置上に書込んでおかなければならな
いという欠点があり、制御記憶の容量の増大を招く原因
となっていた。
、処ｆｉＢともマイクロ命令の動作１ステツプで実行で
き、かつ、処理Ａを指示するマイクロ命令語のピッ１〜
パターンと、処理Ｂを指示するマイクロ命令語のピッ１
〜パターンが数ビットを除いて同じであるという場合に
おいても、処理Ａ、 Ｂそれぞれのステップのマイクロ
命令語を制御記憶装置上に書込んでおかなければならな
いという欠点があり、制御記憶の容量の増大を招く原因
となっていた。
本発明のマイクロプログラム制御装置は、各々が定まっ
た制御機能を有する複数のフィールドがち１語が構成さ
れるマイクロ命令語を複数語格納する制御記憶装置と、
この制御記憶装置から読出されたマイクロ命令語の１つ
以」二のフィールドによって指示される条件が成立する
が否かを判定する条件判定回路と、この条件判定回路の
出力する判定結果に応じて制御記憶から読出されたマイ
クロ命令語の一つ以上のフィールドの出力を修飾する修
飾回路とを有している。
た制御機能を有する複数のフィールドがち１語が構成さ
れるマイクロ命令語を複数語格納する制御記憶装置と、
この制御記憶装置から読出されたマイクロ命令語の１つ
以」二のフィールドによって指示される条件が成立する
が否かを判定する条件判定回路と、この条件判定回路の
出力する判定結果に応じて制御記憶から読出されたマイ
クロ命令語の一つ以上のフィールドの出力を修飾する修
飾回路とを有している。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示す。第１図において、本
実施例はマイクロ命令のアドレスを保持するアドレスレ
ジスタ１と、これに接続される制御記憶装置２と、制御
記憶装置２に接続される条件判定回路３と、条件判定回
路３に接続されるフリップフロップ４と、制御記憶装置
２およびフリップフロップ４に接続されている修飾回路
５とを含む。制御記憶装置２はアドレスレジスタ１の保
持するアドレスが信号線１０１を通して与えられると、
指定されたアドレスのマイクロ命令語を読出し、フィー
ルドｉ、ｉｉ、ｉｉｉの内容を各々信号線１０２，１０
３，１０４上に出力する。条件判定回路３は信号線１０
５を介して与えられるフリップフロップ２０の条件入力
について、信号線１０４を介してフィールド前で指示さ
れる条件が成立するか否かを判定し、その結果を信号線
１０６を介して、フリップフロップ４に出力する。
実施例はマイクロ命令のアドレスを保持するアドレスレ
ジスタ１と、これに接続される制御記憶装置２と、制御
記憶装置２に接続される条件判定回路３と、条件判定回
路３に接続されるフリップフロップ４と、制御記憶装置
２およびフリップフロップ４に接続されている修飾回路
５とを含む。制御記憶装置２はアドレスレジスタ１の保
持するアドレスが信号線１０１を通して与えられると、
指定されたアドレスのマイクロ命令語を読出し、フィー
ルドｉ、ｉｉ、ｉｉｉの内容を各々信号線１０２，１０
３，１０４上に出力する。条件判定回路３は信号線１０
５を介して与えられるフリップフロップ２０の条件入力
について、信号線１０４を介してフィールド前で指示さ
れる条件が成立するか否かを判定し、その結果を信号線
１０６を介して、フリップフロップ４に出力する。
修飾回路５は、信号線１０３上のフィールドｊｊの制御
出力を、信号線１０７を介して与えられる判定結果に従
って、修飾し、その結果を信号線１０８に出力する。
出力を、信号線１０７を介して与えられる判定結果に従
って、修飾し、その結果を信号線１０８に出力する。
フリップフロップ２０は、本実施例を含む情報処理装置
が３１ビツトアドレツシングモードであるか否かを示し
、切替回路４０は本実施例を含む情報処理装置の演算回
路に接続されると共に修飾回路５からの信号線１０８に
接続されている。切替回路４０は、修飾回路５の制御信
号が“Ｑ ”であれば信号線１０９上の演算出力３２ビ
ツトをそのまま信号線１１０上に出力し、修飾回路５の
制御信号が１“°であれば、演算回路３０の演算出力の
下位３１ビツトを有効とし、上位１ビツトは０サプレス
して出力し、制御信号が２′′であれば下位２８ビツト
を有効とし上位４ピツＩ・をＱすブレスして出力する機
能を有する。条件判定回路３は、信号線１０４のフィー
ルドｉｉｉの指示がυ゛の時はＱ“″を信号線１０６に
出力し、信号線１０４が°゛１′′の時は信号線１０５
の状態に応じ、３１ビツトアドレツシングモードであれ
ば信号線１０６に“°１“を出力し、それ以外の時には
”Ｑ”を出力する。修飾回路５はフリップフロップ４の
信号がＱ”の時には、制御記憶装置２のフィールドｊｊ
の内容をそのまま信号線１０８に出力し、フリップフロ
ップ４の信号が°゛１゛。
が３１ビツトアドレツシングモードであるか否かを示し
、切替回路４０は本実施例を含む情報処理装置の演算回
路に接続されると共に修飾回路５からの信号線１０８に
接続されている。切替回路４０は、修飾回路５の制御信
号が“Ｑ ”であれば信号線１０９上の演算出力３２ビ
ツトをそのまま信号線１１０上に出力し、修飾回路５の
制御信号が１“°であれば、演算回路３０の演算出力の
下位３１ビツトを有効とし、上位１ビツトは０サプレス
して出力し、制御信号が２′′であれば下位２８ビツト
を有効とし上位４ピツＩ・をＱすブレスして出力する機
能を有する。条件判定回路３は、信号線１０４のフィー
ルドｉｉｉの指示がυ゛の時はＱ“″を信号線１０６に
出力し、信号線１０４が°゛１′′の時は信号線１０５
の状態に応じ、３１ビツトアドレツシングモードであれ
ば信号線１０６に“°１“を出力し、それ以外の時には
”Ｑ”を出力する。修飾回路５はフリップフロップ４の
信号がＱ”の時には、制御記憶装置２のフィールドｊｊ
の内容をそのまま信号線１０８に出力し、フリップフロ
ップ４の信号が°゛１゛。
である時には、信号線１０３の内容が“Ｑ ”であれば
“′す゛を信号線１０８に出力し、制御記憶装置２の信
号が１゛であれば信号線１０８に１”を出力し、信号線
１０３が“２′の時には、“１゛を信号線に出力する。
“′す゛を信号線１０８に出力し、制御記憶装置２の信
号が１゛であれば信号線１０８に１”を出力し、信号線
１０３が“２′の時には、“１゛を信号線に出力する。
次に本マイクロプログラム制御装置においてはアドレ・
ソシングモードを判別して３１ビツトアドレツシングモ
ードなら、演算回路３０の出力の下位３１ビツトを取出
し、そうでなければ下位２８ビツトを取出そうとする時
、まず第１ステツプで制御記憶装置２の信号線１０４に
“１゛′を出力し条件判定回路３を作動させて、アドレ
ッシングモードを判別し、その結果をフリップフロップ
４にセラＩ・する。次の第２ステ・ツブでは、制御記憶
装置２の信号線１０３に２”を出力して、切替回路４０
に対して、２８ビツトを有効とするように指示する。修
飾回路５はフリップフロップ４にセ・ｙｌ・された判定
結果に応じ３１ピツ）・アドレッシングモードであれば
、信号線１０８に１“°を出力して、３１ビットを有効
とするように切替回路４０に指示し、３１ビツトアドレ
ツシングモードでなければ信号線１０８に信号線１０３
の２°′をそのまま出力し２８ピツＩ・を有効とするよ
うに指示する。
ソシングモードを判別して３１ビツトアドレツシングモ
ードなら、演算回路３０の出力の下位３１ビツトを取出
し、そうでなければ下位２８ビツトを取出そうとする時
、まず第１ステツプで制御記憶装置２の信号線１０４に
“１゛′を出力し条件判定回路３を作動させて、アドレ
ッシングモードを判別し、その結果をフリップフロップ
４にセラＩ・する。次の第２ステ・ツブでは、制御記憶
装置２の信号線１０３に２”を出力して、切替回路４０
に対して、２８ビツトを有効とするように指示する。修
飾回路５はフリップフロップ４にセ・ｙｌ・された判定
結果に応じ３１ピツ）・アドレッシングモードであれば
、信号線１０８に１“°を出力して、３１ビットを有効
とするように切替回路４０に指示し、３１ビツトアドレ
ツシングモードでなければ信号線１０８に信号線１０３
の２°′をそのまま出力し２８ピツＩ・を有効とするよ
うに指示する。
以上説明したように本発明は、２つのステップのマイク
ロ命令語でアドレッシングモードに対応した演算出力を
取出すことが出来るが、本発明を適用しない従来のマイ
クロプログラム制御装置では、３１ビツトの演算出力を
取出す第２のステップと、２８ビツトの演算出力を取出
す第３のステップを用意し、さらにアドレッシングモー
ドをテストして、３１ビツトアドレツシングモードであ
れば第２のステップへ、そうでなければ第３のステップ
へ分岐する第１のステップの計３ステップのマイクロ命
令語を要する。
ロ命令語でアドレッシングモードに対応した演算出力を
取出すことが出来るが、本発明を適用しない従来のマイ
クロプログラム制御装置では、３１ビツトの演算出力を
取出す第２のステップと、２８ビツトの演算出力を取出
す第３のステップを用意し、さらにアドレッシングモー
ドをテストして、３１ビツトアドレツシングモードであ
れば第２のステップへ、そうでなければ第３のステップ
へ分岐する第１のステップの計３ステップのマイクロ命
令語を要する。
さらに本実施例では、制御記憶のアクセスタイム及び、
情報処理装置全体のタロツクサイクルの関係でフリップ
フロップ４が設けであるが、回路のクロンクサイクルに
比べてアクセスタイムが充分早い場合には、フリップフ
ロップ４は必要ではなくこの場合、信号線１０４のアド
レッシングモード判別の指示と信号線１０３の切替回路
４０への指示を同一のステップを行なうことにより、わ
ずか１ステツプ費やすだけで、アドレッシングモードに
応じた演算出力を取出すことができる。
情報処理装置全体のタロツクサイクルの関係でフリップ
フロップ４が設けであるが、回路のクロンクサイクルに
比べてアクセスタイムが充分早い場合には、フリップフ
ロップ４は必要ではなくこの場合、信号線１０４のアド
レッシングモード判別の指示と信号線１０３の切替回路
４０への指示を同一のステップを行なうことにより、わ
ずか１ステツプ費やすだけで、アドレッシングモードに
応じた演算出力を取出すことができる。
第１図は本発明の一実施例を示す図である。
１・・・アドレスレジスタ、２・・・制御記憶装置、３
・・・条件判定回路、４・・・フリップフロップ、５・
・・修飾回路、１０・・・マイクロプログラム制御装置
、２０・・・フリップフロップ、３０・・・演算回路、
４０・・・切替回路。
・・・条件判定回路、４・・・フリップフロップ、５・
・・修飾回路、１０・・・マイクロプログラム制御装置
、２０・・・フリップフロップ、３０・・・演算回路、
４０・・・切替回路。
Claims (1)
- 各々が定まった制御機能を有する複数のフィールードか
ら１語が構成されるマイクロ命令語を複数語格納する制
御記憶装置と、該制御記憶装置から読出されたマイクロ
命令語によって指示される条件が成立するが否かを判定
する条件判定回路と、該条件判定回路の出力する判定結
果に応じて前記制御記憶装置から読出されたマイクロ命
令語の一つ以上のフィールドの出力を修飾する修飾回路
とを備えたことを特徴とするマイクロプログラム制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22539186A JPS6379136A (ja) | 1986-09-22 | 1986-09-22 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22539186A JPS6379136A (ja) | 1986-09-22 | 1986-09-22 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6379136A true JPS6379136A (ja) | 1988-04-09 |
Family
ID=16828624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22539186A Pending JPS6379136A (ja) | 1986-09-22 | 1986-09-22 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6379136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244330A (ja) * | 1989-03-17 | 1990-09-28 | Fujitsu Ltd | マイクロ制御処理装置のパイプライン化方式 |
-
1986
- 1986-09-22 JP JP22539186A patent/JPS6379136A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244330A (ja) * | 1989-03-17 | 1990-09-28 | Fujitsu Ltd | マイクロ制御処理装置のパイプライン化方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6643769B1 (en) | System and method for enabling selective execution of computer code | |
| JPS6388636A (ja) | マイクロコンピユ−タ | |
| JPS6379136A (ja) | マイクロプログラム制御装置 | |
| KR19990079373A (ko) | 마이크로컨트롤러의 바운더리 스캔 스탠다드 인터페이스를 이용한 디버깅 방법 | |
| JPS61246841A (ja) | 情報処理装置 | |
| US7243282B2 (en) | Method and apparatus for implementing multiple remote diagnose register chains | |
| JPS6319040A (ja) | 情報処理装置 | |
| JPS6253857B2 (ja) | ||
| JPH0792768B2 (ja) | マイクロコンピュータ | |
| JP2629359B2 (ja) | 論理シミュレータ | |
| JPS6113345A (ja) | タグ付デ−タ処理装置 | |
| JPS63163542A (ja) | テスト回路 | |
| JPS62297938A (ja) | マイクロプログラム制御装置 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPH01205799A (ja) | メモリ回路試験機 | |
| JPH0239325A (ja) | マイクロ・シーケンス制御方式 | |
| JPH0588946A (ja) | ヒストリメモリ書き込み方式 | |
| JPH01130228A (ja) | マイクロプログラム制御装置 | |
| JPH0363821A (ja) | マイクロプログラム制御装置 | |
| JPH0719117B2 (ja) | シ−ケンサのビツト演算回路 | |
| JPS59161750A (ja) | デバツグ装置におけるブレ−ク制御方式 | |
| JPH0644066A (ja) | 情報処理装置 | |
| JPS63129430A (ja) | マイクロプログラム制御装置 | |
| JPH06230958A (ja) | プロセッサ | |
| JPH0792902A (ja) | プログラマブルコントローラ |