JPH0588946A - ヒストリメモリ書き込み方式 - Google Patents
ヒストリメモリ書き込み方式Info
- Publication number
- JPH0588946A JPH0588946A JP3277019A JP27701991A JPH0588946A JP H0588946 A JPH0588946 A JP H0588946A JP 3277019 A JP3277019 A JP 3277019A JP 27701991 A JP27701991 A JP 27701991A JP H0588946 A JPH0588946 A JP H0588946A
- Authority
- JP
- Japan
- Prior art keywords
- history memory
- trace information
- value
- written
- condition code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】簡単な回路構成で、必要なトレース情報だけを
ヒストリメモリへ書き込むことができるようにする。 【構成】プログラムの条件分岐のためのコンディション
コード１１の値と命令ワード中のあるフィールドから供
給されるコントロールビット１３の値により、ヒストリ
メモリエネーブル信号１７を発生する。これら２つの信
号１１、１３の組み合わせにより、真に必要なトレース
情報だけをヒストリメモリに書き込むというきめ細かい
書き込み制御が可能となる。
ヒストリメモリへ書き込むことができるようにする。 【構成】プログラムの条件分岐のためのコンディション
コード１１の値と命令ワード中のあるフィールドから供
給されるコントロールビット１３の値により、ヒストリ
メモリエネーブル信号１７を発生する。これら２つの信
号１１、１３の組み合わせにより、真に必要なトレース
情報だけをヒストリメモリに書き込むというきめ細かい
書き込み制御が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体試験装置等で使用
されるヒストリメモリへの書き込み制御方式に関する。
されるヒストリメモリへの書き込み制御方式に関する。
【０００２】
【従来技術及びその問題点】半導体試験装置等において
は、従来からテストプログラムによりテストベクトルを
測定対象（ＤＵＴ）に与えて、その応答によってＤＵＴ
の良否等を判断していた。このような試験装置では、Ｄ
ＵＴからの応答によってテストプログラムの実行シーケ
ンスを変化させることにより、試験装置の動作に柔軟性
を与えて、複雑なテストシーケンスを可能になるように
構成されていた。
は、従来からテストプログラムによりテストベクトルを
測定対象（ＤＵＴ）に与えて、その応答によってＤＵＴ
の良否等を判断していた。このような試験装置では、Ｄ
ＵＴからの応答によってテストプログラムの実行シーケ
ンスを変化させることにより、試験装置の動作に柔軟性
を与えて、複雑なテストシーケンスを可能になるように
構成されていた。
【０００３】従って、このような装置でテストプログラ
ムのデバッグを行っている場合等には、ユーザがそのテ
ストプログラムの実際の実行シーケンスを知ることは、
通常のコンピュータプログラムのデバッグと同様に、大
いに有効である。また、実際のＤＵＴを試験する場合で
も、テストプログラムのシーケンスを調べることが有益
な場合もある。そこで、従来からテストプログラムの実
行順序を示すトレース情報をヒストリメモリと呼ばれる
メモリに記憶することが行われていた。
ムのデバッグを行っている場合等には、ユーザがそのテ
ストプログラムの実際の実行シーケンスを知ることは、
通常のコンピュータプログラムのデバッグと同様に、大
いに有効である。また、実際のＤＵＴを試験する場合で
も、テストプログラムのシーケンスを調べることが有益
な場合もある。そこで、従来からテストプログラムの実
行順序を示すトレース情報をヒストリメモリと呼ばれる
メモリに記憶することが行われていた。
【０００４】実際のこのような試験装置においては、ヒ
ストリメモリの深さはテストメモリに比べてはるかに浅
いので、トレース情報を無制限にヒストリメモリに書き
込んでいくとヒストリメモリがたちまち足りなくなって
しまう。また、たとえ充分なヒストリメモリを用意でき
たとしても、不必要なことが始めからわかっている情報
まで全てそこへ書き込んでしまうと、かえって解析しに
くいものになる。
ストリメモリの深さはテストメモリに比べてはるかに浅
いので、トレース情報を無制限にヒストリメモリに書き
込んでいくとヒストリメモリがたちまち足りなくなって
しまう。また、たとえ充分なヒストリメモリを用意でき
たとしても、不必要なことが始めからわかっている情報
まで全てそこへ書き込んでしまうと、かえって解析しに
くいものになる。
【０００５】そのため、従来のヒストリメモリ書き込み
制御方式においては、多くのカウンタを利用してヒスト
リメモリへの取り込み範囲を指定することにより、長大
なテストベクトルに対するトレース情報をヒストリメモ
リへ書き込んでいた。
制御方式においては、多くのカウンタを利用してヒスト
リメモリへの取り込み範囲を指定することにより、長大
なテストベクトルに対するトレース情報をヒストリメモ
リへ書き込んでいた。
【０００６】しかしながら、このような従来方式では、
回路が複雑になり、またトレース情報の取り込み範囲を
きめ細かく設定するのは困難であるため、大きなテスト
ベクトルについてのトレース情報をヒストリメモリへ書
き込む際には無駄な情報まで書き込んでしまい、大きな
容量のヒストリメモリが必要となりがちであった。
回路が複雑になり、またトレース情報の取り込み範囲を
きめ細かく設定するのは困難であるため、大きなテスト
ベクトルについてのトレース情報をヒストリメモリへ書
き込む際には無駄な情報まで書き込んでしまい、大きな
容量のヒストリメモリが必要となりがちであった。
【０００７】
【発明の目的】本発明の目的は、簡単な構成で柔軟な制
御を行うことのできるヒストリメモリ制御方式を提供す
ることにある。
御を行うことのできるヒストリメモリ制御方式を提供す
ることにある。
【０００８】
【発明の概要】上述の目的を達成するため、本発明の一
実施例では、命令単位でヒストリメモリへの書き込みの
可否を定めることができるようにし、この可否情報と条
件判断の結果を表すコンディションコードの値の組み合
わせから、トレース情報をヒストリメモリへ書き込むか
否かを決める。
実施例では、命令単位でヒストリメモリへの書き込みの
可否を定めることができるようにし、この可否情報と条
件判断の結果を表すコンディションコードの値の組み合
わせから、トレース情報をヒストリメモリへ書き込むか
否かを決める。
【０００９】
【実施例】図１に本願発明の実施例の主要部のブロック
図を示す。半導体試験装置（図示せず）が、そのテスト
プログラムに従って、ＤＵＴ（図示せず）に対して一連
のテストベクトルを与える。これに対するＤＵＴからの
応答と期待値との比較等により発生されたコンディショ
ンコード１０１が図１の回路に与えられる。コンディシ
ョンコード１０１により、プログラム中の条件分岐命令
が実際に分岐を行うかどうかが決まる。このようなコン
ディションコードの発生それ自体、及びコンディション
コードを用いた条件分岐については、本願発明の直接の
要旨ではなく、また当業者には周知の事項であるため、
これ以上の説明は省略する。
図を示す。半導体試験装置（図示せず）が、そのテスト
プログラムに従って、ＤＵＴ（図示せず）に対して一連
のテストベクトルを与える。これに対するＤＵＴからの
応答と期待値との比較等により発生されたコンディショ
ンコード１０１が図１の回路に与えられる。コンディシ
ョンコード１０１により、プログラム中の条件分岐命令
が実際に分岐を行うかどうかが決まる。このようなコン
ディションコードの発生それ自体、及びコンディション
コードを用いた条件分岐については、本願発明の直接の
要旨ではなく、また当業者には周知の事項であるため、
これ以上の説明は省略する。
【００１０】さて、本願発明の実施例の回路には、更に
コントロールビット１０３が与えられる。これは、図２
に示すように、テストプログラムの命令ワード２０１中
の１つのフィールド２０３であり、これが“真”である
とき、当該命令についてヒストリメモリ１０９への取り
込みを行うことが可能となる。
コントロールビット１０３が与えられる。これは、図２
に示すように、テストプログラムの命令ワード２０１中
の１つのフィールド２０３であり、これが“真”である
とき、当該命令についてヒストリメモリ１０９への取り
込みを行うことが可能となる。
【００１１】図１の回路で、モードレジスタ１０５の出
力が“真”に設定されている場合は、コントロールビッ
ト１０３の値が“真”であるとき、コンディションコー
ド１０１の値が“真”になれば、ヒストリメモリエネー
ブル信号１０７が“真”になり、ヒストリメモリ１０９
が作動する。このとき、ヒストリメモリ１０９に取り込
まれるトレース情報１１１としては、例えば、その時点
での実行されていた命令のアドレス、読みだされてＤＵ
Ｔに与えられていたテストベクトルメモリのアドレス、
コンディションコードが“真”になった原因等を示す情
報（例えば、期待値と一致しない信号を出力したＤＵＴ
のピンの番号）がある。もちろん、必要に応じて、プロ
グラム実行／試験装置の動作／ＤＵＴの動作等のヒスト
リを知るのに有益なこれ以外の情報をヒストリメモリ１
０９に書き込んでもよい。またこれらの情報の一部の書
き込みを省略してもよい。
力が“真”に設定されている場合は、コントロールビッ
ト１０３の値が“真”であるとき、コンディションコー
ド１０１の値が“真”になれば、ヒストリメモリエネー
ブル信号１０７が“真”になり、ヒストリメモリ１０９
が作動する。このとき、ヒストリメモリ１０９に取り込
まれるトレース情報１１１としては、例えば、その時点
での実行されていた命令のアドレス、読みだされてＤＵ
Ｔに与えられていたテストベクトルメモリのアドレス、
コンディションコードが“真”になった原因等を示す情
報（例えば、期待値と一致しない信号を出力したＤＵＴ
のピンの番号）がある。もちろん、必要に応じて、プロ
グラム実行／試験装置の動作／ＤＵＴの動作等のヒスト
リを知るのに有益なこれ以外の情報をヒストリメモリ１
０９に書き込んでもよい。またこれらの情報の一部の書
き込みを省略してもよい。
【００１２】上の例ではコンディションコード１０１が
“真”の場合にヒストリメモリ１０９への書き込みが行
われるものとした。しかし、プログラムによっては、コ
ンディションコード１０１が通常は“真”であり、条件
動作が必要な場合に“偽”となるものもある。このよう
な場合には、モードレジスタ１０５が“偽”を出力する
ようにしておけばよい。つまり、プログラムを動作させ
る前にそれが上述の２つのモードのうちのどちらを取る
かによって、必要とされる値を設定入力１１３としてモ
ードレジスタ１０５に設定しておく必要がある。
“真”の場合にヒストリメモリ１０９への書き込みが行
われるものとした。しかし、プログラムによっては、コ
ンディションコード１０１が通常は“真”であり、条件
動作が必要な場合に“偽”となるものもある。このよう
な場合には、モードレジスタ１０５が“偽”を出力する
ようにしておけばよい。つまり、プログラムを動作させ
る前にそれが上述の２つのモードのうちのどちらを取る
かによって、必要とされる値を設定入力１１３としてモ
ードレジスタ１０５に設定しておく必要がある。
【００１３】更に、プログラムによっては、コンディシ
ョンコードの値が常時“真”あるいは“偽”を取るよう
になっているものもある。このような場合でも、上記実
施例は、モードレジスタ１０５の設定とコントロールビ
ット１０３の値に従って正しく動作することは言うまで
もない。
ョンコードの値が常時“真”あるいは“偽”を取るよう
になっているものもある。このような場合でも、上記実
施例は、モードレジスタ１０５の設定とコントロールビ
ット１０３の値に従って正しく動作することは言うまで
もない。
【００１４】なお、上述の実施例においては、半導体試
験装置に関して本発明を説明したが、本発明の適用範囲
はこれに限定されるものではない。
験装置に関して本発明を説明したが、本発明の適用範囲
はこれに限定されるものではない。
【００１５】
【効果】以上、詳細に説明したように、本発明によれ
ば、簡単な回路構成を用いてトレース情報のヒストリメ
モリへの書き込みの可否を命令単位に自由に指定するこ
とができるので、容量の少ないヒストリメモリを用いて
長大なテストベクトルに関するトレース情報の内のユー
ザが真に必要とする部分だけを選択して記録することが
できる。
ば、簡単な回路構成を用いてトレース情報のヒストリメ
モリへの書き込みの可否を命令単位に自由に指定するこ
とができるので、容量の少ないヒストリメモリを用いて
長大なテストベクトルに関するトレース情報の内のユー
ザが真に必要とする部分だけを選択して記録することが
できる。
【図１】本発明の一実施例を示す図。
【図２】本発明の一実施例で用いられる命令の形式を示
す図。
す図。
１０１：コンディションコード １０３：コントロールビット １０５：モードレジスタ １０７：ヒストリメモリエネーブル信号 １０９：ヒストリメモリ １１１：トレース情報 １１３：設定入力 ２０１：命令ワード ２０３：フィールド
Claims (2)
- 【請求項１】条件判断の結果を示すコンディションコー
ドと、実行中のプログラムの命令中のフィールドの値に
基づいて、ヒストリメモリへのトレース情報の書き込み
の可否を判定するヒストリメモリ書き込み方式。 - 【請求項２】前記トレース情報の書き込みが付勢される
前記コンディションコードの値を指定する手段を設けた
ことを特徴とする請求項１記載のヒストリメモリ書き込
み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3277019A JPH0588946A (ja) | 1991-09-27 | 1991-09-27 | ヒストリメモリ書き込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3277019A JPH0588946A (ja) | 1991-09-27 | 1991-09-27 | ヒストリメモリ書き込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0588946A true JPH0588946A (ja) | 1993-04-09 |
Family
ID=17577645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3277019A Pending JPH0588946A (ja) | 1991-09-27 | 1991-09-27 | ヒストリメモリ書き込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0588946A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009157036A1 (ja) * | 2008-06-24 | 2009-12-30 | 富士通株式会社 | 情報処理装置及び制御方法 |
-
1991
- 1991-09-27 JP JP3277019A patent/JPH0588946A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009157036A1 (ja) * | 2008-06-24 | 2009-12-30 | 富士通株式会社 | 情報処理装置及び制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5345580A (en) | Microprocessor device and emulator device thereof | |
| US4633417A (en) | Emulator for non-fixed instruction set VLSI devices | |
| US5850512A (en) | Bus analyzer and method for testing internal data paths thereof | |
| US5038348A (en) | Apparatus for debugging a data flow program | |
| US20040117605A1 (en) | Digital processor with programmable breakpoint/watchpoint trigger generation circuit | |
| JPH05233352A (ja) | マイクロプロセッサ | |
| KR950007886B1 (ko) | 정보처리장치의 자기시험회로 | |
| US6643769B1 (en) | System and method for enabling selective execution of computer code | |
| US6708295B2 (en) | Circuit and method, for storing data prior to and after determining failure | |
| JPH0588946A (ja) | ヒストリメモリ書き込み方式 | |
| US7111212B2 (en) | Debugging system for semiconductor integrated circuit | |
| JP2583055B2 (ja) | Ｉｃテストシステム | |
| JP2915944B2 (ja) | カバレージ測定方法及びマイクロコンピュータ | |
| KR100557918B1 (ko) | 조인트 테스트 액세스 그룹을 이용한 오류수정장치 | |
| KR20000000990A (ko) | 에러 검출장치 | |
| JPH0238879A (ja) | 論理回路 | |
| KR20000044593A (ko) | 칩 상의 시스템 장치를 위한 비스트 장치 | |
| JPS59229651A (ja) | システム開発装置 | |
| KR19990079373A (ko) | 마이크로컨트롤러의 바운더리 스캔 스탠다드 인터페이스를 이용한 디버깅 방법 | |
| JPH0792768B2 (ja) | マイクロコンピュータ | |
| JPH02105230A (ja) | 半導体集積回路 | |
| JPH02110637A (ja) | プログラムデバッグ支援装置 | |
| JPH05334116A (ja) | デバッグ制御方式 | |
| JPS6276756A (ja) | 自己検査回路を備えた半導体装置 | |
| JPS64732B2 (ja) |