JPH08305597A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH08305597A JPH08305597A JP7136080A JP13608095A JPH08305597A JP H08305597 A JPH08305597 A JP H08305597A JP 7136080 A JP7136080 A JP 7136080A JP 13608095 A JP13608095 A JP 13608095A JP H08305597 A JPH08305597 A JP H08305597A
- Authority
- JP
- Japan
- Prior art keywords
- test
- rom
- program
- cpu
- shipping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 製品出荷時に試験を行う際、出荷用ＲＯＭと
試験用ＲＯＭとを交換することなく、ＣＰＵに試験用プ
ログラムを実行させる。 【構成】 製造工程に於いて、ＩＣソケット２−１〜２
−ｉに実装された出荷用ＲＯＭ３−１〜３−ｉには、運
用時にＣＰＵ５が実行する運用プログラムと、電源投入
時に、試験用ＲＯＭが実装されているか否かを判断する
試験用ＲＯＭ有無判断プログラムとが格納されている。
試験時には、ＩＣソケット４−１〜４−ｊに試験プログ
ラム及び試験実行フラグが格納されている試験用ＲＯＭ
８−１〜８−ｊを実装した後、プリント板パッケージ１
に電源を投入する。これにより、ＣＰＵ５が試験用ＲＯ
Ｍ有無判断プログラムを実行し、試験用ＲＯＭ８−１〜
８−ｊが実装されている場合にはそれに格納されている
試験プログラムに制御を移し、実装されていない場合に
は出荷用ＲＯＭに格納されている運用プログラムに制御
を移す。
試験用ＲＯＭとを交換することなく、ＣＰＵに試験用プ
ログラムを実行させる。 【構成】 製造工程に於いて、ＩＣソケット２−１〜２
−ｉに実装された出荷用ＲＯＭ３−１〜３−ｉには、運
用時にＣＰＵ５が実行する運用プログラムと、電源投入
時に、試験用ＲＯＭが実装されているか否かを判断する
試験用ＲＯＭ有無判断プログラムとが格納されている。
試験時には、ＩＣソケット４−１〜４−ｊに試験プログ
ラム及び試験実行フラグが格納されている試験用ＲＯＭ
８−１〜８−ｊを実装した後、プリント板パッケージ１
に電源を投入する。これにより、ＣＰＵ５が試験用ＲＯ
Ｍ有無判断プログラムを実行し、試験用ＲＯＭ８−１〜
８−ｊが実装されている場合にはそれに格納されている
試験プログラムに制御を移し、実装されていない場合に
は出荷用ＲＯＭに格納されている運用プログラムに制御
を移す。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵやＲＯＭ等が搭
載された電子機器に関し、特に、製品出荷時にハードウ
ェア動作の試験を行う際、製造工程に於いてＩＣソケッ
トに実装された出荷用ＲＯＭを試験用ＲＯＭと差し替え
ることなしに、ＣＰＵで試験用ＲＯＭ中の試験プログラ
ムを実行できるようにした電子機器に関する。
載された電子機器に関し、特に、製品出荷時にハードウ
ェア動作の試験を行う際、製造工程に於いてＩＣソケッ
トに実装された出荷用ＲＯＭを試験用ＲＯＭと差し替え
ることなしに、ＣＰＵで試験用ＲＯＭ中の試験プログラ
ムを実行できるようにした電子機器に関する。
【０００２】
【従来の技術】ＣＰＵやＲＯＭ等が搭載された電子機器
に於いては、出荷に先立ってＣＰＵで試験プログラムを
実行し、電子機器の構成部品であるＬＳＩ等のハードウ
ェア動作を試験するということが従来から行われてい
る。例えば、入力されたデータを圧縮して送信するよう
なデータ送信装置に於いては、データ圧縮用のＬＳＩに
試験用データを入力し、ＬＳＩから出力される圧縮デー
タと正しい圧縮データとを比較することにより、データ
圧縮用のＬＳＩの動作を試験するということが行われ
る。
に於いては、出荷に先立ってＣＰＵで試験プログラムを
実行し、電子機器の構成部品であるＬＳＩ等のハードウ
ェア動作を試験するということが従来から行われてい
る。例えば、入力されたデータを圧縮して送信するよう
なデータ送信装置に於いては、データ圧縮用のＬＳＩに
試験用データを入力し、ＬＳＩから出力される圧縮デー
タと正しい圧縮データとを比較することにより、データ
圧縮用のＬＳＩの動作を試験するということが行われ
る。
【０００３】図６は従来の電子機器に於ける製品出荷時
の試験方法を説明するための図である。尚、図６はプリ
ント板パッケージの試験を行う場合を示している。
の試験方法を説明するための図である。尚、図６はプリ
ント板パッケージの試験を行う場合を示している。
【０００４】プリント板パッケージ６０のプリント板６
１上にはＩＣソケット６２−１〜６２−ｉ，ＣＰＵ６
４，試験対象部品６５，バス６６等が搭載され、ＩＣソ
ケット６２−１〜６２−ｉには出荷用ＲＯＭ６３−１〜
６３−ｉが実装されている。出荷用ＲＯＭ６３−１〜６
３−ｉには、ＣＰＵ６４が運用時に実行する運用プログ
ラムが格納されている。
１上にはＩＣソケット６２−１〜６２−ｉ，ＣＰＵ６
４，試験対象部品６５，バス６６等が搭載され、ＩＣソ
ケット６２−１〜６２−ｉには出荷用ＲＯＭ６３−１〜
６３−ｉが実装されている。出荷用ＲＯＭ６３−１〜６
３−ｉには、ＣＰＵ６４が運用時に実行する運用プログ
ラムが格納されている。
【０００５】試験者は、製造工程に於いて上記したよう
に各部品が搭載されたプリント板パッケージ６０の試験
を行う場合、先ず、ＩＣソケット６２−１〜６２−ｉか
ら出荷用ＲＯＭ６３−１〜６３−ｉを抜き取り、次い
で、試験プログラムが格納されたｊ個の試験用ＲＯＭ６
７−１〜６７−ｊ（１≦ｊ≦ｉ）をＩＣソケット６２−
１〜６２−ｉに実装する。
に各部品が搭載されたプリント板パッケージ６０の試験
を行う場合、先ず、ＩＣソケット６２−１〜６２−ｉか
ら出荷用ＲＯＭ６３−１〜６３−ｉを抜き取り、次い
で、試験プログラムが格納されたｊ個の試験用ＲＯＭ６
７−１〜６７−ｊ（１≦ｊ≦ｉ）をＩＣソケット６２−
１〜６２−ｉに実装する。
【０００６】その後、試験者は、プリント板パッケージ
６０の電源を投入する。これにより、ＣＰＵ６４が、Ｉ
Ｃソケット６２−１〜６２−ｉに実装された試験用ＲＯ
Ｍ６７−１〜６７−ｊに格納されている試験プログラム
を実行し、試験対象部品６５に対する試験を行う。
６０の電源を投入する。これにより、ＣＰＵ６４が、Ｉ
Ｃソケット６２−１〜６２−ｉに実装された試験用ＲＯ
Ｍ６７−１〜６７−ｊに格納されている試験プログラム
を実行し、試験対象部品６５に対する試験を行う。
【０００７】そして、試験結果が正常であれば、試験者
は、ＩＣソケット６２−１〜６２−ｊに実装されている
試験用ＲＯＭ６７−１〜６７−ｊを抜き取った後、ＩＣ
ソケット６２−１〜６２−ｉに出荷用ＲＯＭ６３−１〜
６３−ｉを実装し、出荷可能な状態にする。
は、ＩＣソケット６２−１〜６２−ｊに実装されている
試験用ＲＯＭ６７−１〜６７−ｊを抜き取った後、ＩＣ
ソケット６２−１〜６２−ｉに出荷用ＲＯＭ６３−１〜
６３−ｉを実装し、出荷可能な状態にする。
【０００８】
【発明が解決しようとする課題】上述したように、従来
は、試験時に出荷用ＲＯＭをＩＣソケットから抜き取っ
て試験用ＲＯＭと交換し、試験終了後に試験用ＲＯＭを
ＩＣソケットから抜き取って出荷用ＲＯＭに交換しなけ
ればならず、試験工数が多くなるという問題があった。
また、ＲＯＭ交換の際に端子にかかるストレスや、静電
気が製品不良の原因となる場合があるという問題もあっ
た。
は、試験時に出荷用ＲＯＭをＩＣソケットから抜き取っ
て試験用ＲＯＭと交換し、試験終了後に試験用ＲＯＭを
ＩＣソケットから抜き取って出荷用ＲＯＭに交換しなけ
ればならず、試験工数が多くなるという問題があった。
また、ＲＯＭ交換の際に端子にかかるストレスや、静電
気が製品不良の原因となる場合があるという問題もあっ
た。
【０００９】そこで、本発明の目的は、出荷用ＲＯＭを
ＩＣソケットから抜き取ることなく、ＣＰＵに試験プロ
グラムを実行させることができる電子機器を提供するこ
とにある。
ＩＣソケットから抜き取ることなく、ＣＰＵに試験プロ
グラムを実行させることができる電子機器を提供するこ
とにある。
【００１０】尚、特開平２−３６４３２号公報には、Ｅ
ＥＰＲＯＭを備えた電子機器に於いて、ＥＥＰＲＯＭに
試験プログラムを格納しておき、試験終了後に試験プロ
グラムを消去して出荷する技術が記載されているが、Ｅ
ＥＰＲＯＭを実装する電子機器にしか適用することがで
きない。
ＥＰＲＯＭを備えた電子機器に於いて、ＥＥＰＲＯＭに
試験プログラムを格納しておき、試験終了後に試験プロ
グラムを消去して出荷する技術が記載されているが、Ｅ
ＥＰＲＯＭを実装する電子機器にしか適用することがで
きない。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するため、ＣＰＵと、運用時に前記ＣＰＵで実行される
運用プログラムが格納された出荷用ＲＯＭとが搭載され
た電子機器に於いて、前記ＣＰＵのバスに接続され、予
め定められたアドレスに試験実行フラグが記録されてい
ると共に、試験時に前記ＣＰＵで実行される試験プログ
ラムが格納された試験用ＲＯＭを実装するためのＩＣソ
ケットを備え、前記出荷用ＲＯＭに、電源投入時に、前
記予め定められたアドレスに試験実行フラグが記録され
ているか否かを調べることにより前記試験用ＲＯＭの実
装の有無を判断し、実装されているときは該実装されて
いる試験用ＲＯＭ中の前記試験プログラムに制御を移
し、実装されていないときは前記運用プログラムに制御
を移す試験用ＲＯＭ有無判断プログラムを格納するよう
にしたものである。
するため、ＣＰＵと、運用時に前記ＣＰＵで実行される
運用プログラムが格納された出荷用ＲＯＭとが搭載され
た電子機器に於いて、前記ＣＰＵのバスに接続され、予
め定められたアドレスに試験実行フラグが記録されてい
ると共に、試験時に前記ＣＰＵで実行される試験プログ
ラムが格納された試験用ＲＯＭを実装するためのＩＣソ
ケットを備え、前記出荷用ＲＯＭに、電源投入時に、前
記予め定められたアドレスに試験実行フラグが記録され
ているか否かを調べることにより前記試験用ＲＯＭの実
装の有無を判断し、実装されているときは該実装されて
いる試験用ＲＯＭ中の前記試験プログラムに制御を移
し、実装されていないときは前記運用プログラムに制御
を移す試験用ＲＯＭ有無判断プログラムを格納するよう
にしたものである。
【００１２】
【作用】電源投入時、ＣＰＵが、出荷用ＲＯＭに格納さ
れている試験用ＲＯＭ有無判断プログラムを実行し、試
験用ＲＯＭの予め定められているアドレスに試験実行フ
ラグが記録されているか否かを調べることにより試験用
ＲＯＭの実装の有無を調べる。そして、実装されている
ときは試験用ＲＯＭ中の試験プログラムに制御を移し、
実装されていないときは出荷用ＲＯＭ中の運用プログラ
ムに制御を移す。
れている試験用ＲＯＭ有無判断プログラムを実行し、試
験用ＲＯＭの予め定められているアドレスに試験実行フ
ラグが記録されているか否かを調べることにより試験用
ＲＯＭの実装の有無を調べる。そして、実装されている
ときは試験用ＲＯＭ中の試験プログラムに制御を移し、
実装されていないときは出荷用ＲＯＭ中の運用プログラ
ムに制御を移す。
【００１３】従って、試験用ＲＯＭがＩＣソケットに実
装されている試験時に於いては、試験用ＲＯＭ中の試験
プログラムが実行され、試験用ＲＯＭがＩＣソケットに
実装されていない運用時に於いては、出荷用ＲＯＭ中の
運用プログラムが実行される。
装されている試験時に於いては、試験用ＲＯＭ中の試験
プログラムが実行され、試験用ＲＯＭがＩＣソケットに
実装されていない運用時に於いては、出荷用ＲＯＭ中の
運用プログラムが実行される。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００１５】図１は本発明の試験対象とする電子機器で
あるプリント板パッケージ１の構成例を示した図であ
る。同図に示すように、プリント板パッケージ１のプリ
ント板１０上にはＩＣソケット２−１〜２−ｉ，ＩＣソ
ケット４−１〜４−ｊ，ＣＰＵ５，試験対象部品６，バ
ス７等が搭載され、ＩＣソケット２−１〜２−ｉには出
荷用ＲＯＭ３−１〜３−ｉが実装されている。
あるプリント板パッケージ１の構成例を示した図であ
る。同図に示すように、プリント板パッケージ１のプリ
ント板１０上にはＩＣソケット２−１〜２−ｉ，ＩＣソ
ケット４−１〜４−ｊ，ＣＰＵ５，試験対象部品６，バ
ス７等が搭載され、ＩＣソケット２−１〜２−ｉには出
荷用ＲＯＭ３−１〜３−ｉが実装されている。
【００１６】出荷用ＲＯＭ３−１〜３−ｉには、図２に
示すように、試験用ＲＯＭ有無判断プログラムプ３ａ
と、運用時にＣＰＵ５が実行する運用プログラム３ｂと
が格納されている。
示すように、試験用ＲＯＭ有無判断プログラムプ３ａ
と、運用時にＣＰＵ５が実行する運用プログラム３ｂと
が格納されている。
【００１７】試験用ＲＯＭ有無判断プログラム３ａは、
プリント板パッケージ１の電源投入時に実行されるもの
であり、試験用ＲＯＭの予め定められたアドレスＡに試
験実行フラグが記録されているか否かを調べることによ
り試験用ＲＯＭの実装の有無を判断し、実装されている
ときには試験用ＲＯＭ中の試験プログラムに制御を移
し、実装されていないときには出荷用ＲＯＭ３−１〜３
−ｉの運用プログラム３ｂに制御を移すものである。
プリント板パッケージ１の電源投入時に実行されるもの
であり、試験用ＲＯＭの予め定められたアドレスＡに試
験実行フラグが記録されているか否かを調べることによ
り試験用ＲＯＭの実装の有無を判断し、実装されている
ときには試験用ＲＯＭ中の試験プログラムに制御を移
し、実装されていないときには出荷用ＲＯＭ３−１〜３
−ｉの運用プログラム３ｂに制御を移すものである。
【００１８】試験者は、製造工程に於いて上記したよう
に各部品が搭載されたプリント板パッケージ１の試験を
行う場合、先ず、図３に示すように、ＩＣソケット４−
１〜４−ｊに試験用ＲＯＭ８−１〜８−ｊを実装する。
に各部品が搭載されたプリント板パッケージ１の試験を
行う場合、先ず、図３に示すように、ＩＣソケット４−
１〜４−ｊに試験用ＲＯＭ８−１〜８−ｊを実装する。
【００１９】試験用ＲＯＭ８−１〜８−ｊには、図４に
示すように、所定アドレスＡに試験実行フラグ４ａが記
録されると共に、試験プログラム４ｂが格納されてい
る。
示すように、所定アドレスＡに試験実行フラグ４ａが記
録されると共に、試験プログラム４ｂが格納されてい
る。
【００２０】試験用ＲＯＭ８−１〜８−ｊの実装後、試
験者は、プリント板パッケージ１の電源を投入する。
験者は、プリント板パッケージ１の電源を投入する。
【００２１】これにより、ＣＰＵ５が出荷用ＲＯＭ３−
１〜３−ｉの所定部分に格納されている試験用ＲＯＭ有
無判断プログラム３ａを実行する（ステップＳ１）。
１〜３−ｉの所定部分に格納されている試験用ＲＯＭ有
無判断プログラム３ａを実行する（ステップＳ１）。
【００２２】ＣＰＵ５は、試験用ＲＯＭ有無判断プログ
ラム３ａの実行時、それに従って試験用ＲＯＭ８−１〜
８−ｊの予め定められているアドレスＡに対する読み込
み動作を行い、そのアドレスＡに試験実行フラグ４ａが
記録されているか否かを判断する（ステップＳ２）。
ラム３ａの実行時、それに従って試験用ＲＯＭ８−１〜
８−ｊの予め定められているアドレスＡに対する読み込
み動作を行い、そのアドレスＡに試験実行フラグ４ａが
記録されているか否かを判断する（ステップＳ２）。
【００２３】そして、試験実行フラグ４ａが記録されて
いると判断した場合、即ち試験用ＲＯＭ８−１〜８−ｊ
が実装されていると判断した場合は、試験用プログラム
４ｂに制御を移し（ステップＳ３）、実装されていない
と判断した場合は出荷用ＲＯＭ３−１〜３−ｉの所定部
分に格納されている運用プログラム３ｂに制御を移す
（ステップＳ４）。
いると判断した場合、即ち試験用ＲＯＭ８−１〜８−ｊ
が実装されていると判断した場合は、試験用プログラム
４ｂに制御を移し（ステップＳ３）、実装されていない
と判断した場合は出荷用ＲＯＭ３−１〜３−ｉの所定部
分に格納されている運用プログラム３ｂに制御を移す
（ステップＳ４）。
【００２４】この場合、ＩＣソケット４−１〜４−ｊに
試験用ＲＯＭ８−１〜８−ｊが実装されており、上記し
た所定アドレスＡには、試験実行フラグ４ａが記録され
ているので、ＣＰＵ５は、試験用プログラム４ｂに制御
を移すことになる（ステップＳ３）。
試験用ＲＯＭ８−１〜８−ｊが実装されており、上記し
た所定アドレスＡには、試験実行フラグ４ａが記録され
ているので、ＣＰＵ５は、試験用プログラム４ｂに制御
を移すことになる（ステップＳ３）。
【００２５】そして、試験が正常終了すると、試験者
は、ＩＣソケット４−１〜４−ｊから試験用ＲＯＭ８−
１〜８−ｊを抜き取り、プリント板パッケージ１を出荷
可能な図１に示す状態にする。
は、ＩＣソケット４−１〜４−ｊから試験用ＲＯＭ８−
１〜８−ｊを抜き取り、プリント板パッケージ１を出荷
可能な図１に示す状態にする。
【００２６】出荷後に、プリント板パッケージ１の電源
が投入された場合には、ＩＣソケット４−１〜４−ｊに
は、試験用ＲＯＭ８−１〜８−ｊが実装されていないの
で、ステップＳ２の判断結果がＮＯとなり、この結果、
出荷用ＲＯＭ３−１〜３−ｉに格納されている運用プロ
グラム３ｂが実行されることになる。
が投入された場合には、ＩＣソケット４−１〜４−ｊに
は、試験用ＲＯＭ８−１〜８−ｊが実装されていないの
で、ステップＳ２の判断結果がＮＯとなり、この結果、
出荷用ＲＯＭ３−１〜３−ｉに格納されている運用プロ
グラム３ｂが実行されることになる。
【００２７】
【発明の効果】以上説明したように本発明の電子機器
は、試験実行フラグが予め定められたアドレスに記録さ
れていると共に、試験時にＣＰＵで実行される試験プロ
グラムが格納されている試験用ＲＯＭを実装するための
ＩＣソケットを備え、更に、試験実行フラグが試験用Ｒ
ＯＭの予め定められているアドレスに記録されているか
否かを調べることにより試験用ＲＯＭの実装の有無を判
断し、実装されているときには試験用ＲＯＭ中の試験プ
ログラムに制御を移し、実装されていないときは出荷用
ＲＯＭ中の運用プログラムに制御を移す試験用ＲＯＭ有
無判断プログラムを出荷用ＲＯＭに格納するようにした
ものであり、試験時には出荷用ＲＯＭを抜き差しする必
要がなく、試験用ＲＯＭのみを抜き差しすればよいの
で、試験工数を少なくすることができる効果があると共
に、ＲＯＭ交換の際に発生する端子へのストレス，静電
気等の出荷後の故障の要因を排除できる効果がある。
は、試験実行フラグが予め定められたアドレスに記録さ
れていると共に、試験時にＣＰＵで実行される試験プロ
グラムが格納されている試験用ＲＯＭを実装するための
ＩＣソケットを備え、更に、試験実行フラグが試験用Ｒ
ＯＭの予め定められているアドレスに記録されているか
否かを調べることにより試験用ＲＯＭの実装の有無を判
断し、実装されているときには試験用ＲＯＭ中の試験プ
ログラムに制御を移し、実装されていないときは出荷用
ＲＯＭ中の運用プログラムに制御を移す試験用ＲＯＭ有
無判断プログラムを出荷用ＲＯＭに格納するようにした
ものであり、試験時には出荷用ＲＯＭを抜き差しする必
要がなく、試験用ＲＯＭのみを抜き差しすればよいの
で、試験工数を少なくすることができる効果があると共
に、ＲＯＭ交換の際に発生する端子へのストレス，静電
気等の出荷後の故障の要因を排除できる効果がある。
【図１】本発明の試験対象とする電子機器であるプリン
ト板パッケージの構成例を示した図である。
ト板パッケージの構成例を示した図である。
【図２】出荷用ＲＯＭ３−１〜３−ｉの内容例を示す図
である。
である。
【図３】試験時のプリント板パッケージの状態を示す図
である。
である。
【図４】試験用ＲＯＭ８−１〜８−ｊの内容例を示す図
である。
である。
【図５】ＣＰＵ５の処理例を示す流れ図である。
【図６】従来の試験方法を説明するための図である。
１…プリント板パッケージ ２−１〜２−ｉ…ＩＣソケット ３−１〜３−ｉ…出荷用ＲＯＭ ３ａ…試験用ＲＯＭ有無判断プログラム ３ｂ…運用プログラム ４−１〜４−ｊ…ＩＣソケット ４ａ…試験実行フラグ ４ｂ…試験プログラム ５…ＣＰＵ ６…試験対象部品 ７…バス ８−１〜８−ｊ…試験用ＲＯＭ １０…プリント板
Claims (3)
- 【請求項１】 ＣＰＵと、運用時に前記ＣＰＵで実行さ
れる運用プログラムが格納された出荷用ＲＯＭとが搭載
された電子機器に於いて、 前記ＣＰＵのバスに接続され、予め定められたアドレス
に試験実行フラグが記録されていると共に、試験時に前
記ＣＰＵで実行される試験プログラムが格納された試験
用ＲＯＭを実装するためのＩＣソケットを備え、 前記出荷用ＲＯＭに、電源投入時に、前記予め定められ
たアドレスに試験実行フラグが記録されているか否かを
調べることにより前記試験用ＲＯＭの実装の有無を判断
し、実装されているときは該実装されている試験用ＲＯ
Ｍ中の前記試験プログラムに制御を移し、実装されてい
ないときは前記運用プログラムに制御を移す試験用ＲＯ
Ｍ有無判断プログラムが格納されていることを特徴とす
る電子機器。 - 【請求項２】 前記電子機器は、プリント板パッケージ
であることを特徴とする請求項１記載の電子機器。 - 【請求項３】 前記試験プログラムは、前記電子機器に
搭載された部品のハードウェア動作を試験することを特
徴とする請求項２記載の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7136080A JPH08305597A (ja) | 1995-05-10 | 1995-05-10 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7136080A JPH08305597A (ja) | 1995-05-10 | 1995-05-10 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08305597A true JPH08305597A (ja) | 1996-11-22 |
Family
ID=15166781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7136080A Pending JPH08305597A (ja) | 1995-05-10 | 1995-05-10 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08305597A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000011555A1 (fr) * | 1998-08-21 | 2000-03-02 | Fujitsu Limited | Methode de verification initiale |
| EP1113280A2 (en) * | 1999-12-07 | 2001-07-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit having self-diagnosis test function and test method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287776A (ja) * | 1985-05-14 | 1986-12-18 | Minolta Camera Co Ltd | レ−ザビ−ムプリンタシステム |
-
1995
- 1995-05-10 JP JP7136080A patent/JPH08305597A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287776A (ja) * | 1985-05-14 | 1986-12-18 | Minolta Camera Co Ltd | レ−ザビ−ムプリンタシステム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000011555A1 (fr) * | 1998-08-21 | 2000-03-02 | Fujitsu Limited | Methode de verification initiale |
| EP1113280A2 (en) * | 1999-12-07 | 2001-07-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit having self-diagnosis test function and test method thereof |
| EP1113280B1 (en) * | 1999-12-07 | 2005-08-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit having self-diagnosis test function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101373435B (zh) | 可下载固件以及进行测试的处理系统及其处理方法 | |
| US20080001618A1 (en) | In-process system level test before surface mount | |
| KR930007485B1 (ko) | 전자부품의 검사장치 | |
| JPH08305597A (ja) | 電子機器 | |
| US7251761B2 (en) | Assembly for LSI test and method for the test | |
| JPH06265596A (ja) | 多機能デバイス試験方法 | |
| US6098183A (en) | Method of debugging in a computer system | |
| US6131275A (en) | Methods and devices relating to circuit board constructions | |
| JPH0566936A (ja) | データ処理装置 | |
| JP3317648B2 (ja) | 半導体装置の解析装置 | |
| JP2006019663A (ja) | ベアチップセット、ベアチップ検査方法、ベアチップ、およびベアチップ搭載回路基板 | |
| JPH0619631A (ja) | 記憶装置の初期化方式 | |
| US20040221206A1 (en) | Device for validating an integrated circuit | |
| JPH0334705Y2 (ja) | ||
| CN112817607A (zh) | 一种加快光端机生产速度的实现方法 | |
| JPH01114957A (ja) | 情報処理装置 | |
| JPH06290062A (ja) | データメモリｉｃの実装不良検出方法 | |
| JPS58210575A (ja) | 電子回路パツケ−ジの故障診断方法 | |
| JPH10283273A (ja) | 記憶装置及びその検査方法 | |
| JPH03292539A (ja) | Ｍｐｕ搭載プリント板の障害試験方式 | |
| JPH08320806A (ja) | ディジタルｉｃの障害自動検出システム | |
| JPH03257545A (ja) | プログラム動作確認方式 | |
| JPH05150755A (ja) | Ｃｒｔデイスプレイ装置におけるフアーム・ハードウエアの確認方法 | |
| JPH065234B2 (ja) | マイクロプロセツサを使用した製品の試験方法 | |
| JPH11212816A (ja) | テストシステム |