JP4754686B2

JP4754686B2 - 電子モジュールを較正する手段を備える集積回路および集積回路の電子モジュールを較正する方法

Info

Publication number: JP4754686B2
Application number: JP2000390048A
Authority: JP
Inventors: ウォルターファブリス; ラタジクザククリストフ
Original assignee: イーエムマイクロエレクトロニック−マリンソシエテアノニム; アドバンストテクノロジーマテリアルズ，インコーポレイテッド
Priority date: 1999-12-23
Filing date: 2000-12-22
Publication date: 2011-08-24
Anticipated expiration: 2020-12-22
Also published as: DE69907930D1; JP2001235517A; EP1111508B1; US20010007091A1; DE69907930T2; ATE240550T1; US6691055B2; EP1111508A1

Description

【０００１】
【発明の属する技術分野】
本発明は、少なくとも１つの電子モジュールを較正する手段を備える集積回路、試験段階でその集積回路の少なくとも１つの電子モジュールを較正する方法、および、較正手段を備える集積回路のウエハに関する。
【０００２】
【従来の技術】
製造段階を通過した後、ウエハまたは半導体基板上の集積回路は、プローブカード試験装置を利用して一緒に試験される。試験される集積回路の対応するパッド上に試験プローブを受けるために、ウエハを掴んで各々試験支持具の上に配置する前に、いくつかのバッチのウエハは、プログラムされた装置内で、例えば、待機状態に設定される。通常、ウエハまたは基板上にある上記の回路は、試験される１つの回路の接点パッド上に配置されたプローブカードによって次々に試験される。
【０００３】
例えば、低電圧の技術分野における大部分の集積回路は、回路の異なった電子ブロックのための基準電圧、基準周波数、および／または、正確な時間基準を保証する必要がある。製造工程による集積回路の各ウエハにおける電気的パラメータの変化マージンが比較的大きい場合、各集積回路のいくつかのパラメータの較正が必要になることがある。
【０００４】
現在、内部または外部電子要素に作用することで、正確な基準値を得るため各集積回路について個別に較正が行われている。この場合、いくつかの集積回路を同時に試験するための多重プローブカードの使用は不可能であるが、このことは、集積回路の試験時間を延ばし、一連の製造工程における追加の費用を増大している。
【０００５】
半導体基板の集積回路の試験を容易にすることは、各集積回路を分離する基板のソーイングストリップ（sawing strip）に金属経路を提供し、いくつかの回路の信号入力または出力パッドを接続することにある。こうした金属経路の結果、いくつかの集積回路が接続されるので回路のいくつかの試験を個別または一緒に行うことが可能になる。
【０００６】
【発明が解決しようとする課題】
米国特許第５，６４８，６６１号は、複雑なプローブカードを使用する必要なしに同じ基板またはウエハ上におけるいくつかの集積回路の試験を容易にし、試験時間の節約を可能にするソーイングストリップ内の金属経路の配列を開示する。ウエハが切断され、各集積回路が分離された後、金属経路は消失する。ここで、集積回路の電子モジュールを較正する手段は提供されず、前記金属経路を製造するには、通常、集積回路の製造における追加ステップが必要であるが、これは欠点である。
【０００７】
試験段階で集積回路におけるいくつかの電気的パラメータの較正を可能にする他の装置が提案されている。しかし、たとえ多重プローブカードによっていくつかの集積回路が同時に接続できたとしても、各集積回路を個別に較正することが必要になる。
米国特許第４，９２８，２７８号は、上記回路の様々な機能を試験する集積回路試験システムを開示している。これを行うために、このシステムは、試験される集積回路に並行して試験信号を供給するいくつかの電子ユニットにおける同期の誤差を自動的に較正する。この文献では、較正は集積回路ではなく電子装置のみの電子モジュールに関連するが、これは回路試験インフラストラクチャを複雑にしている。
【０００８】
本発明の主題が解決しようとする１つの目的は、上記で説明された欠点を克服するために、少なくとも１つの基準電子モジュールの出力信号が正確に較正されるようにモジュールを較正する手段を備える集積回路を提供することにある。
本発明の主題が解決しようとする他の目的は、上記で説明された欠点を克服するため集積回路の少なくとも１つの電子モジュールの出力信号が正確に較正されるように、前記モジュールを試験段階で較正する方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の第１の形態によれば、少なくとも１つの電子モジュールを試験段階で較正する手段を備え、前記較正手段は、前記回路の入力パッドによって当該回路に導入される外部基準信号の関数として少なくとも１つの集積基準電子モジュールを自律的な方法で較正して、最終較正パラメータを格納する集積回路であって、前記最終較正パラメータは、前記基準モジュールの出力信号が前記外部基準信号と等しい時、関連シグネチャを伴って格納され、前記集積回路に電源を投入する間、前記シグネチャの存在は、前記格納された較正パラメータを前記集積基準電子モジュールに伝送するのを可能とし、較正操作は、前記シグネチャが不在のとき、さらに行うことができることを特徴とする集積回路が提供される。
本発明の第２の形態によれば、上記集積回路における少なくとも１つの集積基準電子モジュールを試験段階で較正する方法であって、ａ）外部電源を介して前記集積回路に電源を投入するステップ、ｂ）前記基準モジュールの基準出力信号が外部基準信号と等しくなるまで、較正パラメータを使用して前記基準電子モジュールを反復によって自律的に較正するように、前記集積回路の較正手段に関連する該外部基準信号を該集積回路の入力パッドの１つに印加するステップ、および、ｃ）前記較正手段によって提供される最終較正パラメータを格納するステップを含む較正方法において、前記最終較正パラメータは、該パラメータに関連するシグネチャを伴ってメモリ手段に格納され、前記集積回路に電源を投入する間、前記シグネチャの存在は、前記格納された較正パラメータを前記集積基準電子モジュールに伝送するのを可能とし、較正操作は、前記シグネチャが不在のとき、さらに行うことができることを特徴とする較正方法が提供される。
これらの目的は、他の目的に加えて、少なくとも１つの電子モジュールを較正する手段を備える集積回路の結果として達成されるが、これは前記較正手段が、回路の入力パッドによって回路に導入される外部基準信号の関数として少なくとも１つの集積基準電子モジュールを自律的な方法で較正し、基準モジュールの出力信号が外部基準信号と等しい時最終較正パラメータを格納するよう提供されることを特徴とする。
【００１０】
これらの目的は、また、他の目的に加えて、少なくとも１つの集積回路の少なくとも１つの集積基準電子モジュールを試験段階で較正する方法の結果として達成されるが、この方法は、
ａ）外部電源を介して前記集積回路に電源を投入するステップ、
ｂ）前記基準モジュールの基準出力信号が外部基準信号と等しくなるまで、較正パラメータを使用して前記基準電子モジュールを反復によって自律的に較正するように、前記集積回路の較正手段に関連する該外部基準信号を該集積回路の入力パッドの１つに印加するステップ、および、
ｃ）前記較正手段によって提供される最終較正パラメータおよび前記パラメータに関連するシグネチャをメモリ手段に格納するステップを含むことを特徴とする。
【００１１】
これらの目的は、また、他の目的に加えて、試験装置のプローブカードのプローブが集積回路のグループのパッド上に配置されそのグループの全ての回路を同時に試験および較正できるようにするため前記集積回路が信号入力および出力パッドの位置の関数としてウエハ上に配列されることを特徴とする集積回路のウエハの結果として達成される。
【００１２】
この集積回路の１つの利点は、外部から課され且つ望ましい外部基準信号に基づいて、基準電圧、時間基準または基準周波数といった集積基準モジュールの内部基準信号を自律的な方法で較正できることである。較正段階が完了するやいなや、最終較正パラメータを形成する特定の較正語が、関連するシグネチャと共に内部メモリ、例えば、ＥＥＰＲＯＭメモリに格納される。
【００１３】
最終較正を格納することで、その後電圧が回路に印加される度毎に新しい較正操作を行う必要がなくなり、別の外部基準信号によって基準モジュールの別の望ましくない較正が行われることがなくなる。この目的で、電圧が集積回路に印加されるやいなや、前記メモリに格納されたシグネチャが存在するかを見る検査がなされる。存在する場合、メモリの較正語が直接基準モジュールに適用されるので、較正方法は開始されない。
【００１４】
安全のため、基準電子モジュール（単数または複数）の出力に直接接続する回路上に信号入力または出力パッドを有さないことが考えられるが、これは回路のそうした部分に何物かが容易にアクセスできないようにするためである。基準モジュールに作用する唯一のアクセス可能入力パッドが対応するモジュールを較正するため引き続き使用される。この較正パッドは、通常、一度較正操作が完了すると基準モジュールに作用できない。
【００１５】
もう１つの利点は、同じウエハの集積回路のグループが、試験段階であるグループの回路に同時に印加される外部基準信号を使用して自律的な方法で連続して較正できることにある。もちろん、グループ化された、または個別の方法で基準モジュールを較正するステップに加えて回路に対する他の試験が企てられることもある。これを行うために、隣接集積回路のグループに配置されたプローブカードによってグループの各カードは電源を供給され、１つの操作で、各回路が自律的に較正できるように各回路の対応する入力パッドに基準信号がもたらされる。
【００１６】
いくつかの回路が同時に、逐次的にでなく較正できるので、特に複雑な構造を伴う試験装置を提供する必要なしに、一連の製造工程における費用と共に、基準電子モジュールの試験および較正時間を低減することが可能である。
１つの操作で、基準モジュールの較正の終了時に対応するシグネチャを伴う較正語をＥＥＰＲＯＭメモリに繰り返し導入することで、同じ外部基準信号に接続された全ての集積回路を急速且つ自律的に較正することができる。試験中回路の集積基準モジュールを較正するこの方法は、他のグループの集積回路に対して容易に繰り返すことができる。
【００１７】
【発明の実施の形態】
本発明に係る集積回路および較正方法の目的、利点および特徴は、以下の図面によって例示される実施形態の以下の説明でさらに明らかになるだろう。
以下の説明は、基準電子モジュールの自律的較正を可能にするものを除いて、集積回路に含まれる全ての構成要素または電子ユニットを説明するものではない。較正手段が回路の付加的部分であることは明らかであって、これはスペースのロスであり、集積回路モジュールを自律的に較正する利点または能力によって大部分埋め合わされる。
【００１８】
例えば、基準モジュールは、例えば、２ボルト程度の或る電圧で回路のアナログおよび／またはディジタル部分の電子構成要素の大部分に電源を供給する基準電圧モジュールであり、回路の異なった電子ユニットの同期のための基準周波数、さらには、時間基準を提供するために発振器モジュールが使用される。集積回路には、また、基準電圧または基準周波数信号を提供する基準モジュールが含まれることがあるので、回路の較正手段は、１つかそれ以上の基準モジュールを自動的に較正するよう配置される。この較正は、通常、逐次的に行われるが、並行して行われることもある。
【００１９】
集積回路は、通常、シリコンウエハ上に製造される。集積回路の製造ステップの後、それらに内部電気接続、その構成要素または電子ユニットの機能試験を受けさせる必要がある。これを行うために、ウエハはバッチで試験装置に導入され、各ウエハは自動的に掴まれて試験指示具上に配置される。プローブカードのプローブが、集積回路を試験するために各集積回路の金属信号入力または出力パッド上に配置される。
【００２０】
この試験段階で、本発明は、各集積回路に含まれるいくつかの基準モジュールの較正を提供する。この較正は、同時に外部基準信号を供給することで電圧を供給される集積回路（単数または複数）によって自律的に達成される。
単純化するために、入力パッド２または２'で外部基準信号を各々同時に受信する２つの集積回路の概略が図１および図２で示されているが、集積回路の設計はいくつかの集積回路が自律的に較正されるように同時に接続することを可能にするようなものである。
【００２１】
共通の基板上におけるいくつかの回路を接続することは、試験段階中に、例えば、多数のプローブカードを使用して達成される。こうした条件では、回路の製造中、信号入力および出力パッドの位置が、いくつかの回路のパッド上にこのプローブカードのプローブを配置できるようにするため根本的に重要である。集積回路の較正は回路の試験中に行われるが、それはこうすることでウエハの全ての試験および較正操作が容易になるからである。
【００２２】
図１では、基準信号３は、この第１実施例では基準電圧Ｖref extであるが、これはもちろん図２に関連して説明される時間基準信号または基準周波数信号のこともある。この外部基準電圧３は、各回路１の信号の２つの入力パッド２に接続される。
この第１実施例の集積回路１には少なくとも１つの集積基準モジュールを較正する手段、すなわち基準電圧モジュール９が含まれる。この較正手段は当業者に周知のマイクロコントローラによって形成される。この基準電圧モジュール９によって、例えば、回路の大部分の電子構成要素が低い値の調整電圧を供給されるようになるが、それらは単純化するために例示されていない。
【００２３】
製造工程の終了時、集積回路の各部分の電気的パラメータには方法に起因して変化する余地があるので正確に決定されない。較正手段は、外部基準信号の結果として各基準モジュールを較正することで電気的パラメータのこの変化を除去することができる。
集積回路１の較正手段、すなわちマイクロコントローラには、入力パッド２にもたらされる外部基準電圧Ｖrefと基準電圧モジュール９によって提供される基準電圧Ｖref intをその入力で受信する、この実施例の比較器４のような比較手段と、基準電圧モジュール９の較正手順全体を制御するマイクロプロセッサ６に制御信号を提供する比較器４の出力５と、既知の較正パラメータ計算アルゴリズムを含み、マイクロプロセッサ６に接続されて比較器４の比較結果の関数として基準電圧モジュール９に課される較正パラメータを計算できるようにするＲＯＭメモリ７と、マイクロプロセッサ６に接続され関連するシグネチャ（associated signature）１２を伴う最終較正パラメータを格納するよう意図されたＥＥＰＲＯＭメモリ１０とが含まれる。ＲＯＭメモリ７に格納された適当なアルゴリズムを使用してマイクロプロセッサ６によって計算される較正パラメータは、基準電圧モジュール９の前にインタフェースとして配置された較正レジスタ８に伝送される。較正パラメータまたは較正語はレジスタで並行してアドレス指定される。
【００２４】
較正操作は、基準電圧モジュール９が望ましい外部基準電圧Ｖref extに等しい基準電圧Ｖref intを出力に供給するまで反復によって行われる。当業者に周知の計算アルゴリズムは線形アプローチアルゴリズム（linear approach algorithm）または逐次近似アルゴリズム（successive approximation algorithm）、例えば、二分法（dichotomy）によるものである。
【００２５】
基準電圧モジュール９の内部基準電圧Ｖref intが外部基準電圧Ｖref extに等しくなった瞬間から、比較器の出力は、マイクロプロセッサ６に較正が完了したことを示すデータの項目をマイクロプロセッサに提供する。最終較正パラメータ、すなわち、較正語は、マイクロプロセッサ６によって、通常、永続的な方法で対応する基準モジュールの較正操作が行われたことを回路に指定する関連するシグネチャ１１と共に、ＥＥＰＲＯＭメモリ１０の部分１２に導入される。図面において、ＴＲＩＭは、基準モジュールの較正語または較正パラメータを示し、また、ＳＩＧは、モジュールの較正パラメータに関連するシグネチャを示す。
【００２６】
基準電圧モジュール９の較正は、例えば、モジュールの出力の基準電圧の値に影響を及ぼす直列または並列に配置された抵抗のネットワークの抵抗値を修正することによって達成される。この基準電圧を較正するもう１つの方法は、各スイッチの開閉が二進語のビットによって制御され、各スイッチが個々の電流供給源に接続された一連のスイッチにバイナリ語をアドレス指定することである。この較正操作はトリミングとも呼ばれるが、この電子分野における当業者の知識の一部を形成するものなので、これ以上は説明しない。
【００２７】
ウエハ上における全ての集積回路の試験と、全ての基準モジュールの較正が完了すると、集積回路はウエハに切り込みを入れることによって互いに分離される。回路は、その後ハイブリッド組立体に配置されるか、または封止される。
ＥＥＰＲＯＭメモリ１０が関連シグネチャを伴う最終較正パラメータを永続的に格納していると仮定すれば、その後集積回路に電源を供給する場合メモリ１０に格納されたシグネチャを検査することで基準モジュールを較正する必要はなくなる。電圧が回路に印加される都度、ＥＥＰＲＯＭメモリ１０はマイクロプロセッサ６を介してレジスタ８に最終較正パラメータを提供し、基準電圧モジュール９は較正基準電圧を発生する。
【００２８】
図２は、並行して電圧供給源と各回路の入力パッド２'に印加される同じ基準信号１３の供給を受ける２つの集積回路１を較正する第２実施例を示す。マイクロプロセッサ６、ＲＯＭメモリ７およびＥＥＰＲＯＭメモリ１０は、第１実施例と同等であるので詳細には説明されない。図１に関連する第１実施例に関しては、２つの集積回路１だけが示されるが、いくつかの回路が自律的に較正されるようにそれらを入力パッド２'に印加される同じ基準信号１３に並行して接続できることが明らかである。
【００２９】
この第２実施例では、較正される基準モジュールは、特に回路の異なった電子構成要素または論理ブロックを同期するために使用される基準周波数信号Ｆref extを出力に供給する発振器である。この基準周波数信号Ｆref extは、特に集積回路が時計の分野で使用される場合には、時間基準を定義するためディバイダに導入されることがある。
【００３０】
入力パッド２'で受信される外部基準周波数信号Ｆref extはカウンタ１４の入力の１つにもたらされ、カウンタ１４の他の入力は発振器モジュール１９の内部周波数信号Ｆref extを受信する。カウンタ１４は初め、マイクロプロセッサ６によって提供される消去信号１７によってゼロにリセットされる。２つの基準周波数信号のための読み取りウィンドウが、読み取り信号１６をカウンタに提供するマイクロプロセッサによって課される。２つの周波数の間における差の計数結果がマイクロプロセッサのためのデータ信号１５であり、マイクロプロセッサはメモリ７のアルゴリズムによって較正パラメータを計算することができる。例えば、二進語である較正パラメータは、発振器１９の入力に配置されたレジスタ１８に伝送される。
【００３１】
この較正操作は、２つの基準周波数が等しくなるまで反復によって継続される。その瞬間から、発振器の最終較正パラメータがマイクロプロセッサ６によって、較正操作が行われたことを回路に指定する関連シグネチャ１１と共に、通常、永続的にＥＥＰＲＯＭメモリ１０の部分１２に導入される。
集積回路に基準電圧モジュールと発振器の両方が含まれる場合、これらのモジュール各々の較正は、通常、逐次的に行われる。関連するシグネチャを伴うこれらの基準モジュール各々の最終較正パラメータはＥＥＰＲＯＭメモリの異なった部分に配置される。
【００３２】
図３および図４は、多重プローブカードを使用していくつかの集積回路１を並行して試験および較正する方法の図である。プローブカードのプローブ２０は４つの集積回路１の信号入力および出力パッド２２上に配置されている。もちろん、信号入力および出力パッド２２の位置によって、4つより多い集積回路１が並行して接続されることもある。集積回路に供給する電圧供給源はパッド２２の２つに接続されるが、これは図面を複雑にするのを回避するため例示されない。この多重集積回路接続によって、集積回路は基準モジュールを並行して自律的に較正できるだけでなく、試験時間を節約するためいくつかの動作試験をまとめて行うことができるようになる。
【００３３】
図３では、多重プローブカードのプローブ２０は、４つの集積回路１におけるパッド２２の上に配置され、４つの集積回路におけ２つの回路は、他の２つの回路上に配置されている。この構成では、各回路のパッド２２は、プローブカードのプローブ２０がパッド２２の上に容易に配置できるように配列されなければならない。この理由のため、図示されるように、各集積回路はすぐ隣のものに対して±９０°回転したパッド２２を有している。右上に配置された集積回路は、左上に配置された集積回路に対して９０°回転したパッド２２を有し、左下に配置された集積回路は左上に配置された回路に対して−９０°回転したパッド２２を有している。４つの集積回路のこの組合せでは、全てのパッド２２は組合せの周囲に配置されるので、多重試験および多重較正のため標準プローブカードを４つの集積回路に接続するのが容易になる。各集積回路に対して、プローブカードのプローブ２１は、以下説明されるように特に入力パッド２または２'の上に配置される。プローブカードの各プローブは、回路の１つの対応するパッドと接触する時曲がる。従って、短絡を避けるためカードを製造する時プローブは重なり合ってはならない。
【００３４】
ここで、パッド２２のこうした配置を得るためには、集積回路がシリコンウエハ上で製造される時、４つの集積回路のグループにおける各集積回路がすぐ隣のものに対して±９０°回転するように、製造工程の各ステップのマスクを提供することも必要である。もちろん、この実施例では、ウエハ上の空間の浪費を避けるため各回路の形状は正方形であることが好適である。
【００３５】
この図３の外部基準信号３は、プローブ２１によって入力パッド２に印加される外部基準電圧Ｖref extを示す。基準電圧モジュールと発振器モジュールを較正する必要がある場合、各回路の別の入力パッドに印加される外部基準周波数信号も示される。
半導体基板の４つの集積回路が試験され較正されると、プローブカードのプローブ２０は持ち上げられてＨの方向に移動し、試験および較正される４つの別の集積回路の上に配置される。４つの別の回路上におけるプローブの位置が点線で示される。
【００３６】
図４では、多重プローブカードのプローブ２０が、一線に配置された４つの集積回路１におけるパッド２２の上に配置される。各集積回路では全ての入力および出力パッド２２が２つの向かい合う縁に沿って配置されている。この構成では、少なくとも４つの集積回路の接続を目的とするプローブカードの製造は容易である。図４では並行して試験および較正される４つの集積回路だけが示されているが、明らかなように、一線に配置された、例えば、８つの集積回路上に配置されるプローブカードを設計することは、多数のパッドの上に配置するプローブの位置合わせという問題が例外としてありうる以外は、実際に問題点を追加するものではない。
【００３７】
この図４では、パッド２'に接続するプローブカードのプローブ２１'に接続された外部基準周波数信号３だけが示されているが、これまでと同様、発振器モジュールと基準電圧モジュールを較正しなければならない場合、外部基準電圧信号３が各回路の別の入力パッドにも印加されることがある。
前に説明したように、４つの集積回路について試験および較正操作が完了すると、プローブカードのプローブ２０は持ち上げられてＨの方向に移動し、試験および較正される４つの別の集積回路の上に配置される。この別の位置におけるプローブ２０の配置が点線で示される。
【００３８】
電圧と外部基準信号が印加されるやいなや、集積回路は、それ自体を較正しなければならないか、それとも逆に、この操作がすでに行われているかを検査する。図５は集積回路の検査および較正手順を例示する。
第一に、回路のウエハからの試験段階の回路か、またはウエハから分離された回路かの何れかについて電圧３０が集積回路に印加される。この目的で、集積回路の２つの金属パッドにわたって電源が接続される。電圧が印加されるやいなや、基準モジュールに対して較正操作がすでに行われているかを発見する検査が行われる。ＥＥＰＲＯＭメモリには、格納された較正語（単数または複数）および対応する基準モジュールの各較正語に関連するシグネチャが含まれる。
【００３９】
較正語に対応するシグネチャ３１がメモリに格納されていない場合、較正操作３２が行われる。少なくとも１つの外部基準信号、例えば、Ｖref extおよび／またはＦref extが回路の金属入力パッドによって導入され、基準モジュールまたはモジュールの較正が行われる。較正が完了するやいなや、最終較正パラメータ、すなわち較正語が関連するシグネチャと共にＥＥＰＲＯＭメモリに格納される３３。シグネチャを伴う各較正語は１つの基準モジュールの較正パラメータに対応する。最後に、最終較正パラメータがレジスタに配置され３４、基準モジュールが較正される３５。
【００４０】
しかしながら、電圧の印加３０後、シグネチャがすでにＥＥＰＲＯＭメモリに格納されている場合、後者は、マイクロプロセッサの助けによって較正パラメータ（較正語）を基準モジュールのレジスタ３４に伝送し、レジスタが較正される３５。
通常、対応する基準モジュールに関する最終較正パラメータをメモリに格納するのは永続的であるが、これは、初めに望んだものと異なる基準信号が印加された場合でも、電圧が印加される時ＥＥＰＲＯＭ中にパラメータのシグネチャが発見されるので、他の較正操作は行われないということを意味する。
【００４１】
ここで、上記の説明は関連シグネチャを伴う最終較正パラメータの永続的格納によってなされたが、これは、ウエハ上の回路、またはウエハに切り込みを入れることによって分離された回路を較正する可能性を排除するものではない。この後続の操作は、例えば、回路のエージングまたは温度の影響によるある程度の電気的パラメータのドリフトを克服する可能性を提供する。この意味で、回路はこれらの基準モジュールの再較正を経験する。
【００４２】
ここでなされた説明から、本発明の範囲から離れることなく多数の変形が当業者によって設計されうる。例えば、いくつかの回路を並行して検査および較正するプローブカードを使用する代わりに、ソーイングストリップを通り、切り込み操作によって破壊される金属経路によってウエハの集積回路を接続することが考えられている。２つの金属経路が各回路の電源電圧をもたらし、１つまたは２つの金属経路が各集積回路の１つまたは２つの基準モジュールを較正する１つまたは２つの基準信号をもたらすよう意図される。
【００４３】
【発明の効果】
以上、詳述したように、本発明によれば、少なくとも１つの基準電子モジュールの出力信号が正確に較正されるようにモジュールを較正する手段を備える集積回路を提供することができる。さらに、本発明によれば、集積回路の少なくとも１つの電子モジュールの出力信号が正確に較正されるように、電子モジュールを試験段階で較正する方法を提供することができる。
【図面の簡単な説明】
【図１】基準電圧が２つの回路に同時に印加されそれらの基準電圧モジュールを自動的に較正する２つの集積回路の概略を示す図である。
【図２】基準周波数が２つの回路に同時に印加されそれらの基準発振器モジュールを自動的に較正する２つの集積回路の概略を示す図である。
【図３】プローブカードが４つの回路の接点パッド上に配置されそれらを同時に試験および較正できるように、すぐ隣りのものに対して各々９０°回転された同じ基板上の集積回路の一部を示す図である。
【図４】同時に試験および較正され、カードが一線に配置された４つの回路の接点パッド上に配置された、同じ基板上の集積回路の一部を示す図である。
【図５】電圧が集積回路に印加される時の検査および較正操作の手順の流れを示す図である。
【符号の説明】
１…集積回路
２…入力パッド
３…外部基準電圧
４…比較器
５…比較器の出力
６…マイクロプロセッサ
７…ＲＯＭ
８，１８…レジスタ
９…基準電圧モジュール
１０…ＥＥＰＲＯＭ
１１…ＳＩＧ（モジュールの較正パラメータに関連するシグネチャ）
１２…ＴＲＩＭ（基準モジュールの較正語または較正パラメータ）
１４…カウンタ
１９…発振器

Claims

少なくとも１つの電子モジュールを試験段階で較正する手段を備え、前記較正手段は、前記回路の入力パッド（２，２’）によって当該回路に導入される外部基準信号（３，１３）の関数として少なくとも１つの集積基準電子モジュール（９，１９）を自律的な方法で較正して、最終較正パラメータを格納する集積回路（１）であって、
前記最終較正パラメータは、前記基準モジュールの出力信号が前記外部基準信号（３，１３）と等しい時、関連シグネチャを伴って格納され、前記集積回路に電源を投入する間、前記シグネチャの存在は、前記格納された較正パラメータを前記集積基準電子モジュール（９，１９）に伝送するのを可能とし、較正操作は、前記シグネチャが不在のとき、さらに行うことができることを特徴とする集積回路。
請求項１に記載の集積回路において、前記較正手段は、
前記基準モジュール（９，１９）の出力信号および前記外部基準信号（３，１３）をその入力で受け取り、比較信号をその出力に提供することを意図する比較手段（４，１４）、
該比較手段（４，１４）から受け取った前記比較信号の関数として前記基準モジュール（９，１９）の較正を制御するマイクロプロセッサ（６）、
前記比較信号の関数として較正パラメータを計算できるようにする前記マイクロプロセッサ（６）に接続される計算アルゴリズムを含む第１のメモリ（７）、および、
前記パラメータに関連するシグネチャ（１１）と共に前記モジュールの前記最終較正パラメータ（１２）を格納する前記マイクロプロセッサ（６）に接続される第２のメモリ（１０）を含むことを特徴とする集積回路。
請求項２に記載の集積回路において、前記基準モジュール（９，１９）は、基準電圧（Ｖref int）をその出力に供給し、且つ、前記比較手段は、その２つの入力が較正される前記モジュールからの前記基準電圧（Ｖref int）および外部基準電圧（Ｖref ext）を受け取る比較器（４）であることを特徴とする集積回路。
請求項２に記載の集積回路において、前記基準モジュールは、基準周波数信号（Ｆref ext）をその出力に供給する発振器（１９）であり、且つ、前記比較手段は、その２つの入力が前記発振器（１９）からの前記基準周波数信号（Ｆref ext）および外部基準周波数（Ｆref ext）を受け取るカウンタ（１４）であることを特徴とする集積回路。
請求項１〜４のいずれか１項に記載の集積回路において、該集積回路は、基準電圧（Ｖref int）を出力に供給する第１の基準モジュール（９）、および、基準周波数信号（Ｆref ext）をその出力に供給する第２の基準モジュール（１９）を含み、且つ、
前記回路は、前記第１の基準モジュール（９）を較正する外部基準電圧（Ｖref ext）を第１の入力パッドで受け取ると共に、前記第２の基準モジュール（１９）を較正する外部基準周波数信号（Ｆref ext）を第２の入力パッド（２’）で受け取ることを特徴とする集積回路。
請求項１に記載の集積回路において、前記基準モジュールは、前記較正手段の前記比較手段で、外部時間基準信号である前記外部基準信号と比較される時間基準信号をその出力に供給することを特徴とする集積回路。
請求項２に記載の集積回路において、前記第１のメモリはＲＯＭメモリ（７）であり、前記第２のメモリはＥＥＰＲＯＭメモリ（１０）であり、そして、データレジスタ（８，１８）は前記較正パラメータを受け取るために前記基準モジュールの入力にインタフェースとして配置されることを特徴とする集積回路。
請求項１〜７のいずれか１項に記載の少なくとも１つの集積回路（１）における少なくとも１つの集積基準電子モジュール（９，１９）を試験段階で較正する方法であって、
ａ）外部電源を介して前記集積回路（１）に電源を投入するステップ、
ｂ）前記基準モジュールの基準出力信号が外部基準信号（３，１３）と等しくなるまで、較正パラメータを使用して前記基準電子モジュール（９，１９）を反復によって自律的に較正するように、前記集積回路（１）の較正手段に関連する該外部基準信号（３，１３）を該集積回路の入力パッド（２，２’）の１つに印加するステップ、および、
ｃ）前記較正手段によって提供される最終較正パラメータ（１２）を格納するステップを含む較正方法において、前記最終較正パラメータは、該パラメータに関連するシグネチャ（１１）を伴ってメモリ手段（１０）に格納され、前記集積回路に電源を投入する間、前記シグネチャの存在は、前記格納された較正パラメータを前記集積基準電子モジュール（９，１９）に伝送するのを可能とし、較正操作は、前記シグネチャが不在のとき、さらに行うことができることを特徴とする較正方法。
請求項８に記載の較正方法において、前記ステップｂ）において、
前記較正手段で、前記外部基準信号（３，１３）は比較手段（４，１４）において前記基準モジュール（９，１９）の出力信号と比較され、
前記較正パラメータは、前記比較手段（４，１４）の出力信号の関数として、且つ、マイクロプロセッサ（６）に接続された第１のメモリ（７）の計算アルゴリズムに基づいて、前記マイクロプロセッサ（６）において計算され、
前記較正パラメータは、基準出力信号を修正するために前記基準モジュール（９，１９）に印加され、
先行する操作は、前記モジュールの前記基準信号が前記外部基準信号（３，１３）と等しくなるまで反復され、そして、
前記最終較正パラメータ（１２）は、前記マイクロプロセッサ（６）から、前記最終パラメータに関連するシグネチャ（１１）と共に前記メモリ手段に対応する前記第２のメモリ（１０）に永続的に格納され、それにより、電圧が前記回路に印加される都度、該第２のメモリ（１０）が前記基準モジュール（９，１９）に印加される最終較正パラメータを前記マイクロプロセッサ（６）に自動的に提供し、前記基準モジュールが較正内部基準信号を提供することを特徴とする較正方法。
請求項８または９に記載の較正方法において、同じ半導体基板のいくつかの集積回路（１）に電圧が供給され、試験段階で各回路の対応する入力パッド（２，２’）に印加される同じ外部基準信号を使用して同時に自律的に較正されることを特徴とする較正方法。
請求項１０に記載の較正方法において、試験装置の多重プローブカード（２０）のプローブは、少なくとも２つの隣接回路、好適には４つの隣接集積回路の信号入力および出力パッドの上に配置され、それにより、前記いくつかの集積回路が同時に自律的に較正されることを特徴とする較正方法。
請求項８に記載の較正方法において、
各集積回路は、基準電圧（Ｖref int）を出力に供給する第１の基準モジュール（９）、および、基準周波数信号（Ｆref ext）を出力に供給する第２の基準モジュール（１９）を含み、且つ、
前記回路は、前記第１の基準モジュール（９）を較正する外部基準電圧（Ｖref ext）を第１の入力パッドで受け取ると共に、前記第２の基準モジュール（１９）を較正する外部基準周波数信号（Ｆref ext）を第２の入力パッドで受け取ることを特徴とする較正方法。
請求項１〜７のいずれか１項に記載の集積回路のウエハであって、
前記集積回路（１）は、異なって方向付けられた隣接および同様の回路のグループとして前記ウエハ上に配置され、それにより、該集積回路の信号入力および出力パッド（２２）の位置は、前記集積回路（１）のグループの前記パッド（２２）上に設置される試験装置のプローブカードのプローブ（２１）が前記グループの全ての前記回路を同時に試験および較正できるようにするのを許すことを特徴とするウエハ。
請求項１３に記載のウエハにおいて、前記集積回路（１）のグループは４つの隣接集積回路を含み、そこで、前記回路は略正方形のグループを形成するように２つの平行線上に配置され、該各回路は、前記全てのパッド（２２）が前記グループの周囲に配置されるように直ぐ隣のものに対して±９０°だけ回転されることを特徴とするウエハ。