TW446952B - Circuit-arrangement with temperature dependent semiconductor element test and repair logic - Google Patents

Circuit-arrangement with temperature dependent semiconductor element test and repair logic Download PDF

Info

Publication number
TW446952B
TW446952B TW088117410A TW88117410A TW446952B TW 446952 B TW446952 B TW 446952B TW 088117410 A TW088117410 A TW 088117410A TW 88117410 A TW88117410 A TW 88117410A TW 446952 B TW446952 B TW 446952B
Authority
TW
Taiwan
Prior art keywords
test
temperature
self
circuit configuration
patent application
Prior art date
Application number
TW088117410A
Other languages
English (en)
Inventor
Connell Roderick Mc
Detlev Richter
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW446952B publication Critical patent/TW446952B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

446952 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(') 本發明係關於一種電路配置,其具有一種與溫度有關 之半導體組件測試-及修復缠輯,其中在半導體組件之 半導鵂晶Η中設置至少一涸溫度感測器。 半導體組件(例如,半導體記憶體)在其送至顧客之前 領測試:其在指定之溫度中是否仍然可完好地操作。目 前為ih半導腊記憶體是被放進一種測試器中,其中作用 在半導體記憶體上之溫度可由外部來調整。若到達此棰 栴定之溫度(例如,8 7 1C >,則須在測試器中測試此半専 體記憶體之功能,其中一些指定之測試信號須傳送至此 半導體記憶體。 若測試器中之溫度不可調整,則測試锫果通常是不能 令人滿意的,這是因為半導體記憶體之一些指定之特性 是和溫度有很大之關係。因此在測試溫度(例如,上逑之 87D)時半導體記憶體之所有可能之缺陷並不是能可靠 地完全測得。 由 IEEE Transact ions ο η Very Large Scale Integration (VLSI) Systems , Band 5, No.3, September 1997, page 270-276中已知有一種CMOS感測器,其是由 MOS電路所構成且可安裝在積體電路中M便測定溫度。 但在記憶體測試時並不述及此篇文章。 最後.由 DE19828 192A1(GR98P1943DE)中已知有一種 電路配置Μ便用來控制一種待測試之半導體記憶體之晶 片溫度,其中在半導體記憶髖晶Η中設置至少一種溫度 感測器。在此種晶Η中此半導體記憶體和溫度感测器是 -3- (請先閱讀背面之注意事項再填寫本頁) 裝, 訂- 線. 本紙張尺度適用_國國家標準(CNS)A4規格(210 X 297公釐) 4 4-6952 五、發明說明(
經濟部智慧財產局員工消费合作社印製 片定保 接只熔半 在 i 上為作 種 溫 配是 及 Ϊ, 憶 配 使 晶指試 在復射之 置 ilc 因操 一 ί 之 路件 件 TU 之之測 正修電得 設||晶是之 有 —同 電姐。姐’ 體體之 種之般測 Μ 之這需 具 不 之體接flgli 憶憶好 一 體一所 時 體,所 其 種 藝専連導£3 記記良 復憶由據 體 憶果別 ,^各 技半相半 U 體體種 修sa藉依 憶㈣SB结各 置Iffl在 述it互了 U 導導一 刻體可可 記Μ體之在 配#後 所中輯除-R 半半成 立導如時 體4®導意是 路 β 之 頭片理中試 將在達 能半例試 導”半滿不 電lifi試 開晶復 Η 測 可得可 可,瑄測。半 U 在人並 種 Μ 測 文體修晶我 此使亦 不之-在開動 接令體 一 Μ在 本導及體自 因,時 置反行絲斷起111直供憶 供 U 可 在半-導捶 。值係 配。進熔而次Μ是提記 提-片 的在試半一 復 接之關 路體可種置毎 時能體 是試晶 目:測在含 連同切 電憶才此位與 U 此不導 此測之。述成我此包 相不密 之記後,陷垦 / 復式半 因件件復上達自因另 元種有 知照之行缺性試修方此。的組組修,式和置外 單各度 習導束進之能測種棰下試目之體被明方器配之 制至溫 種半結來體可之此此況測之關導地發下測路器 控整與 此之試用憶種上-但情被明有半易本 Μ 感電测 度調性 Η 試測使記 j Η 即。種中發度則輕據是度種感 溫度特。1Β測在之髖另晶。行此度本溫.中依中溫此度 與溫之證 受有絲導 其膊進在溫 與冒度 置與 潲 1,---:---------裝--------訂.·--------線 (請先閱讀背面之注意事項再寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 446952 Α7 Β7 經濟部智慧財產局員工消费合作社印製 五、發明說明(4 ) 得不只(像DE19828192A1中之電路配置一樣)可調整此測 試過稈中之操作溫度,而且亦可在每次起動或其它適當 之時間點時輕易地直接在測試過程之後進行一種修復過 稈。此挿修復(因此是在半導體記憶體作為半導體組件 是例如有缺陷之記憶體位置須被取代)可永久性地K靜 態方式藉由枏對應之雷射熔絲之關閉(off)而達成或暫 時性地藉由備用記憶元件加入至特定之暫存器中而達成。 本發明因此可有利地使一種羊由自我測試-及修復邏 輯所進行之修復與一種溫度·有關之測試(藉由一種包含 在半導體姐件之半導體晶片中之溫度感測器來進行)相 縣連。 在一種具體之例子中本發明之罨路配置含有一種半導 鵂記憶體Μ作為半導體組件。在此種半導體記憶體之半 導艚晶Η中另外含有一種溫度感测器(例如,一種與溫 度有關之振攫器)及一棰自我測試-及修復理輯(BIST)。 現在若藉由此種電路配置來進行此種半導體記憶體之” 自我修復”,刖首先須藉助於溫度感測器來測定記憶體 之溫度。若這樣所測得之溫度不通合作為測試用,則由 BIST來起始一種溫度變化用之操作。只要由此溫度感測 器中已得知適當之溫度已達到時,則開始上述之自我測 試。若在此種自我測試期間此溫度又偏離此種適當之溫 度時,則此種自我測試須中斷,且上述之溫度變化用之 操作須在短期間内重新起始。Μ此種方式能可靠地在適 當之溫度對此半導體記憶體進行測試。 i-ij---------襄叫 I (請先閱讀背面之注意事項再填寫本頁) 訂 線-
T 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) d46952 經濟部智慧財產局員工消費合作社印製 A7 B7__五、發明說明(* ) 在發現所有之有缺陷之記憶胞之後,須在BIST中估算 一種適當之修復組態,Μ便随後進行修復,這例如是藉 由備用記憶胞所用.暫存器之設定來達成或藉由電性可設 定之熔躲方塊之程式化.來達成。只要半導體記憶體之修 復已结束,則此半導體記憶體即被告知是無缺陷的。若 此種修復是不可能的,則這同樣可Μ資訊方式顯示出來。 本發明Μ下將依據圖式來詳述。匾式簡單說明: 第1圖本發明之電路配置之第一實腌例之電路方塊圖。 第2圖本發明之電路配置之第二實胞例之較詳细之電 路方塊圃。 在這些圖式中相對應之组件分別Μ相同之參考符號來 表示。 在第1圖中一種半導體記憶體2,—種設置在其附近與 其直接相鄰之溫度感測器3以及一種自我測試-及修復埵 輯4積體化於半導體晶片1中Κ作為半導體組件的一個 例子。溫度感測器3(其可由上述之習知CMOS電路所構成 )測定半導體記憶體2之區域中此半専體晶片1之溫度 且傳送此溫度至上述之自我测試-及修復埋輯4,如箭頭5 所示。若此種由溫度感測器3所決定之半導體晶片1之 溫度位於测試溫度之範圍中,則自我測試-及修復埋輯4 可専人一種测試模式,如箭頭6所示。若此種由溫度感 測器3所決定之半専體晶片1之溫度位於測試溫度範圍 之外,則半導體晶片1之溫度須藉由自我測試-及修復 邏輯4來拉升或下降(靖看箭頭7)。 -6 _ (請先閱讀背面之注意事項再填寫本頁)
T . -線- 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐〉
經濟部智慧財產局員工消費合作社印製 4 46 9 5 2 藉由此種自我測試-及修復邏輯4 ,則可輕易地使測試 溫度調整在各種不同之範園中,使得可在各種不同之測 試漶度中對此半筝·體記憶體2之可靠性進行測試。因此 可達成一棟很大之測試保證,使半導體記憶體之與溫度 密切相關之特性可以可靠地被測試。 現在若在此種自我測試-及修復邏輯4所進行之半導體 記憤賵2之測試中已確定一種缺陷存在(其例如可在發現 一俩或多個有缺陷之記憶胞時即已存在),則自我測試-及 修復薄輯4即估算出一種修復.姐態且随後即進行修復,其 中此半導體記憶骽2中備用記憶胞陣列之熔絲Μ —般之方 式而斷開。 此種修復是Μ箭頭8來表示。 在此種修復結束之後,則現在已無缺陷之半導體記憶 2即可使用(箭頭14所示)或往外告知其不可修復(箭頭 1 5所示)。 在半導體記憶體2中之上述測試-及修復過程琨在可 睹由一種醏存在半導體晶Η1中之BIST-起始信號(謓比 較箭頭13)來觸發,K便可輕易地在半導體記憶體2每 次起動時或其它適當之時間點時進行此種测試-及修復 過稈。如上所述,若不用靜態之修復方式,則可能時亦 可藉由暫存器形式之特定之記憶元件而進行一種暫時性 之修復。 第2 _是本發明之電路配置之另一實胞例,其中溫度 感測器3設置於半導體記憶體2之附近中。此處亦特別 顧示了一種在第1圖之實施例中當然同樣亦存在之半導 本紙張尺度適用中圉國家標準(CNS)A4規格(210 X 297公釐) 丨:---l·--------裝--------訂---------線* (請先閱讀背面之注意事項再填寫本頁) 446952 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明(b ) 鵂記憶體2之介面16。溫度感測器所具有之溫度範圃, 例如可達25P , 25C至75t: ,75t:至125C或超過125¾ 。這4個溫度範圍‘例如在數位上可Μ ” 〇 〇 ”,·’ 〇 1 ”,或"1 1 ’ 來表示。逋當之數位值經由2位元匯流排(B US )(請參閲 箭頭5)而傳送至此種由自我測試理輯10和修復邏輯11所 構成之自我制試-及修復埋輯4。只要所告知之溫度位 於此禪由自我測試邏輯10所預設之範圍中,則可藉由匯 潦排(請參閱箭頭6)來起始一種測試模式。若實際情況 不是瑄樣,刖須適當地改_晶Η溫度(箭頭7所示)。 存測試期間在本半専體記憶體2中所測得之資料經由 陲流排(箭頭9所示)而供應至自我測試理輯10且在該處 之比較器12中進行測試。若已確定有缺陷存在,則須設 定(set)半導體記憶體2中相對之備用記憶咆(箭頭8所 示)。於是可賴由相對應之暫存器之設定來加入一些備 用之記憶胞。其它可能情況是:自我測試-及修復理輯 4藉由永久性記憶元件(例如,EPROM,快閃式記憶體,電 性熔絲)之程式化來設定(set)—些備用之記胞。 本發明之電路配置可有利地用在半導體記憶體(例如, DRAMs等等)中,但亦可用在其它之半導體組件中,這些 半導鵂組件須受到一棰與溫度有關之測試且存在一些備 用之Si目件。 符號之說明 1----半導體晶片 2——半導體記憶體 -8- 本紙張尺度適用中困國家標準(CNS)A4規格<210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 446952 A7 B7 五、發明說明( 頭顗頭頭 箭箭箭箭 之之之之 器-;用用用用 測試量式變態記 感測測椹改組體 度我度試度復導 溫自溫測溫修半 輯 邏 復 修 及 之 輯 埋 復 修 及 - 試 測 我 自 至 體 憶
頭 箭 頭 之 箭 用輯 之 排埵 用 流試輯 始 匯測埋器起 料我復較1ST 資 自修比BI 頭 頭箭 箭之 之用 用知 知通 通之 之體 體憶 憶記 記體 體導 導半 半之 之復 成修 製可 已不 ---------------裝„「 (請先閱讀背面之注意事項再填寫衣頁) --線· 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用令0國家標準(CNS)A4規格(21CM297公釐)

Claims (1)

  1. A8 BS C8 D8 W測試-及修復邏輯之電路配置』 ,89年3月修正 經濟部智慧財產局員工消費合作社印製 446952 申請專利範圍 第88117410號r具有與溫度有關之半導體£ 專利案 1· 一種具有與溫度有關之半導體組件測試-及修復邏輯 (4)之電路配置,在半導體組件(2丨之半導體晶片(1> 中存至少一個溫度感測器(3),其特徵爲: 在半導體晶片(1)中此半導體組件(2丨具有溫度感 測器(3 |且與自我測試-及修復邏輯(4 )互相連接。 2. 如申請專利範圍第1項之電路配置,其中自我測試_ 及修復邏輯(4)含有一種溫度控制單元。 3. 如申請專利範圍第1或第2項之電路配置,其中若溫 感測器(3)測得此半導體晶片(1)之溫度是一種位於 測試溫度範圍之外的溫度,値時,則溫度控制單元切換 至溫度改變用’之:操作狀態中。 4. 如申請專利範圍第1或第2項之電路配置,其中自我 測試-及修復鑼輯(4)包含一種微處理機以作爲自我 測試通輯(1 〇 )及修復邏輯(1 1 )用 5. 如申請専利範圍第4項之電路配置,其中自我測試邏 輯(10)中含有一種比較器(12)。 6. 如申請專利範圍第1或第2項之電路配置,其中自我 測試-及修復邏輯(4)設定了半導體記憶體(2)中之備 用之記憶胞(箭頭8)。 7. 如申請專利範圍第4項之電路配置,其中自我測試-及修復邏輯(4)設定了半導體記億體(2)中之備用之 記憶胞(箭頭8丨。 本紙浪尺度逋用中國ϋ家橾率(CNS ) 210X297公釐j
    4 46 95 ? A8 B8 C8 D8 六、申請專利範圍 8. 如申請專利範圍第1或第2項之電路配置’其中自我 測試-及修復邏輯(4)藉由暫存器之設定而加入了一 些備用之記億胞。 9. 如申請專利範圍第6項之電路配置*其中自我測試-及修復邏輯(4)藉由暫存器之設定而加入了一些備用 之記億胞。 10. 如申請專利範圍第1或第2項之電路配置 > 其中自 我測試-及修復邏輯藉由永久性記憶元件之程式化而 設定了備用之記憶胞。 11. 如申請專利範圍第6項之電路配置,其中自我測試-及修復邏輯藉由永久性記憶元件之程式化而設定了 備用之記憶胞。 (請先閱讀背面之注意事項再填寫本頁) 訂· 經濟部智慧財產局員工消費合作社印製 -2- 本紙張尺度逋用中國®家#準(CNS > Α4Λ格(210X297公釐}
TW088117410A 1998-11-13 1999-10-08 Circuit-arrangement with temperature dependent semiconductor element test and repair logic TW446952B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19852430A DE19852430C2 (de) 1998-11-13 1998-11-13 Schaltungsanordnung mit temperaturabhängiger Halbleiterbauelement-Test- und Reparaturlogik

Publications (1)

Publication Number Publication Date
TW446952B true TW446952B (en) 2001-07-21

Family

ID=7887726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088117410A TW446952B (en) 1998-11-13 1999-10-08 Circuit-arrangement with temperature dependent semiconductor element test and repair logic

Country Status (6)

Country Link
US (1) US6297995B1 (zh)
EP (1) EP1008858B1 (zh)
JP (1) JP2000156093A (zh)
KR (1) KR100341685B1 (zh)
DE (2) DE19852430C2 (zh)
TW (1) TW446952B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6488405B1 (en) * 2000-03-08 2002-12-03 Advanced Micro Devices, Inc. Flip chip defect analysis using liquid crystal
JP2002109899A (ja) * 2000-07-26 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置およびそれを備える半導体集積回路装置
US6865694B2 (en) * 2002-04-30 2005-03-08 Texas Instruments Incorporated CPU-based system and method for testing embedded memory
DE10354443B4 (de) * 2003-11-21 2008-07-31 Infineon Technologies Ag Halbleiterbauelementanordnung mit einer Defekterkennungsschaltung
US7496817B2 (en) * 2004-02-20 2009-02-24 Realtek Semiconductor Corp. Method for determining integrity of memory
US20050210205A1 (en) * 2004-03-17 2005-09-22 Chang-Lien Wu Method for employing memory with defective sections
WO2005124786A1 (ja) 2004-06-22 2005-12-29 Fujitsu Limited 半導体メモリ
NO20042771D0 (no) * 2004-06-30 2004-06-30 Thin Film Electronics Asa Optimering av driftstemperatur i et ferroelektrisk eller elektret minne
EP1640886A1 (en) * 2004-09-23 2006-03-29 Interuniversitair Microelektronica Centrum Method and apparatus for designing and manufacturing electronic circuits subject to leakage problems caused by temperature variations and/or ageing
KR100702300B1 (ko) * 2005-05-30 2007-03-30 주식회사 하이닉스반도체 테스트 제어 회로를 갖는 반도체 메모리 장치
US7765825B2 (en) * 2005-12-16 2010-08-03 Intel Corporation Apparatus and method for thermal management of a memory device
US8245105B2 (en) * 2008-07-01 2012-08-14 International Business Machines Corporation Cascade interconnect memory system with enhanced reliability
US8234540B2 (en) 2008-07-01 2012-07-31 International Business Machines Corporation Error correcting code protected quasi-static bit communication on a high-speed bus
US7895374B2 (en) * 2008-07-01 2011-02-22 International Business Machines Corporation Dynamic segment sparing and repair in a memory system
US20100005335A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Microprocessor interface with dynamic segment sparing and repair
US8201069B2 (en) * 2008-07-01 2012-06-12 International Business Machines Corporation Cyclical redundancy code for use in a high-speed serial link
US8139430B2 (en) * 2008-07-01 2012-03-20 International Business Machines Corporation Power-on initialization and test for a cascade interconnect memory system
US8082474B2 (en) * 2008-07-01 2011-12-20 International Business Machines Corporation Bit shadowing in a memory system
US8082475B2 (en) * 2008-07-01 2011-12-20 International Business Machines Corporation Enhanced microprocessor interconnect with bit shadowing
US7979759B2 (en) * 2009-01-08 2011-07-12 International Business Machines Corporation Test and bring-up of an enhanced cascade interconnect memory system
US20100180154A1 (en) * 2009-01-13 2010-07-15 International Business Machines Corporation Built In Self-Test of Memory Stressor
KR102123991B1 (ko) 2013-03-11 2020-06-17 삼성전자주식회사 반도체 패키지 및 이를 구비하는 전자 시스템
KR102401882B1 (ko) * 2017-12-04 2022-05-26 에스케이하이닉스 주식회사 메모리의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그 메모리 관리 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2073916A1 (en) * 1991-07-19 1993-01-20 Tatsuya Hashinaga Burn-in apparatus and method
US5583875A (en) * 1994-11-28 1996-12-10 Siemens Rolm Communications Inc. Automatic parametric self-testing and grading of a hardware system
KR100333720B1 (ko) * 1998-06-30 2002-06-20 박종섭 강유전체메모리소자의리던던시회로

Also Published As

Publication number Publication date
KR100341685B1 (ko) 2002-06-22
EP1008858A2 (de) 2000-06-14
DE59909951D1 (de) 2004-08-19
DE19852430C2 (de) 2000-09-14
DE19852430A1 (de) 2000-05-25
EP1008858A3 (de) 2000-07-12
KR20000035292A (ko) 2000-06-26
US6297995B1 (en) 2001-10-02
JP2000156093A (ja) 2000-06-06
EP1008858B1 (de) 2004-07-14

Similar Documents

Publication Publication Date Title
TW446952B (en) Circuit-arrangement with temperature dependent semiconductor element test and repair logic
TW463174B (en) Semiconductor device having test mode entry circuit
US4468759A (en) Testing method and apparatus for dram
KR100319733B1 (ko) 불휘발성 반도체 메모리ic 및 그 번인 테스트 방법
JP3353602B2 (ja) 半導体装置の試験方法
JP5170395B2 (ja) ウエハ及びその温度試験方法
US7233161B2 (en) Integrated circuit and associated packaged integrated circuit having an integrated marking apparatus
US6639848B2 (en) Semiconductor memory device and method for testing the same
US20050251714A1 (en) Test apparatus for semiconductor devices built-in self-test function
KR20020061113A (ko) 반도체 장치
TW392263B (en) Semiconductor integrated circuit device and the testing method
US5808960A (en) Circuit and method for tracking the start of a write to a memory cell
JP4377238B2 (ja) 半導体試験装置
WO2002091006A1 (en) Method for measuring fuse resistance in a fuse array
JPS6192500A (ja) 溶融可能なリンクのアレイのための短絡検出装置
TW200949274A (en) Method and circuit for testing a multi-chip package
TW421719B (en) Arrangement to recognize the contact-fault at the test of the integrated circuits
US5982656A (en) Method and apparatus for checking the resistance of programmable elements
TWI400708B (zh) 控制內建自應力之熔絲裝置及控制方法
US6479310B1 (en) Method for testing a semiconductor integrated circuit device
TW531656B (en) Circuit arrangement to burn-in-test the semiconductor module
JP3143973B2 (ja) 半導体ウェハ
US10483213B2 (en) Die identification by optically reading selectively blowable fuse elements
US6704676B2 (en) Method and circuit configuration for identifying an operating property of an integrated circuit
TW200910360A (en) Semiconductor integrated circuit device and redundancy method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees