CN102054816A - 熔丝的熔断方法 - Google Patents
熔丝的熔断方法 Download PDFInfo
- Publication number
- CN102054816A CN102054816A CN2009101984543A CN200910198454A CN102054816A CN 102054816 A CN102054816 A CN 102054816A CN 2009101984543 A CN2009101984543 A CN 2009101984543A CN 200910198454 A CN200910198454 A CN 200910198454A CN 102054816 A CN102054816 A CN 102054816A
- Authority
- CN
- China
- Prior art keywords
- fuse
- dielectric layer
- memory cell
- cuboid
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种熔丝的熔断方法,所述熔丝与半导体存储器中的冗余存储单元相连,用于通过熔丝的熔断来激活冗余存储单元,在熔丝之上还覆盖有一层介质层,该方法包括:采用蚀刻工艺对熔丝上方的介质层进行蚀刻,并保留介质层中的N个长方体部分,每个长方体部分的高等于介质层的厚度,每个长方体部分的长等于熔丝的宽度,其中,N为正整数;采用激光将介质层中的长方体部分所隔离开的N-1段熔丝分别熔断。采用该方法能够提高备用存储单元激活的准确率。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种熔丝的熔断方法。
背景技术
半导体存储器主要由若干个存储单元构成,在若干个存储单元中,即使有一个存储单元发生故障,半导体存储器也被视为不合格产品。但是,随着半导体集成度的提高,存储单元发生故障的概率也越来越大,因此,随着半导体存储器的生产,不可避免地会降低半导体存储器的成品率,为了提高成品率,一般会在半导体存储器出货之前,对所生产的半导体存储器进行测试,以对不合格的半导体存储器进行修复。
为了便于对不合格的半导体存储器进行修复,在进行半导体存储器的电路设计时,半导体存储器不仅包括常规存储单元阵列,其中,常规存储单元阵列包括若干个常规存储单元,半导体存储器还包括冗余(redundancy)存储单元阵列,冗余存储单元阵列又被称为备用(spare)存储单元阵列,其包含有若干个备用存储单元。当常规存储单元阵列中的一个或几个常规存储单元发生故障时,冗余存储单元中相应的备用存储单元可替换常规存储单元阵列中的故障存储单元,从而对不合格的半导体存储器进行修复,当然,当故障存储单元的数量超过冗余存储单元中的备用存储单元的数量时,此半导体存储器无法进行修复,则直接将此半导体存储器报废。
为了对备用存储单元替换故障存储单元的原理进行清楚地说明,下面通过图1进行更加详细地介绍。图1为备用存储单元替换故障存储单元的原理示意图,如图1所示,常规存储阵列包括若干个常规存储单元,其以M行N列的矩阵结构配置,其中,M和N均为大于等于2的正整数,也就是说,常规存储单元阵列包括第一至第M行,每一行均配置有N个常规存储单元,换言之,常规存储单元包括第一至第N列,每一列均配置有M个常规存储单元;冗余存储单元包括若干个备用存储单元,其以M行P列的矩阵结构配置,其中,P为小于等于N的正整数,且视具体情况而定,也就是说,冗余存储单元阵列包括第一至第M行,每一行均配置有P个备用存储单元,换言之,常规存储单元包括第一至第P列,每一列均配置有M个备用存储单元;行熔丝排包括M个行熔丝,每个行熔丝分别与冗余存储单元阵列中每一行的备用存储单元相连,一般来说,M个行熔丝中的每个行熔丝只要与冗余存储单元阵列的每一行中距离其最近的备用存储单元连接即可,因为每一行的备用存储也是彼此相连的,例如,按照从上到下的顺序,假设行熔丝排中的每个行熔丝分别被称为:第一行熔丝、第二行熔丝....第M行熔丝,则第一行熔丝与冗余存储单元阵列的第一行中最外端的备用存储单元相连;列熔丝排包括P个列熔丝,每个列熔丝分别与冗余存储单元阵列中的每一列的备用存储单元相连,一般来说,P个列熔丝中的每个列熔丝只要与冗余存储单元阵列的每一行中距离其最近的备用存储单元连接即可。
行熔丝排和列熔丝排中的每个熔丝均是激光易熔的,当通过测试发现常规存储单元阵列中的某一行或列含有故障存储单元时,用激光熔断相应的行熔丝和列熔丝,这就激活了相应的备用存储单元,完成了替换了过程,需要说明的是,熔丝的熔断相当于将备用存储单元的地址写入熔丝中,例如,若第一行熔丝被熔断,且第一列熔丝被熔断,则表示当前激活的为备用存储单元(1,1),若第一行熔丝被熔断,且第二列熔丝被熔断,则表示当前激活的为备用存储单元(1,2)。
图1所示仅以3×3的常规存储单元阵列和3×3的冗余存储单元阵列为例,在实际应用中,若冗余存储单元阵列的和常规存储单元阵列的大小一致,当常规存储单元中的某一行或某一列包含故障存储单元时,也可激活冗余存储单元阵列中相应的行或列,而完成整个行的替换或整个列的替换。
需要说明的是,图1所示仅为备用存储单元替换故障存储单元的原理示意图,在实际应用中,根据电路设计的不同,可能还包括其它器件,由于与本发明所述方案无直接关系,故不再一一介绍;而且,利用熔丝的熔断来进行备用存储单元的激活已是一种成熟的工艺,已广泛应用于半导体存储器的制造工艺中,图1所示仅进行原理的说明,根据电路设计的不同,可能行熔丝排、列熔丝排、常规存储单元阵列和冗余存储单元阵列还有其他不同的位置关系,由于与本发明所述方案无直接关系,也不再一一介绍。
在半导体存储器中,熔丝的表现形式为较细的金属线,金属线的形成方法采用通用的方法,具体包括:沉积金属层,然后采用蚀刻工艺形成金属线。一般来说,在半导体存储器中,作为熔丝的金属线的长度为6微米至30微米,金属线的宽度为0.2微米至2微米,熔丝的材料可为铜或铝,在熔丝之上还沉积有介质层,当需要对熔丝进行熔断时,采用蚀刻工艺将熔丝上方的介质层全部蚀刻掉,然后采用激光将熔丝熔断。图2为现有技术中熔丝的熔断示意图,现有技术中熔丝的熔断方法包括以下步骤:
第一,采用蚀刻工艺将熔丝上方的介质层全部蚀刻掉。
第二,采用激光将熔丝中的任一部位熔断。
其中,激光的波长为1.34微米,能量为0.5微焦左右,持续时间为17纳秒。
然而,当采用激光将熔丝中的任一部位熔断时,熔断后的金属会立即溅开,当溅开的金属重新落回到熔断部位时,有可能使得熔丝的熔断部位重新发生连接,这就降低了熔丝的熔断概率,从而降低了备用存储单元激活的准确率。
发明内容
有鉴于此,本发明提供一种熔丝的熔断方法,能够提高备用存储单元激活的准确率。
为达到上述目的,本发明的技术方案具体是这样实现的:
一种熔丝的熔断方法,所述熔丝与半导体存储器中的冗余存储单元相连,用于通过熔丝的熔断来激活冗余存储单元,在熔丝之上还覆盖有一层介质层,其特征在于,该方法包括:
采用蚀刻工艺对熔丝上方的介质层进行蚀刻,并保留介质层中的N个长方体部分,每个长方体部分的高等于介质层的厚度,每个长方体部分的长等于熔丝的宽度,其中,N为正整数;
采用激光将介质层中的长方体部分所隔离开的N-1段熔丝分别熔断。
N为2。
所述长方体部分的宽为1微米至10微米。
可见,在本发明所提供的一种熔丝的熔断方法中,首先采用蚀刻工艺对熔丝上方的介质层进行蚀刻,并保留介质层中的N个长方体部分,每个长方体部分的高等于介质层的厚度,每个长方体部分的长等于熔丝的宽度,然后采用激光将介质层中的长方体部分所隔离开的N-1段熔丝分别熔断,这样可提高熔丝的熔断概率,提高了备用存储单元激活的准确率。
附图说明
图1为备用存储单元替换故障存储单元的原理示意图。
图2为现有技术中熔丝的熔断示意图。
图3为本发明所提供的熔丝的熔断方法的流程图。
图4a为本发明所提供的一种熔丝的熔断方法的实施例中步骤401的剖面示意图。
图4b为本发明所提供的一种熔丝的熔断方法的实施例中步骤402的剖面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明的核心思想为:首先采用蚀刻工艺对熔丝上方的介质层进行蚀刻,并保留介质层中的N个长方体部分,然后采用激光将介质层中的长方体部分所隔离开的N-1段熔丝分别熔断,能够提高熔丝的熔断概率,提高备用存储单元激活的准确率。
图3为本发明所提供的熔丝的熔断方法的流程图,如图3所示,该方法包括:
步骤301,采用蚀刻工艺对熔丝上方的介质层进行蚀刻,并保留介质层中的N个长方体部分,每个长方体部分的高等于介质层的厚度,每个长方体部分的长等于熔丝的宽度,其中,N为正整数。
步骤302,采用激光将介质层中的长方体部分所隔离开的N-1段熔丝分别熔断。
至此,本流程结束。
下面通过一个实施例对本发明所提供的熔丝的熔断方法进行详细介绍,该方法包括:
步骤401,图4a为本发明所提供的一种熔丝的熔断方法的实施例中步骤401的剖面示意图,如图4a所示,采用蚀刻工艺对熔丝上方的介质层进行蚀刻,并在熔丝的中点处保留介质层中的一长方体部分,长方体部分的高等于介质层的厚度,长方体部分的长等于熔丝的宽度。
在实际应用中,长方体部分的宽一般为1微米至10微米,较佳地,长方体部分的宽为1微米至3微米。
步骤402,图4b为本发明所提供的一种熔丝的熔断方法的实施例中步骤402的剖面示意图,如图4b所示,采用激光将介质层中的长方体部分所隔离开的两段熔丝分别熔断。
激光的波长为1.34微米,能量为0.5微焦左右,持续时间为17纳秒,这与现有技术相同。
较佳地,保留介质层中的1个长方体部分,并采用激光将介质层中的长方体部分所隔离开的2段熔丝分别熔断即可满足发明目的,介质层中的长方体部分相当于一个隔板,可将两段熔丝隔离开,这样做主要有两个优点:第一,采用激光对所隔离开的两段熔丝分别熔断,大大提高了整段熔丝的熔断概率;第二,由于介质层中的长方体部分相当于一个隔板将两段熔丝隔离开,当采用激光对所隔离开的两段熔丝分别熔断时,可减少溅开的金属重新落回到熔断部位的概率,同时,避免一段熔丝熔断时溅落的金属落到另一段熔丝的熔断部位,基于上述优点,可提高熔丝的熔断概率,从而提高备用存储单元激活的准确率。
至此,本流程结束。
可见,在本发明所提供的一种熔丝的熔断方法中,采用蚀刻工艺对熔丝上方的介质层进行蚀刻,并保留介质层中的N个长方体部分,每个长方体部分的高等于介质层的厚度,每个长方体部分的长等于熔丝的宽度,然后采用激光将介质层中的长方体部分所隔离开的N-1段熔丝分别熔断,这样可提高熔丝的熔断概率,从而提高备用存储单元激活的准确率。
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换以及改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种熔丝的熔断方法,所述熔丝与半导体存储器中的冗余存储单元相连,用于通过熔丝的熔断来激活冗余存储单元,在熔丝之上还覆盖有一层介质层,其特征在于,该方法包括:
采用蚀刻工艺对熔丝上方的介质层进行蚀刻,并保留介质层中的N个长方体部分,每个长方体部分的高等于介质层的厚度,每个长方体部分的长等于熔丝的宽度,其中,N为正整数;
采用激光将介质层中的长方体部分所隔离开的N-1段熔丝分别熔断。
2.根据权利要求1所述的方法,其特征在于,N为2。
3.根据权利要求2所述的方法,其特征在于,所述长方体部分的宽为1微米至10微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101984543A CN102054816B (zh) | 2009-11-03 | 2009-11-03 | 熔丝的熔断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101984543A CN102054816B (zh) | 2009-11-03 | 2009-11-03 | 熔丝的熔断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102054816A true CN102054816A (zh) | 2011-05-11 |
CN102054816B CN102054816B (zh) | 2012-05-30 |
Family
ID=43958989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101984543A Expired - Fee Related CN102054816B (zh) | 2009-11-03 | 2009-11-03 | 熔丝的熔断方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102054816B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106443399A (zh) * | 2016-09-08 | 2017-02-22 | 上海华岭集成电路技术股份有限公司 | 一种防止芯片熔丝误熔断的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7064409B2 (en) * | 2003-11-04 | 2006-06-20 | International Business Machines Corporation | Structure and programming of laser fuse |
KR100979116B1 (ko) * | 2008-04-02 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 장치의 퓨즈부 및 그 형성 방법 |
-
2009
- 2009-11-03 CN CN2009101984543A patent/CN102054816B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106443399A (zh) * | 2016-09-08 | 2017-02-22 | 上海华岭集成电路技术股份有限公司 | 一种防止芯片熔丝误熔断的方法 |
CN106443399B (zh) * | 2016-09-08 | 2020-11-13 | 上海华岭集成电路技术股份有限公司 | 一种防止芯片熔丝误熔断的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102054816B (zh) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8159041B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101055874B1 (ko) | 고 전력 애플리케이션을 위한 레이저 퓨즈 구조 | |
JP2008084409A (ja) | 不良救済判定装置および不良救済判定方法 | |
CN102054816B (zh) | 熔丝的熔断方法 | |
KR100297222B1 (ko) | 반도체장치및그제조방법 | |
KR101119805B1 (ko) | 퓨즈 형성 방법 및 그에 따른 퓨즈 구조 | |
US8133766B2 (en) | Fuse of semiconductor device and method of forming the same | |
JP3287293B2 (ja) | 半導体装置およびその製造方法 | |
US10032591B2 (en) | Fuse arrangement | |
CN101399253A (zh) | 激光切割熔丝方法及其测试结构和方法、测试晶圆 | |
US20140008759A1 (en) | Fuse of semiconductor device and method for forming the same | |
US8164156B2 (en) | Fuse structure for high integrated semiconductor device | |
CN101364589A (zh) | 熔丝盒及其制造方法及修补半导体器件中该熔丝盒的方法 | |
KR100954417B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
US8344476B2 (en) | Fuse structure for high integrated semiconductor device | |
KR100400771B1 (ko) | 워드라인 리던던시 회로 | |
CN108242251B (zh) | 动态随机存取存储器 | |
KR20050121589A (ko) | 반도체 메모리소자의 퓨즈 및 리페어 방법 | |
US8274135B2 (en) | Fuse of semiconductor device | |
KR20110011063A (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
KR20080098893A (ko) | 반도체 메모리 장치, 그의 제조방법 및 반도체 퓨즈프로그래밍 회로 | |
KR20100138056A (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
JPH03235351A (ja) | 半導体記憶装置 | |
KR20110003678A (ko) | 반도체 소자의 퓨즈 | |
KR20080098897A (ko) | 반도체 메모리 장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120530 Termination date: 20191103 |