JP5901170B2 - 集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法 - Google Patents

集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法 Download PDF

Info

Publication number
JP5901170B2
JP5901170B2 JP2011163940A JP2011163940A JP5901170B2 JP 5901170 B2 JP5901170 B2 JP 5901170B2 JP 2011163940 A JP2011163940 A JP 2011163940A JP 2011163940 A JP2011163940 A JP 2011163940A JP 5901170 B2 JP5901170 B2 JP 5901170B2
Authority
JP
Japan
Prior art keywords
contact portion
integrated circuit
section
resistance
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011163940A
Other languages
English (en)
Other versions
JP2012028786A (ja
JP2012028786A5 (ja
Inventor
オクス エリック
オクス エリック
ヘーファー ホルガー
ヘーファー ホルガー
ラウシャー ルッツ
ラウシャー ルッツ
シェルケス エッカート
シェルケス エッカート
グラープマイアー フローリアン
グラープマイアー フローリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2012028786A publication Critical patent/JP2012028786A/ja
Publication of JP2012028786A5 publication Critical patent/JP2012028786A5/ja
Application granted granted Critical
Publication of JP5901170B2 publication Critical patent/JP5901170B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法に関する。
本発明による集積回路には電子回路が含まれており、この電子回路は、半導体基板に取り付けられておりまた複数のコンタクト素子を有するケーシングに収容されている。意図した使用目的ないし使用領域に依存して、種々異なるコンタクト素子を有するさまざまなケーシングが利用可能である。上記のコンタクト素子はふつう、はんだ付けプロセスにより、プリント基板の相応するコンタクト素子に接続される。ふつうこのプリント基板より、上記の集積回路と、別の電子コンポーネントとが接続される。
例えば車両電気工学の分野において必要になることが多いのは、はんだ付けプロセスの後、相応するコンタクト素子間の電気接続の管理を確実に行うことである。これが行われるのは、例えばブレーキ制御部などの安全関連システムが関係する場合である。この管理は、例えば光学式に行うことが可能である。例えばＱＦＭまたはＬＧＡケーシングの場合のように上記のはんだ付け個所が直接見えない場合、レントゲンビームによって管理は行うことが可能である。しかしながらこれにはコストがかかり、また上記のレントゲン撮影において例えばボンディングワイヤなどの別の素子が見える場合には多義的な結果が生じ得ることにもなる。これとは択一的に上記のはんだ付けプロセスをより確実なプロセスで構成することができ、これは、例えばはんだ付けプロセスの前にすでにコンタクト素子にはんだを付けることによって行うことが可能である。このようないわゆる事前はんだ付けも同様に付加的なコストが生じてしまうのである。
本発明の課題は、コスト的に有利なはんだ付け個所管理を可能にすることである。
上記の課題は、本発明の請求項１により、集積回路において、
この集積回路は、
− ケーシング内の電子回路と、
− 第１コンタクト部とを有しており、
ここでこの第１コンタクト部は、プリント基板の相応する第２コンタクト部にはんだ付けするためのものであり、
− 上記の第１コンタクト部および第２コンタクト部はそれぞれ第１区分および第２区分に分けられ、かつ
上記のコンタクト部のうちの一方のコンタクト部の前記の複数の区分は、固定的に電気的に互いに接続される集積回路において、
− 上記の他方のコンタクト部の区分は、抵抗値を求めるための素子に選択的に接続可能であることを特徴とする集積回路を構成することによって解決される。
プリント基板に接続された集積回路を示す図である。 損傷のある接続部を有する図１の集積回路を示す図である。 図１および２に示した集積回路の等価回路図である。 図１および２に示した集積回路の１変形実施形態を示す図である。 図１および２に示した集積回路の別の１変形実施形態を示す図である。 図１および２に示した集積回路のさらに別の１変形実施形態を示す図である。 図１ないしは６に記載した集積回路において接続を管理する方法の流れ図である。
本発明は、請求項１の特徴部分に記載された特徴的構成を有する集積回路により、また請求項７の特徴部分に記載された特徴的構成を有する方法により、この問題を解決しようとするものである。従属請求項には有利な実施形態が示されている。
第１の側面において集積回路は、ケーシング内の電子回路と、第１コンタクト部とを有しており、この第１コンタクト部は、プリント基板の相応する第２コンタクト部と、上記の電子回路とをはんだ付けするためのものである。上記の第１コンタクト部および第２コンタクト部はそれぞれ、第１区分および第２区分に分けられ、上記のコンタクト部のうちの一方のコンタクト部の区分は、電気的に固定的に互いに接続されており、また他方のコンタクト部の区分は、抵抗を求めるための素子に選択的に接続可能である。
上記の第１区分および第２区分は、１つのはんだプロセスによってそれぞれ互いに接続可能である。互い電気的に接続されていない第１区分および第２区分との間で抵抗を測定することにより、直列回路において２つの接続部の総抵抗を求めることができる。上記の２つの接続部のうちの１つが損傷している場合、このことは上記の求めた抵抗に反映される。これにより、付加的な測定装置なしに電気的なパスにおいてはんだ個所管理を行うことができる。
上記の電子回路は、抵抗を求める装置を含むことが可能である。複数の区分が互いに接続されている上記のコンタクト部は、この場合に上記のプリント基板に配置される。上記の集積回路により、上記のプリント基板とのはんだ付けのプロセス後に機能テストを行い、上記のプリント基板とのその接続部が損傷しているか否かを決定することができる。上記のプリント基板の側には、このために特別な準備対策を施す必要がない。殊に特定用途向けＩＣ（ＡＳＩＣ）では、とりたててあげるほどのコストをかけることなく上記の抵抗を求める機能を実現することができる。これによってプロセス確実性を高めることができ、その際に同時に作製コストを大きく増大させることはない。
上記の電子回路は、上記の抵抗を求める素子と、上記の区分のうちの１つとを選択に接続する回路装置を有することができる。これにより、上記の抵抗の決定を選択的に作動状態または非作動状態にすることができるため、抵抗の決定に続く上記の集積回路の通常動作時には、上記の接続部を通る電流を形成する必要がない。これによって通常動作時における上記の集積回路の電気的な損失出力を低減することが可能である。
上記の電子回路は、上記の求めた抵抗と、閾値とを比較する素子を含むことができる。上記の閾値を基準にした上記の抵抗のレベルは、上記の接続部のうちの１つが損傷しているか否かを示す指標とすることができる。１実施形態では複数の閾値を設け、上記の閾値を基準とした上記の抵抗のレベルから、上記の接続部の品質を読み取ることができる。
このために上記の電子回路を構成して、上記の比較結果を示す信号が出力されるようにする。これにより、上記の集積回路と、プリント基板とが電気的に十分に接続されていない場合に例えば上記の集積回路の始動を中断することができる。
１実施形態において上記の集積回路のコンタクト部の複数の区分のうちの一方は、上記の抵抗を求める素子に固定的に接続されている。他方の区分は、上記の抵抗の決定とは無関係な上記の集積回路の機能に対応付けることができる。これによって上記の集積回路の機能と、本発明による接続部管理とを完全にデカップリングすることができるのである。
第２の側面によれば、本発明には、集積回路の電子回路に接続されたコンタクト部と、プリント基板の相応するコンタクト部との間の抵抗を求める方法が含まれており、ここでは上記のコンタクト部はそれぞれ第１区分および第２区分に分けられており、また前記の方法には、上記の複数のコンタクト部のうちの一方の区分を互いに電気的に接続するステップと、上記の相応するコンタクト部の区分間の電気抵抗を求めるステップとを有する。
有利には上記の方法には、上記の求めた抵抗が、あらかじめ定めた閾値を下回っているか否かの比較をすることも含まれている。殊に多数のコンタクト部および相応するコンタクト部を設けることができ、ここではこの方法に信号の送出が含まれており、ここでこの信号は、すべての抵抗が上記の閾値を下回っているかを示す信号である。ここで上記の個々のコンタクト部の接続部の抵抗測定は有利にはシーケンシャルに行われる。
別の１側面によれば、本発明にはプログラムコード手段を有するコンピュータプログラム製品が含まれており、このプログラムコード手段は、これが処理装置において実行されるかまたはコンピュータ読み出し可能なデータ担体に含まれている場合、上記の方法を実行するためのものである。このことが当てはまるのは殊に、上記の処理装置が上記の電子回路に含まれている場合である。
以下では添付の図面を参照して本発明を詳しく説明する。
実施例の詳細な説明
図１には集積回路１１０の装置１００が示されている。集積回路１１０にはケーシング１１５が含まれており、このケーシングに電子回路１２０が配置されている。ケーシング１１５の外側にははんだパッド１３０，１４０が配置されており、これらのパッドは、ボンディングワイヤによって電子回路１２０に電気的に接続されている。集積回路１１０の下側には別のはんだパッド１６０を有するプリント基板１５０が配置されている。１実施形態においてはんだパッド１３０，１４０は小型化されて実施されており、またこれのパッドは合わせると、プリント基板１５０上のはんだパッド１６０とほぼ同じ大きさである。ここではんだパッド１６０は、有利には標準化されたサイズを有する。上記の集積回路のはんだパッド１３０，１４０と、はんだパッド１６０との間に電気接続部１７０ないしは１８０が設けられており、これらの接続部は、共通のはんだ付け個所１９０によって形成されている。
集積回路１１０の通常動作に対して、電気回路１２０と、プリント基板１５０のはんだパッド１６０とを接続するため、はんだパッド１３０，１４０のうちの１つだけが必要である。通常動作中の集積回路１１０の動作確実性を高めるため、通常動作に先行するテストフェーズにおいて集積回路１１０のはんだパッド１３０と１４０との間の抵抗を測定する。この際には電流が、第１のはんだパッド１３０から、接続部１７０を通ってプリント基板１５０のはんだパッド１６０に流れ、またそこから接続部１８０を介して、集積回路１１０のはんだパッド１４０に流れる。逆方向も同様に可能である。
ここでは直列接続された２つの接続部１７０および１８０を含む抵抗が求められる。２つの接続部１７０および１８０にエラーがない場合、はんだパッド１３０と１４０との間の抵抗値はふつう数ｍΩの範囲である。
図２には、損傷のある接続部１８０を有する図１の集積回路が示されている。接続部１８０は、一部分しか機能していない。それは、はんだ個所１９０が、はんだパッド１４０の一部分しか濡していなかったからである。このような接続部は、「コールドはんだ付け個所」（kalte Loetstelle）とも称される。この場合、はんだパッド１３０と１４０との間の電気抵抗は数Ωの範囲である。はんだパッド１３０と１４０との間の抵抗値は、別の接続部１７０に損傷がある場合、またははんだパッド１３０，１４０のうちの１つが、はんだ個所１９０によってまったく濡らされていない場合にはさらに大きくなることがある。この場合、はんだパッド１３０と１４０との間の抵抗はふつう、数ＭΩから無限大までの範囲である。
図３は、図１および２に示した集積回路１１０の等価回路図が示されている。この回路図にはケーシング１１５が示されており、その外側にははんだパッド１３０および１４０が配置されている。ケーシング１１５には電子回路１２０が収容されており、またこの電子回路１２０は、ボンディングワイヤによってはんだパッド１３０および１４０に接続されている。
電子回路１２０には、第１機能素子３１０および第２機能素子３２０が含まれている。第１スイッチ３３０により、はんだパッド１３０が第１機能素子３１０または第２機能素子３２０に選択的に接続される。第２スイッチ３４０は、はんだパッド１４０と第２機能素子３２０との間で選択的に接続を形成する。
第１機能素子３１０は、集積回路１１０の通常動作に使用される電子回路１２０の一部分を表している。第２機能素子３２０は、電子回路１２０の部分であり、この部分を用いることにより、はんだパッド１３０と１４０との間の抵抗を測定することができる。この測定はふつう、集積回路１１０が通常動作に移行する前に実行される。
はんだパッド１３０と１４０との間の抵抗を求めるため、第１スイッチ３３０は図示の位置にあり、この位置においてはんだパッド１３０と第２機能素子３２０とが接続される。第２スイッチ３４０は、図示のように閉じられる。
通常動作に対して第１スイッチ３３０は位置が変えられて、このスイッチにより、はんだパッド１３０と第１機能素子３１０とが接続される。同時に第２スイッチ３４０が開かれ、これによって阻止されるのは、第２機能素子３２０から、スイッチ３４０と、はんだパッド１４０と、はんだ個所１９０と、はんだパッド１３０と、第１スイッチ３３０とを介して第１機能素子３１０に電流が流れることである。このような電流を無視できるようにしたいかまたは所望される場合、第２スイッチ３４０を省略して、固定の接続に置き換えることが可能である。
図４には図１および２に示した集積回路１１０の１変形形態が示されている。図１に示したものとは異なり、集積回路１１０のはんだパッド１３０および１４０は、さらに互いに間隔が空けられており、これらのはんだパッドは、プリント基板１５０に別個に形成されるはんだパッド１６０に対向している。プリント基板１５０上のこれらのはんだパッド１６０は、導体路によって互いに電気的に接続される。はんだパッド１３０と、プリント基板１５０の左側のはんだパッド１６０との間の接続部１７０は、第１はんだ個所１９０によって形成され、またはんだパッド１４０と、プリント基板１５０の右側のはんだパッド１６０との間の接続部１８０は、第２はんだ個所１９０によって形成される。この実施形態で使用されているのは、ふつうのサイズとグリッド幅とを有するはんだパッド１３０，１４０であるため、図１に関連して上で説明したような小型化したはんだ個所１３０，１４０を集積回路１１０に設ける必要はない。これによって、例えば接続部１７０および１８０の電流容量を高めることができる。場合によっては、はんだ個所１９０の作製のし易さを改善することも可能である。またはんだ個所１９０により、はんだパッド１３０および１４０との良好な接続が形成されるが、プリント基板のはんだパッド１６０との接続は良好でないかまたはこれが形成されないという確率を低減することができるのである。
図５には、図１および２に示した集積回路１１０の別の１変形形態が示されている。図４に示したものとは異なり、プリント基板１５０のはんだパッド１６０は、互いに電気的に接続されていない。接続部１７０および１８０の抵抗を求めるため、この実施形態では上記とは逆に行う。ここでこれは、図３に相応して、はんだパッド１３０および１４０を電子回路１２０内でこの電子回路１２０の機能によって互いに電気的に接続することによって行われる。この場合に抵抗は、プリント基板１５０側で求められ、これは２つのはんだパッド１６０間の抵抗を求めることによって行われる。この場合には図３の第２機能素子３２０は、例えば０Ωの短絡などのあらかじめ定めた抵抗に相応することができる。
別の１実施形態では、第２機能素子３２０は、０Ωより大でありかつこの第２機能素子の両端で電圧が降下するあらかじめ定めた抵抗を含むことができる。ここでこの電圧は、プリント基板１５０のはんだパッド１６０を通る電流に比例する。この場合に上記の抵抗はつぎのように測定される。すなわち、はんだパッド１６０間で、例えばプリント基板１５０上の別のコンポーネントを用いて、あらかじめ定めた電圧を加えて第２機能素子３２０における電圧降下に基づき、接続部１７０および１８０を通る電流を求めることによって行われるのである。はんだパッド１６０間の電圧は、プリント基板１５０上に配置されているコンポーネントによってでなくても、テストフェーズ中にはんだパッド１６０に接触接続する例えば探芯などの外部のテスト装置を用いて形成することも可能である。
図６には、図１ないし５に示した集積回路１１０の別の１変形実施形態が示されている。図１に示したものとは異なり、集積回路１６０とプリント基板１５０との間にはただ１つの接続部１７０だけしか設けられていない。はんだパッド１３０の他にはニードル端子６１０が設けられており、この端子は、側方からケーシング１１５にアクセスに可能であり、またはんだパッド１３０と、電子回路１２０との電気接続部の一部である。電子接続部１７０の品質は、ニードル端子６１０と、プリント基板１５０のはんだパッド１６０との間の電気抵抗を求めることによって決定することができる。
図７には、図１ないしは６に記載された集積回路１１０における接続を管理する方法７００の流れ図が示されている。第１のステップ７０５では、プリント基板１５０上のはんだパッド１６０の互いに横に並んだ複数の区分が電気的に接続される。これは、プリント基板１５０の作製の枠内で、例えば印刷された回路として行うことが可能である。つぎのステップ７１０では、相応するはんだパッド１３０，１４０と、はんだパッド１６０との間に接続部１７０および１８０を作製する。このステップには、はんだ個所１９０の作製を含めることが可能である。ステップ７１５では、第１スイッチ３３０および第２スイッチ３４０を用いて、第２機能素子３２０と、はんだパッド１３０および１４０とを接続する。引き続き、ステップ７２０においてはんだパッド１３０と１４０との間の抵抗を測定する。
ステップ７２５では、上記の求めた抵抗が、あらかじめ定めた閾値より小さいか否かを決定する。この閾値はふつう数Ωの範囲である。上記の求めた抵抗が、この閾値を下回っている場合、このことによって得られるのは、接続部１７０および１８０が正常であることである。ステップ７２５において、ステップ７２０で求めた上記の抵抗がこの閾値を上回っていることが判定されると、ステップ７３０において信号が出力される。この信号は、集積回路１１０とプリント基板１５０との間で少なくとも１つの接続部１７０，１８０が損傷していることを示す信号である。図示の変形実施形態において、方法７００はステップ７３０で終了する。別の１変形実施形態では、上記の信号を送出した後、ステップ７３５に進むことも可能である。これが行わない場合、このステップ７３５は、ステップ７２５に続いて実行される。ステップ７３５では、集積回路１１０のすべてのコンタクト素子１３０，１４０をすでにチェックしたか否かが検査される。チェックがまだ行われていない場合、方法７００は、ステップ７１５に進み、ここで別のコンタクト素子１３０，１４０がチェックされる。
ステップ７３５においてすべてコンタクト素子１３０，１４０をチェックしたことが決定されると、オプションの最後のステップ７４０において、接続部１７０，１８０にエラーのないことを示す信号が出力される。この方法が、ステップ７３０の後、ステップ７３５に進む場合、ステップ７４０において例えば、どの接続部１７０，１８０にエラーがあり、またどの接続部にエラーがないかを示すなどの区別を行った結果を出力することも可能である。
１００ 装置、 １１０ 集積回路、 １１５ ケーシング、 １２０ 電子回路、 １３０，１４０ はんだパッド、 １５０ プリント基板、 １６０ はんだパッド、 １７０，１８０ 接続部、 １９０ はんだ付け個所、 ３１０ 第１機能素子、 ３２０ 第２機能素子、 ３３０ 第１スイッチ、 ３４０ 第２スイッチ

Claims (11)

  1. 集積回路（１１０）において、
    該集積回路は、
    − ケーシング内の電子回路（１２０）と、
    − 第１コンタクト部（１３０，１４０）とを有しており、
    当該第１コンタクト部（１３０，１４０）は、プリント基板（１５０）の相応する第２コンタクト部（１６０）にはんだ付けするためのものであり、
    − 前記第１コンタクト部（１３０，１４０）および前記第２コンタクト部（１６０）はそれぞれ第１区分（１３０，１６０）および第２区分（１４０，１６０）に分けられる、集積回路（１１０）において、
    − 前記電子回路（１２０）は、前記第１のコンタクト部（１３０，１４０）と前記第２コンタクト部（１６０）との間の抵抗を求める素子（３２０）を有し、
    − 前記第１区分の前記第１コンタクト部（１３０）および前記第２コンタクト部（１６０）は、前記集積回路（１１０）の通常動作時に使用される電子回路（３１０）または前記抵抗を求める素子（３２０）に選択的に接続可能であり、
    − 前記第２区分の前記第１コンタクト部（１４０）および前記第２コンタクト部（１６０）は前記抵抗を求める素子（３２０）に接続され、
    前記第１区分の前記第１コンタクト部（１３０）と前記第２区分の前記第１コンタクト部（１４０）とは、前記集積回路（１１０）の内部では、電気的に分離されており、前記抵抗を求める素子（３２０）を介して接続可能である
    ことを特徴とする集積回路（１１０）。
  2. 前記電子回路（１２０）は、前記通常動作時に使用される電子回路（３１０）または前記抵抗を求める素子（３２０）と、前記第１区分の前記第１コンタクト部（１３０）とを選択的に接続するためのスイッチ素子（３３０）を有している、
    請求項１に記載の集積回路（１１０）。
  3. 前記電子回路（１２０）には、求めた抵抗値と閾値とを比較する素子（３２０）が含まれている、
    請求項１または２に記載の集積回路（１１０）。
  4. 前記電子回路（１２０）を構成して、前記比較結果を示す信号を出力するようにした、
    請求項３に記載の集積回路（１１０）。
  5. 前記第２区分の前記第１コンタクト部（１４０）は、前記抵抗を求める素子（３２０）に固定的に接続される、
    請求項１から４までのいずれか１項に記載の集積回路（１１０）。
  6. 電子回路（１２０）に接続される、集積回路（１１０）の第１コンタクト部（１３０，１４０）と、プリント基板（１５０）の相応する第２コンタクト部（１６０）との間の抵抗を求める方法（７００）において、
    前記第１コンタクト部（１３０，１４０）および前記第２コンタクト部（１６０）はそれぞれ第１区分（１３０，１６０）および第２区分（１４０，１６０）に分けられており、
    前記第１区分の前記第１コンタクト部（１３０）と前記第２区分の前記第１コンタクト部（１４０）とは、前記集積回路（１１０）の内部では、電気的に分離されており、
    前記方法は、
    − 前記第１コンタクト部（１３０，１４０）と前記第２コンタクト部（１６０）との間の抵抗を求める素子（３２０）を前記集積回路（１１０）に準備するステップであって、前記第１区分の前記第１コンタクト部（１３０）と前記第２区分の前記第１コンタクト部（１４０）とは、前記集積回路（１１０）の内部では、前記抵抗を求める素子（３２０）を介して接続可能である、ステップと、
    − 前記第１区分および前記第２区分の前記第１コンタクト部（１３０，１４０）と前記第２コンタクト部（１６０）とを互いにはんだ付けするステップ（７１０）と、
    − 前記集積回路（１１０）が通常動作に移行する前に、前記抵抗を求める素子（３２０）を用いて、前記第１コンタクト部（１３０，１４０）と前記第２コンタクト部（１６０）との間の抵抗を求めるステップ（７２０）と、
    を有することを特徴とする方法。
  7. さらに、前記求めた抵抗が、あらかじめ定めた閾値を下回っているか否かを比較するステップ（７２５）を含む、
    請求項６に記載の方法（７００）。
  8. 複数の前記第１コンタクト部（１３０，１４０）と、相応する前記第２コンタクト部（１６０）とが設けられており、
    さらに、すべての抵抗が前記閾値を下回っているか否かを示す信号を出力するステップ（７４０）を有する、
    請求項７に記載の方法（７００）。
  9. 電子回路（１２０）に接続される、集積回路（１１０）の第１コンタクト部（１３０，１４０）と、プリント基板（１５０）の相応する第２コンタクト部（１６０）との間の抵抗を求める方法（７００）を実行するための、プログラムコード手段を有するコンピュータプログラムにおいて、
    前記第１コンタクト部（１３０，１４０）および前記第２コンタクト部（１６０）はそれぞれ第１区分（１３０，１６０）および第２区分（１４０，１６０）に分けられており、
    前記第１区分の前記第１コンタクト部（１３０）と前記第２区分の前記第１コンタクト部（１４０）とは、前記集積回路（１１０）の内部では、電気的に分離されており、
    前記方法は、
    − 前記第１コンタクト部（１３０，１４０）と前記第２コンタクト部（１６０）との間の抵抗を求める素子（３２０）を前記集積回路（１１０）に準備するステップであって、前記第１区分の前記第１コンタクト部（１３０）と前記第２区分の前記第１コンタクト部（１４０）とは、前記集積回路（１１０）の内部では、前記抵抗を求める素子（３２０）を介して接続可能である、ステップと、
    − 前記第１区分および前記第２区分の前記第１コンタクト部（１３０，１４０）と前記第２コンタクト部（１６０）とを互いにはんだ付けするステップ（７１０）と、
    − 前記集積回路（１１０）が通常動作に移行する前に、前記抵抗を求める素子（３２０）を用いて、前記第１コンタクト部（１３０，１４０）と前記第２コンタクト部（１６０）との間の抵抗を求めるステップ（７２０）と、
    を有する、
    ことを特徴とするコンピュータプログラム。
  10. 前記方法（７００）はさらに、
    − 前記求めた抵抗が、あらかじめ定めた閾値を下回っているか否かを比較するステップ（７２５）を有する、
    請求項９に記載のコンピュータプログラム。
  11. 複数の前記第１コンタクト部（１３０，１４０）および相応する前記第２コンタクト部（１６０）が設けられており、前記方法（７００）はさらに、
    − すべての抵抗が前記閾値を下回っているか否かを示す信号を出力するステップ（７４０）を有する、
    請求項１０に記載のコンピュータプログラム。
JP2011163940A 2010-07-27 2011-07-27 集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法 Active JP5901170B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010038453.4 2010-07-27
DE102010038453A DE102010038453A1 (de) 2010-07-27 2010-07-27 Lötstellenkontrolle

Publications (3)

Publication Number Publication Date
JP2012028786A JP2012028786A (ja) 2012-02-09
JP2012028786A5 JP2012028786A5 (ja) 2013-03-28
JP5901170B2 true JP5901170B2 (ja) 2016-04-06

Family

ID=45471069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011163940A Active JP5901170B2 (ja) 2010-07-27 2011-07-27 集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法

Country Status (3)

Country Link
US (1) US8810252B2 (ja)
JP (1) JP5901170B2 (ja)
DE (1) DE102010038453A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9635794B2 (en) * 2012-02-20 2017-04-25 Trw Automotive U.S. Llc Method and apparatus for attachment of integrated circuits
US8957694B2 (en) * 2012-05-22 2015-02-17 Broadcom Corporation Wafer level package resistance monitor scheme
WO2023209856A1 (ja) * 2022-04-27 2023-11-02 日立Astemo株式会社 車載制御装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154546A (ja) * 1987-12-10 1989-06-16 Fujitsu Ltd 端子開放検出回路半導体装置
JP2977959B2 (ja) * 1991-07-12 1999-11-15 シチズン時計株式会社 半導体装置およびその測定方法
JP2825085B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
JP2004363146A (ja) * 2003-06-02 2004-12-24 Matsushita Electric Ind Co Ltd 回路基板に対する電子部品の接合品質評価用の検査チップとそれを用いた評価ツール及び評価方法
JP2005347469A (ja) * 2004-06-02 2005-12-15 Denso Corp 電子部品およびその半田付け検査システム
US20080218495A1 (en) * 2007-03-08 2008-09-11 Wintek Corporation Circuit capable of selectively operating in either an inspecting mode or a driving mode for a display
US8522051B2 (en) * 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
JP5034781B2 (ja) * 2007-08-27 2012-09-26 富士通株式会社 半田バンプの高感度抵抗測定装置及び監視方法
JP2009065037A (ja) * 2007-09-07 2009-03-26 Yokogawa Electric Corp 半導体集積回路とその検査装置
JP5343555B2 (ja) * 2008-12-22 2013-11-13 富士通株式会社 半導体装置、及び、はんだ接合部破壊の検出方法

Also Published As

Publication number Publication date
JP2012028786A (ja) 2012-02-09
US8810252B2 (en) 2014-08-19
US20120025863A1 (en) 2012-02-02
DE102010038453A1 (de) 2012-02-02

Similar Documents

Publication Publication Date Title
TWI546545B (zh) 輔助測試電路及具有該輔助測試電路之晶片及電路板
CN110595524B (zh) 传感器饱和故障检测
US9534932B2 (en) XMR angle sensor arrangement with safety mechanism and method for monitoring the same
JP5901170B2 (ja) 集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法
US8547132B2 (en) Circuit board and method for testing component built in the circuit board
JP2007024659A (ja) 集積回路及び回路ボード
JP2021114603A (ja) 抵抗装置、抵抗装置を備えた測定回路ならびに抵抗装置用の帯状材料複合体の作製方法
JP5452965B2 (ja) ポゴタワー電気チャネル自己検査式半導体試験システム
US11156672B2 (en) Semiconductor device
CN109994393B (zh) 测量点补偿值的计算方法、装置及设备
JP2020128881A (ja) 短絡検査システム、及び短絡検査方法
JP2005326193A (ja) 基板テスト方式
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
KR20180020662A (ko) 테스트 쿠폰이 구비된 인쇄 회로 기판 패널의 불량을 테스트 하는 방법
JP2011038934A (ja) バックプレーン試験システム、バックプレーン試験ボード
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム
CN112782616B (zh) 一种外插卡连接状态的监测方法、装置及系统
JP3667645B2 (ja) 汎用型バーンインボード
KR102474027B1 (ko) 인쇄 회로 기판과 전류 센서 사이의 적어도 하나의 솔더 조인트를 검사하기 위한 장치 및 방법
JP2018189495A (ja) 測定装置
JP2013002911A (ja) 回路基板実装部品の検査装置および回路基板実装部品の検査方法
JP6821458B2 (ja) 検査用データ作成装置および検査用データ作成方法
JP3647586B2 (ja) 部品検査装置
JP2007234816A (ja) 半導体装置
JP4282589B2 (ja) 回路基板検査装置および回路基板検査方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160308

R150 Certificate of patent or registration of utility model

Ref document number: 5901170

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250