KR20180020662A - 테스트 쿠폰이 구비된 인쇄 회로 기판 패널의 불량을 테스트 하는 방법 - Google Patents

테스트 쿠폰이 구비된 인쇄 회로 기판 패널의 불량을 테스트 하는 방법 Download PDF

Info

Publication number
KR20180020662A
KR20180020662A KR1020160105354A KR20160105354A KR20180020662A KR 20180020662 A KR20180020662 A KR 20180020662A KR 1020160105354 A KR1020160105354 A KR 1020160105354A KR 20160105354 A KR20160105354 A KR 20160105354A KR 20180020662 A KR20180020662 A KR 20180020662A
Authority
KR
South Korea
Prior art keywords
test
current
resistance value
measured
pcb
Prior art date
Application number
KR1020160105354A
Other languages
English (en)
Inventor
조영민
김기평
김인무
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160105354A priority Critical patent/KR20180020662A/ko
Publication of KR20180020662A publication Critical patent/KR20180020662A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2817—Environmental-, stress-, or burn-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법이 개시된다. 본 발명의 실시 예에 따른 테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법에 있어서, 상기 테스트 쿠폰은, 전원에 연결되어 상기 PCB 패널에 대한 전기적 검사가 수행되도록 하기 위한 한쌍의 접촉 패드를 포함하고, 상기 PCB 패널은, 상기 한쌍의 접촉 패드와 전기적으로 연결되는 하나 이상의 비아 홀을 포함하고, 상기 테스트 하는 방법은, 상기 하나 이상의 비아 홀에 전류를 인가하는 단계, 상기 인가된 전류에 기초하여, 저항값 및 온도 중 적어도 하나를 측정하는 단계를 포함한다.

Description

테스트 쿠폰이 구비된 인쇄 회로 기판 패널의 불량을 테스트 하는 방법{METHOD TESTING DEFECT OF PRINTED CIRCUIT BOARD PANNEL WHERE THE COUPON IS HAD}
본 발명은, 테스트 쿠폰이 구비된 인쇄회로기판 패널의 불량을 테스트 하는 방법에 관한 것으로, 구체적으로 하나의 전류 라인으로 흐르는 전류에 기초하여 저항값 및 온도를 측정할 수 있는, 테스트 쿠폰이 구비된 인쇄회로기판 패널의 불량을 테스트 하는 방법에 관한 것이다.
인쇄회로기판의 조립체 및 집단체(population)는 많은 배치, 납땜 및 기타 공정단계를 필요로 한다. 따라서, 고품질의 제품을 경제적으로 제조하기 위해서는, 테스팅(testing) 및 검사(inspection)가 절대적으로 필요하다.
PCB 에 대하여 요구되는 품질을 크게 나누면, (1) PCB에 부품을 탑재하여 제품으로 조립하기까지의 공정에서 문제가 생기지 않을 것(실장), (2) 조립한 전자기기가 설계대로 움직일 것(동작), (3) 전자기기가 장시간 고장없이 동작할 것(신뢰성), 등이다. (1)과 (2)의 문제는 전자기기의 제조업체에서 발견된다. (3)의 문제는 소비자가 사용하는 도중에 고장이라는 형태로 나타나게 된다.
품질관리를 위해서는 지정된 사양에 따라 철저히 각 제조공정을 관리하는 한편 완성된 PCB에 대하여 물리적, 전기적인 검사를 실시하여 불량의 발생에 대처하는 것이 매우 중요하다.
한편, PCB에는 비아 홀(Via hole)이 형성될 수 있으며, 비아 홀(Via hole)의 계면에 불량이 있는 경우 저항의 증가가 나타나거나 온도의 증가가 나타나게 된다.
따라서, 비아 홀(Via hole)에 전류를 인가하고, 저항값과 온도를 측정함으로써 불량을 검출하는 방법이 이용되고 있다.
한편, 종래에는 PCB 패널에 전류를 인가하기 위한 두쌍의 접촉 패드를 이용하여 저항값을 측정하기 위한 전류 라인 및 온도를 측정하기 위한 전류 라인을 별도로 형성함으로써 저항값이나 온도를 측정하였다. 이 경우, 테스트 쿠폰이 차지하는 영역의 크기가 커져서 PCB 패널 상에 테스트 쿠폰의 부착을 위한 별도의 영역을 할당해야 했기 때문에 많은 비용이 발생되는 문제점이 있었다. 또한, 저항값과 온도가 별도로 측정됨으로써 불량 검출시까지 시험 기간이 매우 오래 걸리는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 하나의 전류 라인으로 흐르는 전류에 기초하여 저항값 및 온도를 측정할 수 있는, 테스트 쿠폰이 구비된 인쇄회로기판 패널의 불량을 테스트 하는 방법을 제공하기 위함이다.
본 발명의 실시 예에 따른 테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법에 있어서, 상기 테스트 쿠폰은, 전원에 연결되어 상기 PCB 패널에 대한 전기적 검사가 수행되도록 하기 위한 한쌍의 접촉 패드를 포함하고, 상기 PCB 패널은, 상기 한쌍의 접촉 패드와 전기적으로 연결되는 하나 이상의 비아 홀을 포함하고, 상기 테스트 하는 방법은, 상기 하나 이상의 비아 홀에 전류를 인가하는 단계, 상기 인가된 전류에 기초하여, 저항값 및 온도 중 적어도 하나를 측정하는 단계를 포함한다.
도 1은, 종래의 테스트 쿠폰을 설명하기 위한 도면이다.
도 2는, 본 발명의 실시 예에 따른 테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법을 설명하기 위한 흐름도이다.
도 3은 본 발명의 실시 예에 따른, 테스트 쿠폰이 구비된 PCB 패널의 사시도이다.
도 4는 테스트 쿠폰이 구비된 PCB 패널의 정면도이다.
도 5는 테스트 쿠폰이 구비된 PCB 패널의 측면도이다.
도 6은 테스트 쿠폰이 구비된 PCB 패널의 평면도이다.
도 7는 테스트 쿠폰이 구비된 PCB 패널의 저면도이다.
도 8 내지 도 9는 본 발명의 실시 예에 따른, PCB 패널의 불량을 검출하는 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 실시 예에 따른, 저항을 측정하는 방법을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 하나 이상의 비아 홀의 온도를 측정하는 방법을 설명하기 위한 도면이다.
도 12는 본 발명의 실시 예에 따른 파워 제어 창(1210)을 도시한 도면이다.
도 13은 본 발명의 실시 예에 따른 온도 제어 창(1310)을 도시한 도면이다.
도 14 내지 도 15는 본 발명의 실시 예에 따른 온도 측정 지점을 설정하는 방법을 설명하기 위한 도면이다.
도 16은 본 발명의 실시 예에 따른, 하나 이상의 온도가 모니터링 되는 화면을 도시한 도면이다.
도 17은 본 발명의 실시 예에 따른, 온도 측정 결과가 디스플레이 되는 화면을 도시한 도면이다.
도 18은 본 발명의 실시 예에 따른, PCB 패널 및 이동 단말기용 회로 기판을 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은, 종래의 테스트 쿠폰을 설명하기 위한 도면이다.
도 1은 PCB 패널(100)의 일부를 도시한 것으로, PCB 패널(100)에는 제1 테스트 쿠폰(110) 및 제2 테스트 쿠폰(120)이 구비될 수 있다.
여기서 제1 테스트 쿠폰(110)은, PCB 패널(100)에 형성되는 비아 홀(Via hole)의 저항 값을 측정하기 위한 테스트 쿠폰으로, 한쌍의 접촉 패드(111, 112)를 포함할 수 있다. 한편, 한쌍의 접촉 패드(111, 112)에 전류가 인가되면, 복수개의 비아 홀(Via hole)을 통과하는 전류 라인이 형성됨으로써 전류가 흐르게 되고, 이에 따라 복수개의 비아 홀(Via hole)의 저항값을 측정할 수 있다.
한편, 제2 테스트 쿠폰(120)은, PCB 패널(100)에 형성되는 비아 홀(Via hole)에서 발생되는 열을 측정하기 위한 테스트 쿠폰으로, 한쌍의 접촉 패드(121, 122)를 포함할 수 있다. 한편, 한쌍의 접촉 패드(121, 122)에 전류가 인가되면, 복수개의 비아 홀(Via hole)을 통과하는 전류 라인이 형성됨으로써 전류가 흐르게 되고, 이에 따라 복수개의 비아 홀(Via hole)에서 발생되는 온도를 측정할 수 있다.
한편, 제1 테스트 쿠폰(110)과 제2 테스트 쿠폰(120)이 함께 장착되는 경우, 테스트 쿠폰이 PCB 패널 상에서 차지하는 영역의 크기가 커지게 되고 이에 따라 비용이 상승하게 된다.
도 2는, 본 발명의 실시 예에 따른 테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법을 설명하기 위한 흐름도이다.
도 2에 따르면, 본 발명의 실시 예에 따른 테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법은, 하나 이상의 비아 홀에 전류를 인가하는 단계(S210), 전류가 인가되면 저항값 및 온도 중 적어도 하나를 측정하는 단계(S230), 및, 저항값 및 온도 중 적어도 하나가 기 설정된 값과 상이하면 PCB 패널을 불량으로 판단하는 단계(S250)를 포함할 수 있다.
먼저, PCB 패널 및 테스트 쿠폰의 구조에 대해서 설명한다.
도 3은 본 발명의 실시 예에 따른, 테스트 쿠폰이 구비된 PCB 패널의 사시도이고, 도 4는 테스트 쿠폰이 구비된 PCB 패널의 정면도, 도 5는 테스트 쿠폰이 구비된 PCB 패널의 측면도, 도 6은 테스트 쿠폰이 구비된 PCB 패널의 평면도, 도 7는 테스트 쿠폰이 구비된 PCB 패널의 저면도이다.
PCB 패널(300)에는 테스트 쿠폰(310)이 구비될 수 있다.
여기서 테스트 쿠폰(310)은, PCB 패널(100)에 형성되는 비아 홀(Via hole)의 저항값 및 온도 중 적어도 하나를 측정하기 위한 테스트 쿠폰으로, 한쌍의 접촉 패드(311, 312)를 포함할 수 있다.
한쌍의 접촉 패드(311, 312)는 전원(미도시)에 연결되어 PCB 패널(100)에 대한 전기적 검사가 수행되도록 할 수 있다. 예를 들어, 제1 접촉 패드(311)는 DC 전원의 플러스 전극, 제2 접촉 패드(312)는 DC 전원의 마이너스 전극에 연결될 수 있다. 또한 제1 접촉 패드(311) 및 제2 접촉 패드(312)는 하나 이상의 비아 홀에 전기적으로 연결될 수 있다.
PCB 패널(300)은 하나 이상의 비아 홀(313)을 포함할 수 있다. 구체적으로, PCB 패널(300)은 다층 PCB로 구성될 수 있으며, 다층 PCB 각각은 하나 이상의 비아 홀을 포함할 수 있다. 또한 다층 PCB 각각에 포함된 하나 이상의 비아 홀은 다른 층의 비아 홀과 전기적으로 연결될 수 있다.
한편, 하나 이상의 비아 홀(313)은 한쌍의 접촉 패드(311, 3112)와 전기적으로 연결될 수 있다. 예를 들어 제1 접촉 패드(311)에 제1층 PCB의 제1 비아 홀이 전기적으로 연결되고, 제2층 PCB의 제1 비아 홀은 제1층 PCB의 제1 비아 홀에 전기적으로 연결되고, 제2층 PCB의 제2 비아 홀은 제2층 PCB의 제1 비아 홀에 전기적으로 연결되고, 제1층 PCB의 제2 비아 홀은 제2층 PCB의 제2 비아 홀에 전기적으로 연결되고, 제1층 PCB의 제2 비아 홀이 제2 접촉 패드(312)에 전기적으로 연결되는 방식으로, PCB 패널(300)에 포함되는 하나 이상의 비아 홀(313)은 한쌍의 접촉 패드(311, 312)와 전기적으로 연결될 수 있다.
한편, 한쌍의 접촉 패드(311, 312)에 전류가 인가되는 경우, 하나 이상의 비아 홀(313)을 통과하는 전류 라인(320)이 형성될 수 있다. 구체적으로, 전류가 제1 접촉 패드(311)를 통하여 유입 되는 경우, 유입된 전류가 하나 이상의 비아 홀(313)을 통과한 후 제2 접촉 패드(312)를 통하여 유출되는 전류 라인(320)이 형성될 수 있다.
한편 테스트 쿠폰(310)은, 한쌍의 접촉 패드(311, 312)와 하나 이상의 비아 홀 간의 전기적 접속을 제공하는 도전체(미도시)를 포함할 수 있다.
한편, 본 발명의 실시 예에 따른 테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법은, 한쌍의 접촉 패드(311, 312) 및 하나 이상의 비아 홀(313)에 전류를 인가하는 단계(S210)를 포함할 수 있다. 구체적으로 한쌍의 접촉 패드(311, 312) 및 하나 이상의 비아 홀(313)이 전기적으로 연결된 상태에서 전류가 인가되면, 전류는 제1 접촉 패드(311)를 통하여 유입되어 하나 이상의 비아 홀(313)을 통과한 후 제2 접촉 패드(312)를 통하여 유출될 수 있다.
한편, PCB 패널의 불량 테스트는 하나 이상의 비아 홀(313)의 저항값 및 온도 중 적어도 하나를 측정하는 것에 의하여 수행될 수 있다. 이와 관련해서는 도 8 내지 도 9에서 설명한다.
도 8 내지 도 9는 본 발명의 실시 예에 따른, PCB 패널의 불량을 검출하는 방법을 설명하기 위한 도면이다.
도 8은 정상 상태에서의 전류의 흐름을 설명한 도면이고, 도 9는 불량인 상태에서의 전류의 흐름을 설명한 도면이다.
도 8에서 도시하는 바와 같이, 정상 상태에서는 전류가 복수개의 비아홀을 통하여 정상적으로 흐르는 상태이다.
다만 도 9에서 도시하는 바와 같이 특정 비아 계면(910)이 불량인 경우, 특정 비아 계면에서의 저항 값은 다른 계면의 저항 값에 비해 높으며, 따라서 특정 비아 계면에서의 온도는 상승하게 되고, 비아홀이 변형(deformation) 되어 누설 전류가 발생할 수 있다.
따라서, 하나 이상의 비아 홀에 전류를 인가하고, 하나 이상의 비아 홀의 전항값 및 온도를 측정함으로써 PCB 패널의 불량이 테스트 될 수 있다.
한편, 본 발명의 실시 예에 따른 테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법은, 전류가 인가되면 하나 이상의 비아 홀의 저항값 및 온도 중 적어도 하나를 측정하는 단계(S230)를 포함할 수 있다. 그 중 하나 이상의 비아 홀의 저항값을 측정하는 방법에 대해서 먼저 설명한다.
도 10은 본 발명의 실시 예에 따른, 저항을 측정하는 방법을 설명하기 위한 도면이다.
하나 이상의 비아 홀에 전류가 인가되면, 측정 장치(미도시)는 인가되는 전류에 기초하여 저항값을 측정할 수 있다. 즉, 저항값은 인가되는 전류에 기초하여 측정되는 값일 수 있다. 구체적으로, 전류는 제1 접촉 패드(311)를 통하여 유입되어 하나 이상의 비아 홀(313)을 통과한 후 제2 접촉 패드(312)를 통하여 유출되게 되며, 이 경우 측정 장치(미도시)는 저항값을 측정할 수 있다.
전류 라인(320)의 일부의 저항값을 측정할지 또는 전류 라인(320) 전체의 저항값을 측정할 지는 설계에 따라 변경될 수 있다. 예를 들어, 한쌍의 접촉 패드 (311, 312) 및 하나 이상의 비아 홀(313)의 저항값이 측정될 수도 있으며, 하나 이상의 비아 홀(313)의 저항값이 측정될 수도 있다.
여기서 전류는, 일정한 주기로 기 설정된 시간 동안 인가될 수 있다.
구체적으로, 테스트는 복수의 싸이클로 수행될 수 있으며, 하나의 싸이클 안에서 전류는 일정한 주기로 기 설정된 시간 동안 인가될 수 있다. 예를 들어 도 10에서 도시하는 바와 같이, 전류는 5초 주기로 인가될 수 있으며, 전류는 1초동안 지속적으로 인가될 수 있다.
또한, 하나의 사이클 동안 전류는 기 설정된 횟수만큼 인가될 수 있다. 예를 들어 전류는 일정한 주기로 기 설정된 시간 동안 20회 인가될 수 있으며, 전류가 20회 인가되는 경우 하나의 사이클을 구성하게 된다.
한편, 저항값은 전류가 인가되는 기 설정된 시간 동안 측정될 수 있다. 예를 들어 도 10에서 도시하는 바와 같이, 전류가 인가되는 1초 동안 저항값이 측정될 수 있다.
한편, 저항값은 전류가 인가되는 기 설정된 시간 동안 기 설정된 횟수만큼 측정될 수 있다. 예를 들어 도 10에서 도시하는 바와 같이, 전류가 인가되는 1초 동안 저항값은 5회 측정될 수 있다. 이 경우, 하나의 사이클 동안 전류가 20회 인가되기 때문에 하나의 사이클 동안 저항값은 100회가 측정되게 된다.
한편, 상술한 방법으로 저항값을 측정한 후, 빈도수가 가장 높은 저항 값이 하나의 사이클의 저항값으로 사용될 수 있다. 예를 들어, 제1 사이클에서 빈도수가 가장 높은 저항값이 0.335 옴(Ω)인 경우, 제1 사이클의 저항값은 0.335 옴(Ω)일 수 있다.
한편, 빈도수가 가장 높은 저항값이 하나의 사이클의 저항값으로 사용됨으로써, 초기 저항의 측정은 불필요할 수 있다.
한편, 본 발명의 실시 예에 따른 테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법은, 전류가 인가되면 하나 이상의 비아 홀의 저항값 및 온도 중 적어도 하나를 측정하는 단계(S230)를 포함할 수 있다. 그 중 하나 이상의 비아 홀의 온도를 측정하는 방법에 대해서 설명한다.
도 11은 본 발명의 실시 예에 따른 하나 이상의 비아 홀의 온도를 측정하는 방법을 설명하기 위한 도면이다.
온도는, 저항값을 측정하는데 기초가 된 전류가 흐르는 통로와 동일한 통로를 흐르는 전류에 기초하여 측정될 수 있다.
구체적으로, 하나 이상의 비아 홀(313)은 한쌍의 접촉 패드(311, 3112)와 전기적으로 연결될 수 있으며, 전류가 제1 접촉 패드(311)를 통하여 유입 되는 경우, 유입된 전류가 하나 이상의 비아 홀(313)을 통과한 후 제2 접촉 패드(312)를 통하여 유출되는 전류 라인(320)이 형성될 수 있고, 이 경우 측정 장치(미도시)는 저항값을 측정할 수 있는 것은 앞서 설명한 바 있다.
마찬가지로, 하나 이상의 비아 홀의 온도를 측정하기 위하여 제2 전류가 제1 접촉 패드(311)를 통하여 유입 되는 경우, 유입된 제2 전류가 하나 이상의 비아 홀(313)을 통과한 후 제2 접촉 패드(312)를 통하여 유출되는 전류 라인(320)이 형성될 수 있으며, 이 경우 하나 이상의 비아 홀(313)의 내부 저항으로 인하여 열이 발생할 수 있다. 이 경우 측정 장치(미도시)는 하나 이상의 비아 홀(313)에서 발생되는 온도를 측정할 수 있다.
한편, 온도는 테스트 쿠폰(310)의 중앙 지점(1110)에서 측정될 수 있다. 구체적으로 하나 이상의 비아 홀(313)과 실제 온도 측정 지점은 차이가 있으며, 따라서 온도는 테스트 쿠폰(310)의 중앙 지점(1110)에서 측정될 수 있다.
한편, 온도는, 저항값을 측정하는데 기초가 된 전류에 의하여 발생된 열에 기초하여 측정될 수 있다.
구체적으로, 온도는 저항값을 측정하는데 기초가 된 전류가 흐르는 통로와 동일한 통로를 흐르는 전류에 기초하여 측정될 수 있는 것으로 앞서 설명한 바 있다. 이 경우, 측정 장치(미도시)는 동일한 전류가 동일한 통로를 흐르는 동안 저항값 및 온도를 모두 측정할 수 있다.
이와 같이 본 발명은, 한쌍의 접촉 패드 및 하나의 전류 라인으로 저항값 및 온도의 측정이 수행되기 때문에, PCB 패널에 있어서 테스트 쿠폰이 차지하는 영역을 최소화 할 수 있는 장점이 있다. 또한 테스트 쿠폰의 구조를 단순화 할 수 있는 장점이 있다.
또한, 본 발명은 전류 및 저항값의 측정이 동시에 수행함으로써, 테스트에 필요한 시간을 크게 단축할 수 있는 장점이 있다.
도 12 내지 도 17은, 다양한 조건 및 결과 값을 포함하는 모니터링 창을 도시한 도면이다.
도 12는 본 발명의 실시 예에 따른 파워 제어 창(1210)을 도시한 도면이다. 여기서 파워 제어 창(1210)은, 하나 이상의 비아 홀의 저항값을 모니터링 할 수 있는 창일 수 있다.
한편, 파워 제어 창(1210)은, 파워 제어 탭(1212)이 선택되는 경우 디스플레이 될 수 있다.
모니터링 장치(미도시)는 주기당 측정 횟수, 하나의 사이클 당 주기의 횟수, 전력값, 전류값 등의 초기 조건을 입력받을 수 있다. 또한, 초기 조건을 측정 장치(미도시)로 전송하여 초기 조건대로 검사가 수행되도록 할 수 있다.
한편 모니터링 장치(미도시)는 하나 이상의 비아 홀의 저항값(1211)를 디스플레이 할 수 있다. 구체적으로, 하나 이상의 비아 홀에 전류기 인가되고, 측정 장치(미도시)에서 비아 홀의 저항값을 측정하여 모니터링 장치(미도시)로 전송하면, 모니터링 장치(미도시)는 하나 이상의 비아 홀의 저항값(1211)를 디스플레이 할 수 있다.
도 13은 본 발명의 실시 예에 따른 온도 제어 창(1310)을 도시한 도면이다. 여기서 온도 제어 창(1310)은, 하나 이상의 비아 홀의 온도를 모니터링 할 수 있는 창일 수 있다.
한편, 온도 제어 창(1310)은, 온도 제어 탭(1312)이 선택되는 경우 디스플레이 될 수 있다.
모니터링 장치(미도시)는 전력값, 전류값, 최대 온도, 타겟 온도, 가열 시간, 냉각 시간 등의 초기 조건을 입력받을 수 있다. 또한, 초기 조건을 측정 장치(미도시)로 전송하여 초기 조건대로 검사가 수행되도록 할 수 있다.
또한, 모니터링 장치(미도시)는 온도 측정 지점을 설정하기 위한 입력을 수신할 수 있다. 구체적으로, 온도 측정 지점 항목(1311)을 선택하는 입력이 수신되면, 모니터링 장치(미도시)는 온도 측정 지점을 설정하기 위한 화면을 디스플레이 할 수 있다.
도 14 내지 도 15는 본 발명의 실시 예에 따른 온도 측정 지점을 설정하는 방법을 설명하기 위한 도면이다.
도 14에서 도시하는 바와 같이, 하나 이상의 비아 홀이 타겟 온도로 가열되면, 모니터링 장치(미도시)는 온도 측정 지점을 설정하기 위한 화면(1410)을 디스플레이 할 수 있다.
이 경우, 모니터링 장치(미도시)는 하나 이상의 테스트 쿠폰에 각각 대응하는 영상 및 하나 이상의 테스트 쿠폰 각각의 최대 온도 측정 지점(Max. point)을 나타내는 UI를 디스플레이 할 수 있다.
한편, 온도 측정 지점이 설정되지 않은 경우, 상태창은 “미지정”이라고 표시될 수 있다.
한편, 사용자가 온도 측정 지점을 설정하는 경우, 도 15에서 도시하는 바와 같이, 모니터링 장치(미도시)는 하나 이상의 테스트 쿠폰 각각에 설정된 온도 측정 지점(Measure. point)을 나타내는 UI를 디스플레이 할 수 있다,
한편, 온도 측정 지점이 설정된 경우, 상태창은 “완료”이라고 표시될 수 있다.
한편, 사용자는 온도 측정 지점을 다시 설정하기 위하여 재지정 항목을 선택할 수 있으며, 이 경우 모니터링 장치(미도시)는 온도 측정 지점을 다시 설정하는 입력을 수신할 수 있다.
한편, 온도 측정 지점이 설정되지 않은 상태에서 시험이 시작되는 경우 오류 메시지가 디스플레이 될 수 있다. 구체적으로 온도 측정 지점이 설정되지 않은 상태에서 시험이 시작되는 경우, 모니터링 장치(미도시)는 온도 측정 지점의 설정을 완료하라는 내용의 메시지를 디스플레이 할 수 있다.
도 16은 본 발명의 실시 예에 따른, 하나 이상의 온도가 모니터링 되는 화면을 도시한 도면이다.
온도는 측정 지점에 따라 상이할 수 있다. 따라서, 도 11에서 설명한 바와 같이, 온도 측정 지점은 테스트 쿠폰의 중앙 지점(1611)이 되어야 정확한 온도가 측정될 수 있다.
도 17은 본 발명의 실시 예에 따른, 온도 측정 결과가 디스플레이 되는 화면을 도시한 도면이다.
한편 모니터링 장치(미도시)는 하나 이상의 비아 홀의 온도(1711)를 디스플레이 할 수 있다. 구체적으로, 하나 이상의 비아 홀에 전류가 인가되고, 측정 장치(미도시)에서 온도 측정 지점의 온도를 측정하여 모니터링 장치(미도시)로 전송하면, 모니터링 장치(미도시)는 온도 측정 지점의 온도(1711)를 디스플레이 할 수 있다.
한편, 측정된 저항값 및 온도 중 적어도 하나가 기 설정된 값과 상이하면, 모니터링 장치(미도시)는 PCB 패널을 불량인 것으로 판단할 수 있다. 여기서 기 설정된 값은, 다른 주기 또는 다른 사이클에서 획득한 저항값 또는 온도일 수 있다. 다만 이에 한정되지 아니하며, 기 설정된 값은 테스트 초기에 측정된 초기 저항값 또는 초기 온도일 수 있다.
도 18은 본 발명의 실시 예에 따른, PCB 패널 및 이동 단말기용 회로 기판을 도시한 도면이다.
테스트가 완료된 PCB 패널(1800)의 전부 또는 일부는 하나 이상의 이동 단말기용 회로 기판(1810, 1820)으로 이용될 수 있다.
한편, 본 발명의 실시 예에 따른 테스트 쿠폰(310)은 소형화가 가능하기 때문에, 회로 기판(1810, 1820)으로 이용되지 않는 여유 공간에 배치될 수 있으며, 따라서 테스트를 위한 별도의 영역을 할당할 필요가 없기 때문에 비용이 절감될 수 있다.
또한, 자동차용 회로 기판 등의 경우에는 상대적으로 고전력, 고전류가 인가되기 때문에, 불량 테스트에 있어서도 고전력, 고전류가 필요하다. 이러한 경우 하나의 라인으로 저항값 및 온도가 모두 측정되는 경우에는, 테스트의 정확도가 떨어지는 단점이 발생할 수 있다.
다만, 이동 단말기용 회로 기판의 경우 상대적으로 저전력, 저전류가 인가되기 때문에, 불량 테스트에 있어서도 상대적으로 저전력, 저전류가 필요하다. 따라서, 본 발명은 이동 단말기용 회로 기판으로 사용되는 PCB 패널의 불량 테스트에 있어서, 하나의 라인으로 저항값 및 온도를 모두 측정함으로써, 테스트 비용 및 시간을 절약할 수 있는 장점이 있다.
전술한 본 발명은, 프로그램이 기록된 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 매체는, 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 매체의 예로는, HDD(Hard Disk Drive), SSD(Solid State Disk), SDD(Silicon Disk Drive), ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 송신)의 형태로 구현되는 것도 포함한다. 또한, 상기 컴퓨터는 단말기의 제어부(180)를 포함할 수도 있다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니 되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
300: 테스트 쿠폰 313: 비아 홀

Claims (8)

  1. 테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법에 있어서,
    상기 테스트 쿠폰은,
    전원에 연결되어 상기 PCB 패널에 대한 전기적 검사가 수행되도록 하기 위한 한쌍의 접촉 패드를 포함하고,
    상기 PCB 패널은,
    상기 한쌍의 접촉 패드와 전기적으로 연결되는 하나 이상의 비아 홀을 포함하고,
    상기 테스트 하는 방법은,
    상기 하나 이상의 비아 홀에 전류를 인가하는 단계;
    상기 인가된 전류에 기초하여, 저항값 및 온도 중 적어도 하나를 측정하는 단계를 포함하는
    테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법.
  2. 제 1항에 있어서,
    상기 저항값은,
    상기 인가되는 전류에 기초하여 측정되고,
    상기 온도는,
    상기 저항값을 측정하는데 기초가 된 전류가 흐르는 통로와 동일한 통로를 흐르는 전류에 기초하여 측정되는
    테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법.
  3. 제 2항에 있어서,
    상기 온도는,
    상기 저항값을 측정하는데 기초가 된 전류에 의하여 발생된 열에 기초하여 측정되는
    테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법.
  4. 제 1항에 있어서,
    상기 인가되는 전류는,
    상기 한쌍의 접촉 패드 중 제1 접촉 패드를 통하여 유입되어 상기 하나 이상의 비아 홀을 통과한 후 상기 한쌍의 접촉 패드 중 제2 접촉 패드를 통하여 유출되는
    테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법.
  5. 제 1항에 있어서,
    상기 측정된 저항값 및 온도 중 적어도 하나가 기설정된 값과 상이하면, 상기 PCB 패널을 불량으로 판단하는 단계를 더 포함하는
    테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법.
  6. 제 1항에 있어서,
    상기 온도는,
    상기 테스트 쿠폰의 중앙에서 측정되는
    테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법.
  7. 제 1항에 있어서,
    상기 인가되는 전류는,
    일정한 주기로 기설정된 시간 동안 인가되고,
    상기 저항값은,
    상기 전류가 인가되는 기설정된 시간동안 측정되는
    테스트 쿠폰이 구비된 PCB 패널의 불량을 테스트 하는 방법.
  8. 제 1항에 따른 불량을 테스트 하는 방법으로 테스트된 PCB 패널의 일부 또는 전부를 포함하는 이동 단말기용 회로 기판.
KR1020160105354A 2016-08-19 2016-08-19 테스트 쿠폰이 구비된 인쇄 회로 기판 패널의 불량을 테스트 하는 방법 KR20180020662A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160105354A KR20180020662A (ko) 2016-08-19 2016-08-19 테스트 쿠폰이 구비된 인쇄 회로 기판 패널의 불량을 테스트 하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160105354A KR20180020662A (ko) 2016-08-19 2016-08-19 테스트 쿠폰이 구비된 인쇄 회로 기판 패널의 불량을 테스트 하는 방법

Publications (1)

Publication Number Publication Date
KR20180020662A true KR20180020662A (ko) 2018-02-28

Family

ID=61401367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160105354A KR20180020662A (ko) 2016-08-19 2016-08-19 테스트 쿠폰이 구비된 인쇄 회로 기판 패널의 불량을 테스트 하는 방법

Country Status (1)

Country Link
KR (1) KR20180020662A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240024633A (ko) 2022-08-17 2024-02-26 대덕전자 주식회사 회로기판 비아홀 신뢰성 평가방법 및 이를 적용한 검사장비

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240024633A (ko) 2022-08-17 2024-02-26 대덕전자 주식회사 회로기판 비아홀 신뢰성 평가방법 및 이를 적용한 검사장비

Similar Documents

Publication Publication Date Title
US8669777B2 (en) Assessing connection joint coverage between a device and a printed circuit board
CN108225963B (zh) 基于bga焊点可靠性测试的pcb设计方法
EP2977770B1 (en) Leakage current detection method and device
US9733134B2 (en) Solder assembly temperature monitoring process
WO2014046099A1 (ja) 画像表示装置およびその実装検査方法
JP2010185697A (ja) プリント配線板の検査装置及び検査方法
KR20180020662A (ko) 테스트 쿠폰이 구비된 인쇄 회로 기판 패널의 불량을 테스트 하는 방법
US11269020B2 (en) Method for testing solder balls between two substrates by using dummy solder balls
JP2004077167A (ja) 半導体素子の接続状態検査方法及び接続状態検査装置
JPH11101841A (ja) 導電性ペーストスルーホール型両面プリント配線基板及びその電気特性試験装置
JP5452965B2 (ja) ポゴタワー電気チャネル自己検査式半導体試験システム
US20090002002A1 (en) Electrical Testing System
KR101619721B1 (ko) Pcb 검사 장치
US20120038367A1 (en) Connection quality verification for integrated circuit test
JP5901170B2 (ja) 集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法
JP2007322127A (ja) 基板検査方法及び基板検査装置
EP3712591A1 (en) System and method for multi-point thermal path assessment
WO2008001651A1 (fr) Procédé d'inspection de carte et dispositif d'inspection de carte
TWI516774B (zh) 絕緣檢測方法及絕緣檢測裝置
JP5944121B2 (ja) 回路基板検査装置および回路基板検査方法
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
US9485671B2 (en) Inter-stage test structure for wireless communication apparatus
CN109448779B (zh) 一种Dual Port SSD的SI测试方法、装置
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム
JP4282589B2 (ja) 回路基板検査装置および回路基板検査方法