CN116230689A - 半导体电路及半导体元件及状态确定方法 - Google Patents

半导体电路及半导体元件及状态确定方法 Download PDF

Info

Publication number
CN116230689A
CN116230689A CN202211197747.1A CN202211197747A CN116230689A CN 116230689 A CN116230689 A CN 116230689A CN 202211197747 A CN202211197747 A CN 202211197747A CN 116230689 A CN116230689 A CN 116230689A
Authority
CN
China
Prior art keywords
signal
transistor
resistor
reference resistor
disconnect switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211197747.1A
Other languages
English (en)
Inventor
杨吴德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/540,808 external-priority patent/US20230178161A1/en
Priority claimed from US17/542,931 external-priority patent/US11946984B2/en
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN116230689A publication Critical patent/CN116230689A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/74Testing of fuses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供一种确定熔丝元件的状态的半导体电路及半导体元件及状态确定方法。该半导体电路包括一可经配置的参考电阻器单元,其具有一第一端子以及一第二端子,该第一端子接收一第一电源信号,该第二端子电性耦接到该熔丝元件。该半导体电路亦包括一第一切换电路以及一闩锁电路,该第一切换电路电性连接该参考电阻器单元与该熔丝元件,该闩锁电路用以读取在该参考电阻器单元与该熔丝元件之间的一第一节点的一评估信号。

Description

半导体电路及半导体元件及状态确定方法
技术领域
本申请案主张美国第17/540,808号及第17/542,931号专利申请案的优先权(即优先权日为“2021年12月2日”及“2021年12月6日”),其内容以全文引用的方式并入本文中。
本公开关于一种确定熔丝元件的状态的半导体电路及半导体元件及方法。特别是有关于一种确定在一存储器元件中的熔丝元件的状态的半导体电路及半导体元件及方法,该半导体元件具有一断开连接开关以及一可经配置的参考电阻器单元。
背景技术
熔丝和电子熔丝通常用于存储器元件中,以将一冗余存储器胞转换为一正常存储器胞。使用一测试电路以确定该熔丝的状态(意即熔丝是否熔断),以便可以将该相对应的存储器胞识别为一正常存储器胞或一冗余存储器胞。随着技术的发展,存储器元件尺寸缩减,并且由于制程变化,该熔丝的电阻值有时可能无法满足期望的数值。结果,可能无法正确识别该熔丝的状态。在目前的惯例中,此问题可以借由修改在存储器元件中的一参考电阻器单元来解决。然而,修改存储器元件中的参考电阻器单元意味着重新启动整个制造程序,其需要额外的光遮罩,也因此不可避免地会耗费时间与成本。
上文的“先前技术”说明仅提供背景技术,并未承认上文的“先前技术”说明揭示本公开的标的,不构成本公开的先前技术,且上文的“先前技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种确定一存储器元件的一熔丝元件的一状态的半导体电路。该半导体电路包括一可经配置的参考电阻器单元,具有一第一端子以及一第二端子,该第一端子接收一第一电源信号,该第二端子经配置以电性耦接到该熔丝元件。该半导体电路亦包括一第一切换电路,经配置以电性连接该参考电阻器单元与该熔丝元件。此外,该半导体电路还包括一闩锁电路,经配置以读取在该参考电阻器单元与该熔丝元件之间的一第一节点的一评估信号。
本公开的另一实施例提供一种确定一存储器元件的一熔丝元件的一状态的半导体元件。该半导体元件包括一可经配置的参考电阻器单元,具有一第一端子以及一第二端子,该第一端子接收一第一电源信号,该第二端子经配置以与该熔丝元件电性耦接。该半导体元件亦包括一闩锁电路,经配置以读取在该参考电阻器单元与该熔丝元件之间的一第一节点的一评估信号。
本公开的再另一实施例提供一种确定一存储器元件的一熔丝元件的一状态的方法。该方法包括提供该存储器元件,该存储器元件具有一第一端子以及一第二端子;以及施加一第一电源信号在该存储器元件的该第一端子上。该存储器元件具有一可经配置的参考电阻器单元,该参考电阻器单元电性耦接到该熔丝元件。该方法亦包括响应该第一电源信号以获得在该存储器元件的该第二端子处的评估信号;以及辨识该评估信号以确定该存储器元件是否为冗余的。
该参考电阻器单元呈现可变电阻值。该可电阻值可依据借由制程的变异以改变该熔丝元件的电阻值而进行调整。依据该相对应的熔丝元件的实际电容值,在制造完成之后,可改变该参考电阻器单元的电阻值。因此,本公开提供具有改善可能性的一元件。使用具有该参考电阻器单元的该装置,不需要额外的光罩来改良该参考电阻器单元。再者,无需重新启动整个制造过程,即缩短生产时间。
上文已相当广泛地概述本公开的技术特征及优点,而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求书标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解,可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解,这类等效建构无法脱离后附的权利要求书所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量图式时,可得以更全面了解本申请案的揭示内容,图式中相同的元件符号指相同的元件。
图1是结构示意图,例示本公开一些实施例的测试半导体元件的一系统。
图2是结构示意图,例示本公开一些实施例的半导体元件。
图2A是结构示意图,例示本公开一些实施例的半导体元件。
图2B是结构示意图,例示本公开一些实施例的半导体元件。
图2C是等效电路示意图,例示本公开一些实施例如图2B所示的半导体元件的一部分。
图3是方框示意图,例示本公开一些实施例的可经配置的参考电阻器单元。
图3A是方框示意图,例示本公开一些实施例的如图3所示的状态设定电路。
图4是方框示意图,例示本公开一些实施例的可经配置的参考电阻器单元。
图4A是架构示意图,例示本公开一些实施例的可经配置的参考电阻器单元。
图4B是架构示意图,例示本公开一些实施例的可经配置的参考电阻器单元。
图4C是架构示意图,例示本公开一些实施例的可经配置的参考电阻器单元。
图5是方框示意图,例示本公开一些实施例的可经配置的参考电阻器单元。
图6是方框示意图,例示本公开一些实施例的可经配置的参考电阻器单元。
图6A是架构示意图,例示本公开一些实施例的可经配置的参考电阻器单元。
图7是流程示意图,例示本公开一些实施例确定一熔丝元件的一状态的方法。
其中,附图标记说明如下:
10:系统
11:半导体元件
12:信号产生器
13:监视器
14:耦合器
15:探针
100:半导体元件
100C:等效电路
101:熔丝元件
105:可经配置的参考电阻器单元
105A:可经配置的参考电阻器单元
105B:可经配置的参考电阻器单元
105-1:端子
105-2:端子
110:评估单元
111A:导电路径
111B:导电路径
120:状态设定单元
122:导电接触点
130:闩锁电路
131:反相器
132:反相器
210:状态设定电路
210a:状态设定电路
222:导电接触点
405:可经配置的参考电阻器单元
405a:可经配置的参考电阻器单元
405b:可经配置的参考电阻器单元
405c:可经配置的参考电阻器单元
422:导电接触点
510:状态设定电路
522:导电接触点
605:可经配置的参考电阻器单元
605a:可经配置的参考电阻器单元
622:导电接触点
700:方法
701:步骤
702:步骤
703:步骤
704:步骤
705:步骤
706:步骤
IN_1:输入端子
IN_2:输入端子
OUT_1:输出端子
OUT_2:输出端子
P0:控制信号
P1:控制信号
P2:控制信号
P3:控制信号
P4:控制信号
P5:控制信号
PS1:断开连接开关
PS2:断开连接开关
PS3:断开连接开关
PS4:断开连接开关
R1:电阻器
R2:电阻器
R3:电阻器
R4:电阻器
RA:电阻器
RF:电阻器
RR:电阻器
T1:晶体管
T2:晶体管
T3:晶体管
T4:晶体管
T5:晶体管
T6:晶体管
T7:晶体管
T8:晶体管
T9:晶体管
T10:晶体管
T11:晶体管
T12:晶体管
T13:晶体管
T14:晶体管
TA:切换电路
TB:切换电路
TC:切换电路
TD:切换电路
TE:切换电路
VB:状态设定信号
VDD:电源信号
VE:导电端子
VSS:接地端子
W:节点
X:信号
Y:信号
具体实施方式
现在使用特定语言描述图式中所描述的本公开的多个实施例(或例子)。应当理解,在此并未意味限制本公开的范围。所描述的该等实施例的任何改变或修改,以及本文件中所描述的原理的任何进一步应用,都被认为是本公开内容所属技术领域中具有通常知识者通常会发生的。元件编号可以在整个实施例中重复,但这并不一定意味着一个实施例的特征适用于另一实施例,即使它们共用相同的元件编号。
应当理解,当形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to),其可能包含形成这些部件直接接触的实施例,并且也可能包含形成额外的部件介于这些部件之间,使得这些部件不会直接接触的实施例。
应当理解,尽管这里可以使用术语第一,第二,第三等来描述各种元件、部件、区域、层或区段(sections),但是这些元件、部件、区域、层或区段不受这些术语的限制。相反,这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此,在不脱离本发明进步性构思的教导的情况下,下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
本文中使用的术语仅是为了实现描述特定实施例的目的,而非意欲限制本发明。如本文中所使用,单数形式“一(a)”、“一(an)”,及“该(the)”意欲亦包括复数形式,除非上下文中另作明确指示。将进一步理解,当术语“包括(comprises)”及/或“包括(comprising)”用于本说明书中时,该等术语规定所陈述的特征、整数、步骤、操作、元件,及/或组件的存在,但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件,及/或上述各者的群组。
应当理解,术语“大约(about)”修饰成分(ingredient)、部件的一数量(quantity),或是本公开的反应物(reactant),其表示可发生的数值数量上的变异(variation),举例来说,其经由典型的测量以及液体处理程序(liquid handlingprocedures),而该液体处理程序用于制造浓缩(concentrates)或溶液(solutions)。再者,变异的发生可源自于应用在制造组成成分(compositions)或实施该等方法或其类似方式在测量程序中的非故意错误(inadvertent error)、在制造中的差异(differences)、来源(source)、或成分的纯度(purity)。在一方面,术语“大约(about)”意指报告数值的10%以内。在另一方面,术语“大约(about)”意指报告数值的5%以内。在再另一方面,术语“大约(about)”意指报告数值的10、9、8、7、6、5、4、3、2或1%以内。
图1是结构示意图,例示本公开一些实施例的测试半导体元件的一系统10。
请参考图1,系统10经配置以监控一半导体元件11。在一些实施例中,系统10经配置以测试半导体元件11。半导体元件可为存储器、存储器元件、存储器晶粒或存储器芯片。在一些实施例中,半导体元件11可包括一或多个存储器胞。在制造之后,可测试半导体元件11,且之后进行运送。
在一些实施例中,系统10可组成测试设备。系统10可包括硬件及软件元件,其对测试提供一适合的可选择及功能性环境。在一些实施例中,系统10可包括一信号产生器12、一监视器13以及一耦合器14。
信号产生器12经配置以产生一信号。在一些实施例中,信号产生器12可提供一电源信号。应当理解,还可提供例如数据信号与电源信号的其他电子信号给半导体元件11。
监视器13经配置以确定半导体元件11的一状态。监视器13可经配置以确定半导体元件11的一元件的一状态。多个响应信号可由监视器13所辨识,以确定半导体元件11的一元件(例如一存储器胞)是否为一正常元件或是一冗余元件。
耦合器14经配置以将信号产生器12耦接到半导体元件11。在一些实施例中,耦合器14可借由一或多个探针15而耦接到半导体元件11。该等探针15可为一探针头或是探针封装(图未示)的一部分。该等探针15可取决于半导体元件11而电性耦接到多个测试导电接触点(焊垫)及/或多个接合垫。该等测试导电垫及/或该等接合垫提供电性连接给半导体元件11的一互连结构(例如布线)。举例来说,一些探针可耦接到多个焊垫,而该等焊垫与半导体元件11的一电源供应端子(例如VDD)与接地端子(例如VSS)相关联。像这样,系统10是可操作以施加多个电子信号给半导体元件11,且在测试期间获得来自半导体元件11的多个响应信号。
图2是结构示意图,例示本公开一些实施例的半导体元件100。半导体元件100可为存储器、存储器元件、存储器晶粒或存储器芯片。半导体元件100可为存储器、存储器元件、存储器晶粒或存储器芯片的一部分。举例来说,存储器可为一动态随机存取存储器(DRAM)。在一些实施例,DRAM可为一第四代双倍数据率(DDR4)DRAM。在一些实施例中,存储器包括一或多个存储器胞(或是多个存储器位元、多个存储器区块)。在一些实施例中,存储器胞包括一熔丝元件。
半导体元件100可包括一熔丝元件101、一评估单元110以及一状态设定单元120。在一些实施例中,评估单元110可包括一可经配置的参考电阻器单元105、切换电路TD与TE以及一闩锁电路130。在一些实施例中,熔丝元件101与切换电路TD、TE可当作评估单元110的一部分。在一些实施例中,状态设定单元120可包括熔丝元件101、一导电接触点122以及二切换电路TB与TC。
请参考图2,可经配置的参考电阻器单元105具有一端子105-1,经配置以接收一电源信号VDD。可经配置的参考电阻器单元105具有一端子105-2,经配置以与熔丝元件101电性耦接。在一些实施例中,切换电路TB可连接到熔丝元件101。切换电路TD可连接到可经配置的参考电阻器单元105。在一些实施例中,切换电路TD可连接到切换电路TB。在一些实施例中,熔丝元件101可经由切换电路TB与TC而耦接到接地。切换电路TA可连接到熔丝元件101。切换电路TA可连接到接地。
在一些实施例中,闩锁电路130耦接到可经配置的参考电阻器单元105。闩锁电路130可经由切换电路TB、TD、TE而耦接到熔丝元件101。在一些实施例中,切换电路TE连接到可经配置的参考电阻器单元105。切换电路TE可连接到闩锁电路130。在一些实施例中,切换电路TE可连接到切换电路TD。在闩锁电路130的一导电端子VE处可获得一评估/输出信号。
请参考图2,导电接触点122可连接到熔丝元件101。导电接触点122可为一测试垫、一探针垫、一导电垫、一导电端子或是其他适合的元件。在一些实施例中,导电接触点122经配置以接收一状态设定信号VB。在一些实施例中,切换电路TB可连接到熔丝元件101。切换电路TC可连接到切换电路TB。切换电路TC可连接到接地。
在一些实施例中,切换电路TA、TB、TC、TD、TE可为开关、晶体管或其他可切换的电路。
图2A是结构示意图,例示本公开一些实施例的半导体元件100。请参考图2A,切换电路TB与TC将配置而导通,以建立一导电路径111A而响应状态设定信号VB。在一些实施例中,导电路径111A可经过熔丝元件101而到接地以响应状态设定信号VB。在一些实施例中,当状态设定信号VB施加到导电端子122时,导电路径111A经过熔丝元件101、切换电路TB与TC以及到接地。此外,切换电路TA、TD、TE可经配置而断开,以使导电路径111A可经过熔丝元件101。
在一些实施例中,状态设定信号VB可为一电压信号或一电流信号。在一些实施例中,状态设定信号VB可为一电压信号,该电压信号具有超过半导体元件100的正常操作电压的一电压。举例来说,状态设定信号VB可具有一电压,在5-6V范围中。当施加状态设定信号VB时,可改变熔丝元件101的一状态。在状态设定操作之前,熔丝元件101可具有一相对高的电阻值。在状态设定操作之后,熔丝元件101可具有一相对低的电阻值。在本公开中,一熔丝元件在状态设定操作之前可表示为一“未熔断(unblown)”熔丝元件,而一熔丝元件在状态设定操作之后可表示为一“熔断(blown)”熔丝元件。
熔断的熔丝元件101具有一电阻值,其低于未熔断的熔丝元件101的电阻值。在一些实施例中,熔丝元件101可为一反熔丝。举例来说,反熔丝可为一电子熔丝。在一些实施例中,反熔丝包括一多晶硅电子熔丝或是其他类型的反熔丝。
在一实施例中,未熔断的熔丝元件101的电阻值可在1.5M到20MΩ的范围内。在其他实施例中,未熔断的熔丝元件101的电阻值可在5M到20MΩ的范围内。在一些实施例中,未熔断的熔丝元件101的电阻值可超过20MΩ。在状态设定操作之后,熔断的熔丝元件101的电阻值可大约为2k到800kΩ。在一实施例中,熔断的熔丝元件101的电阻值可大约为2k到20kΩ。在其他实施例中,熔断的熔丝元件101的电阻值可超过100kΩ。在一些实施例中,熔断的熔丝元件101的电阻值可大约为100k到800kΩ。
图2B是结构示意图,例示本公开一些实施例的半导体元件100。请参考图2B,切换电路TA、TB、TD经配置以被导通而建立一导电路径111B。在一些实施例中,导电路径111B可经过可经配置的参考电阻器单元105与熔丝元件101而到接地以响应电源信号VDD。在一些实施例中,切换电路TC经配置以被断开,以便建立导电路径111B。在一些实施例中,当电源信号VDD施加到可经配置的参考电阻器单元105的端子105-1时,导电路径111B经过可经配置的参考电阻器单元105、切换电路TD与TB、熔丝元件101与切换电路TA而到接地。在一些实施例中,电源信号VDD可为一正常操作电压。举例来说,电源信号VDD可具有一电压,大约为1.2V。
在一些实施例中,在可经配置的参考电阻器单元105与熔丝元件101之间的一节点W处产生一信号X,以响应电源信号VDD。请参考图2B,在节点W处所产生的信号X可经由切换电路TD与TE而传送到闩锁电路130。
在一些实施例中,闩锁电路130经配置以读取在可经配置的参考电阻器单元105与熔丝元件101之间的节点W处所产生的信号X。节点W在可经配置的参考电阻器单元105与熔丝元件101之间,且其间耦接有或没有耦接其他元件。举例来说,节点W可在切换电路TB与TD之间。在一实施例中,节点W可在切换电路TD与可经配置的参考电阻器单元105之间。在其他实施例中,节点W可在切换电路TB与熔丝元件101之间。在一些实施例中,信号X可包括一电压信号或一电流信号。
在一些实施例中,切换电路TE经配置而被导通,以传信号X到闩锁电路130。在一评估时间期间,当切换电路TA、TB、TD、TE经配置而被导通以建立导电路径111B时,可在节点W处获得信号X并传送到闩锁电路130。在一些实施例中,闩锁电路130可读取信号X。在一些实施例中,闩锁电路130可将信号X转换成信号Y。举例来说,由闩锁电路130所操作的信号X的转换可包括将一信号转换成其他。在一实施例中,由闩锁电路130所操作的信号X的转换可包括相位移。在另一实施例中,由闩锁电路130所操作的信号X的转换可包括放大。
在一些实施例中,闩锁电路130可将类比信号X转换成一逻辑信号Y。闩锁电路130可比较信号X与一临界信号而输出信号Y,其基于信号X与该临界信号之间的比较的结果。举例来说,当信号X超过该临界信号时,闩锁电路130可输出一逻辑低信号Y。反之,当信号X低于该临界信号时,闩锁电路130可输出一逻辑高信号Y。在一些实施例中,信号Y具有一逻辑值,其与信号X的逻辑值为相反。举例来说,当信号X为逻辑“0”时,信号Y将为逻辑“1”。反之,当信号X为逻辑“1”时,信号Y将为逻辑“0”。在一些实施例中,闩锁电路130可储存信号Y。
请参考图2B,闩锁电路130可包括二反相器131与132。在一些实施例中,闩锁电路130可包括多于两个反相器。在一些实施例中,闩锁电路130可为其他类型的闩锁电路。反相器131具有一输入端子IN_1以及一输出端子OUT_1。反相器132具有一输入端子IN_2以及一输出端子OUT_2。在一些实施例中,反相器131的输入端子IN_1可经由切换电路TE而耦接到可经配置的参考电阻器单元105。反相器131的输入端子IN_1可经由切换电路TB、TD、TE而耦接到熔丝元件101。反相器131的输出端子OUT_1可耦接到导电端子VE。在一些实施例中,反相器131的输入端子IN_1可连接到反相器132的输出端子OUT_2。反相器131的输出端子OUT_1可连接到反相器132的输入端子IN_2。意即,反相器132的输入端子IN_2可耦接到导电端子VE。反相器132的输出端子OUT_2可耦接到可经配置的参考电阻器单元105。反相器132的输出端子OUT_2可耦接到熔丝元件101。
为了评估熔丝元件101的状态(例如熔丝元件101是否被熔断),监控信号X(或信号Y)。信号X与一预定信号或一临界信号进行比较。基于信号X与预订信号的比较,逻辑信号Y可在导电端子VE处输出。当信号X超过预定信号时,其表示熔丝元件101并未被熔断。当信号X无法超过预定信号时,其表示熔丝信号101被熔断。
在一些实施例中,若是信号X超过预定信号的话,闩锁电路130可输出一逻辑低信号Y。意即,逻辑低信号Y表示熔丝元件101并未被熔断。当信号X低于预定信号时,闩锁电路130可输出一逻辑高信号Y。换言之,逻辑高信号Y表示熔丝元件101被熔断。
可在导电端子VE处获得信号Y,以便可确定熔丝元件101的状态。可利用熔丝元件105的状态而确定半导体元件是否为一冗余元件或一正常元件。
图2C是等效电路100C示意图,例示本公开一些实施例当建立导电路径110B时的半导体元件100的一部分。等效电路100C具有导通的切换电路TA、TB、TD以及断开的切换电路TC的配置。换言之,等效电路100C代表导电路径111B所经过的一简化电路。
等效电路100C包括二电阻器RR与RF。在一些实施例中,电阻器RR可为可经配置的参考电阻器单元105的电阻值。电阻器RF可为熔丝元件101的电阻值。在一些实施例中,电阻器RR可串联而连接到电阻器RF。一节点W设置在电阻器RR与电阻器RF之间。意即,在图2C中的节点W对应在图2B中的节点。在一些实施例中,电阻器RR经配置以接收一电源信号VDD。举例来说,电源信号VDD可为1.2V的一电压。在一些实施例中,电阻器RF连接到电阻器RR与接地。
请参考图2C,信号X可为在节点W处所获得的一电压信号。因此,信号X可依据方程式1进行计算。
Figure BDA0003871163360000131
在方程式1中,X代表信号X电压;RR代表可经配置的参考电阻器单元105的电阻值;RF代表熔丝元件101的电阻值;而VDD代表电源信号。
为了精确地评估熔丝元件101的状态,电阻值RR可掉落到未熔断的熔丝元件的电阻值RF之下。此外,电阻值RR可超过熔断的熔丝元件的电阻值RF。在一些实施例中,电阻值RR可介于未熔断的熔丝元件的电阻值与熔断的熔丝元件的电阻值之间。
在一实施例中,未熔断的熔丝元件101的电阻值可在1.5M到20MΩ的范围中。在另一实施例中,未熔断的熔丝元件101的电阻值可在5M到20MΩ的范围中。在一些实施例中,未熔断的熔丝元件101的电阻值可超过20MΩ。在状态设定操作之后,熔断的熔丝元件101的电阻值可为2k到800kΩ。在一实施例中,熔断的熔丝元件101的电阻值可为2k到20kΩ。在另一实施例中,熔断的熔丝元件101的电阻值可超过100kΩ。在一些实施例中,熔断的熔丝元件101的电阻值可为100k到800kΩ。
在一些实施例中,电阻器RR的电阻值是基于电阻器RF的电阻值而可变的。在一些实施例中,可经配置的参考电阻器单元105具有一可变电阻值RR。举例来说,可调整电阻器RR的电阻值而超过熔断的熔丝元件的电阻器RF的电阻值。可调整电阻器RR以掉落到未熔断的熔丝元件的电阻器RF之下。
当电阻器RR调整到未熔断的熔丝元件的电阻值与熔断的熔丝元件之间时,可精确地确定熔丝元件101的状态。
在一些实施例中,预定信号具有一电压,其小于电源信号VDD。在一些实施例中,预定信号具有一电压,其是电源电压的倍数。举例来说,若是预定信号具有一电压,其为电源电压VDD的一半的话,例如1.2V,则预定信号可具有0.6V的一电压。意即,当方程式1的结果超过0.6V时,在节点W处的信号X则确定为逻辑高,表示熔丝元件101并未被熔断,且当小于0.6V时,在节点W处的信号X则确定为逻辑低,代表熔丝元件101被熔断。
当可经配置的参考电阻器单元105的电阻值是可变时,即增加半导体元件的灵活性。电阻器RR可依据接下来所制造的电阻器RF而进行调整。因此,可以避免由于制程变异所导致的熔丝元件的不稳定电阻值对熔丝元件101的状态的不精确的确定。无需重新开始制造来调整电阻器RR,以减少了生产时间。因此,本公开提供一种更可挠的半导体元件/电路,其可减少生产时间。
图3是方框示意图,例示本公开一些实施例的可经配置的参考电阻器单元105A。可经配置的参考电阻器单元105A可为如图2、图2A及图2B所示的可经配置的参考电阻器单元105的一实施例。如图3所示,可经配置的参考电阻器单元105A可包括电阻器R1与RA、一断开连接开关PS1、晶体管T1、T2、T3以及一状态设定电路210。状态设定电路210经配置以设定断开揭开关PS1的状态。在一些实施例中,状态设定电路210包括断开连接开关PS1、晶体管T4、T5以及一导电接触点222。
在一些实施例中,电阻器R1经配置以接收电源信号VDD。电阻器R1可连接到电阻器RA。在一些实施例中,电阻器RA可经由晶体管T3而与电阻器R1串联。断开连接开关PS1连接到电阻器R1。举例来说,断开连接开关PS1可与电阻器R1并联。断开连接开关PS1可耦接到电阻器RA。在一些实施例中,断开连接开关PS1可为一电子熔丝。举例来说,断开连接开关PS1可包括一金属电子熔丝或是一多晶硅电子熔丝(poly e-fuse)。在断开连接开关PS1被熔断之前,断开连接开关PS1具有一低电阻值,以使其可视为一短路电路。在一些实施例中,一旦此断开连接开关PS1被熔断,则其可为一开路电路。
电阻器R1可具有一电阻值,其相等于电阻器RA的电阻值。在一实施例中,电阻器R1的电阻值可超过电阻器RA的电阻值。在另一实施例中,电阻器R1的电阻值可掉落到电阻器RA的电阻值之下。在一些实施例中,电阻器R1的电阻值可为MΩ等级。在一些实施例中,电阻器R1的电阻值可为0.1M、0.2M、0.3M、0.5M、1M、2M、3M、4M、5M、6M、7M、8MΩ或更多。在一些实施例中,电阻器RA的电阻值可为0.1M、0.2M、0.3MΩ或更多。电阻器RA与R1的电阻值可依据设计需要而进行配置。
在一些实施例中,晶体管T1耦接在电阻器R1与断开连接开关PS1之间。晶体管T1具有一栅极,经配置以接收一控制信号P1。在一些实施例中,晶体管T2耦接在断开连接开关PS1与电阻器R1之间。在一些实施例中,晶体管T2耦接在断开连接开关PS1与电阻器RA之间。晶体管T2具有一栅极,经配置以接收控制信号P1。在一些实施例中,晶体管T3耦接在电阻器R1与电阻器RA之间。晶体管T3具有一栅极,经配置以接收控制信号P1。
在一些实施例中,响应控制信号P1,晶体管T1、T2、T3经配置以导通,进而产生在节点W处的信号X。在图3中的节点W具有一信号,其相对应在图2B中的节点W处所产生的信号。在一些实施例中,可经配置的参考电阻器单元105A的一电阻值与断开连接开关PS1的状态相关联。在一些实施例中,可经配置的参考电阻器单元105A的一电阻值介于电阻器RA的一电阻值与电阻器R1及电阻器RA的电阻器总和之间。当断开连接开关PS1尚未被熔断时,由于断开连接开关PS1被视为一短路电路,所以可经配置的参考电阻器单元105A的电阻值可为电阻器RA的电阻值。反之,当断开连接开关PS1被熔断时,由于断开连接开关PS1被视为开路,所以可经配置的参考电阻器单元105A的电阻值可为电阻器RA与电阻器R1的一总电阻值。因此,可调整可经配置的参考电阻器单元105A的电阻值。
请参考图3,状态设定电路210倾向于熔断断开连接开关PS1。在一些实施例中,断开连接开关PS1可耦接到导电接触点222,以接收一状态设定信号VB。在图3中的状态设定信号VB可类似于图2中的状态设定信号VB。在一些实施例中,状态设定信号VB可具有一电压,其可熔断断开连接开关PS1。意即,状态设定信号VB可具有一电压,在4-6V范围中。在另一实施例中,状态设定信号VB可具有一电压,在5-6V范围中。在一些实施例中,晶体管T4可耦接在导电接触点222与断开连接开关PS1之间。晶体管T4具有一栅极,经配置以接收一控制信号P2。在一些实施例中,晶体管T5可耦接在断开连接开关PS1与接地之间。晶体管T5具有一栅极,经配置以接收控制信号P2。
图3A是方框示意图,例示本公开一些实施例的状态设定电路210a。在图3A中的状态设定电路210a类似于在图3中的状态设定电路210,与图3A的不同之处在于,为了能更好理解,导电触点222被一电源供应器所取代,其中电源供应器亦提供状态设定信号VB。在一些实施例中,电源供应器可为一电压供应器。在一些实施例中,电源供应器可为一电流供应器。
在一些实施例中,响应控制信号P2,晶体管T4与T5经配置以导通,以使状态设定信号VB可施加到断开连接开关PS1。借由将状态设置信号VB施加到断开连接开关PS1,可以改变断开连接开关PS1的一状态。在一些实施例中,断开连接开关PS1可在状态设定信号VB之下而被熔断。
请参考图3,包括在可经配置的参考电阻器单元105A中的电阻器的数量可多于两个。当更多电阻器包含在可经配置的参考电阻器单元105A中时,即提升可变电阻值的灵活性。
图4是方框示意图,例示本公开一些实施例的可经配置的参考电阻器单元405。在图4中的可经配置的参考电阻器单元405类似于在图3中的可经配置的参考电阻器单元105,而与图4中的差异处,在于可经配置的参考电阻器单元405包括更多电阻器与断开连接开关以获得更好的灵活性。
如图4所示,可经配置的参考电阻器单元405可包括电阻器R1、R2、R3、R4、RA、断开连接开关PS1、PS2、PS3、PS4、晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14以及一导电接触点422。
在一些实施例中,电阻器R1经配置以接收电源信号VDD。电阻器R1可连接到电阻器R2。在一些实施例中,电阻器R1可与电阻器R2串联。断开连接开关PS1连接到电阻器R1。举例来说,断开连接开关PS1可与电阻器R1并联。断开连接开关PS1可耦接到电阻器R2。
电阻器R2可连接到电阻器R3。在一些实施例中,电阻器R2可与电阻器R3串联。断开连接开关PS2连接到电阻器R2。举例来说,断开连接开关PS2可与电阻器R2并联。断开连接开关PS2可耦接到电阻器R3。在一些实施例中,断开连接开关PS2可与断开连接开关PS1串联。
电阻器R3可连接到电阻器R4。在一些实施例中,电阻器R3可与电阻器R4串联。断开连接开关PS3连接到电阻器R3。举例来说,断开连接开关PS3可与电阻器R3并联。断开连接开关PS3可耦接到电阻器R4。在一些实施例中,断开连接开关PS3可与断开连接开关PS2串联。
电阻器R4可经由晶体管T14而连接到电阻器RA。在一些实施例中,电阻器R4可与电阻器RA串联。断开连接开关PS4连接到电阻器R4。举例来说,断开连接开关PS4可与电阻器R4并联。断开连接开关PS4可耦接到电阻器RA。在一些实施例中,断开连接开关PS4可与断开连接开关PS3串联。
在一些实施例中,断开连接开关PS1、PS2、PS3、PS4类似于在图3中的断开连接开关PS1,也因此在文中不再重复其详细描述。
电阻器R1、R2、R3、R4、RA可具有相同电阻值。在一些实施例中,电阻器R1、R2、R3、R4、RA可具有不同电阻值。举例来说,电阻器R1的电阻值可超过电阻器R2。电阻器R1的电阻值可掉落到电阻器R2之下。在一些实施例中,电阻器R1、R2、R3、R4每一个可为0.1M、0.2M、0.3M、0.5M、1M、2M、3M、4M、5M、6M、7M、8MΩ或更多。在一些实施例中,电阻器RA的电阻值可为0.1M、0.2M、0.3MΩ或更多。电阻器R1、R2、R3、R4、RA的电阻值可依据设计需要而进行选择。
在一些实施例中,晶体管T9耦接在电阻器R1与断开连接开关PS1之间。晶体管T9具有一栅极,经配置以接收一控制信号P5。在一些实施例中,晶体管T10耦接在断开连接开关PS2与电阻器R2之间。晶体管T10具有一栅极,经配置以接收控制信号P5。在一些实施例中,晶体管T11耦接在断开连接开关PS3与电阻器R3之间。晶体管T11具有一栅极,经配置以接收控制信号P5。在一些实施例中,晶体管T12耦接在断开连接开关PS4与电阻器R4之间。晶体管T12具有一栅极,经配置以接收控制信号P5。在一些实施例中,晶体管T13耦接在断开连接开关PS4与电阻器RA之间。晶体管T13具有一栅极,经配置以接收控制信号P5。在一些实施例中,晶体管T14耦接在电阻器R4与电阻器RA之间。晶体管T14具有一栅极,经配置以接收控制信号P5。
在一些实施例中,响应控制信号P5,晶体管T9、T10、T11、T12、T13、T14经配置以导通,进而在节点W处产生信号X。在一些实施例中,可经配置的参考电阻器单元405的一电阻值与断开连接开关PS1、PS2、PS3、PS4的每一个的一状态相关联。在一些实施例中,可经配置的参考电阻器单元405的一电阻值介于电阻器RA的一电阻值与电阻器R1、R2、R3、R4的一总电阻值之间。
请参考图4,断开连接开关PS1可耦接到导电接触点422,以接收一状态设定信号VB。在图4中的状态设定信号VB可相同于在图3中的状态设定信号VB。在一些实施例中,晶体管T1可耦接在导电接触点422与断开连接开关PS1之间。晶体管T1具有一栅极,经配置以接收一控制信号P1。在一些实施例中,晶体管T2可耦接在断开连接开关PS1与接地之间。晶体管T2具有一栅极,经配置以接收控制信号P1。响应控制信号P1,晶体管T1与T2配置以导通,以使状态设定信号VB可施加到断开连接开关PS1。由于状态设定信号VB施加到断开连接开关PS1,所以可改变断开连接开关PS1的一状态。在一些实施例中,断开连接开关PS1可借由状态设定信号VB而被熔断。
在一些实施例中,断开连接开关PS2可耦接到导电接触点422,以接收状态设定信号VB。在一些实施例中,晶体管T3可耦接在导电接触点422与断开连接开关PS2之间。晶体管T3具有一栅极,经配置以接收一控制信号P2。在一些实施例中,晶体管T4可耦接在断开连接开关PS2与接地之间。晶体管T4具有一栅极,经配置以接收控制信号P2。响应控制信号P2,晶体管T3与T4经配置以导通,以使状态设定信号VB可施加到断开连接开关PS2。由于状态设定信号VB施加到断开连接开关PS2,所以可改变断开连接开关PS2的一状态。在一些实施例中,断开连接开关PS2可借由状态设定信号VB而被熔断。
在一些实施例中,断开连接开关PS3可耦接到导电接触点422,以接收状态设定信号VB。在一些实施例中,晶体管T5可耦接在导电接触点422与断开连接开关PS3之间。晶体管T5具有一栅极,经配置以接收一控制信号P3。在一些实施例中,晶体管T6可耦接在断开连接开关PS3与接地之间。晶体管T6具有一栅极,经配置以接收控制信号P3。响应控制信号P3,晶体管T5与T6经配置以导通,以使状态设定信号VB可施加到断开连接开关PS3。由于状态设定信号VB施加到断开连接开关PS3,所以可改变断开连接开关PS3的一状态。在一些实施例中,断开连接开关PS3可借由状态设定信号VB而被熔断。
在一些实施例中,断开连接开关PS4可耦接到导电接触点422,以接收状态设定信号VB。在一些实施例中,晶体管T7可耦接在导电接触点422与断开连接开关PS4之间。晶体管T7具有一栅极,经配置以接收一控制信号P4。在一些实施例中,晶体管T8可耦接在断开连接开关PS4与接地之间。晶体管T8具有一栅极,经配置以接收控制信号P4。响应控制信号P4,晶体管T7与T8经配置以导通,以使状态设定信号VB可施加到断开连接开关PS4。由于状态设定信号VB施加到断开连接开关PS4,所以可改善断开连接开关PS4的一状态。在一些实施例中,断开连接开关PS4可借由状态设定信号VB而被熔断。
依据所需,可经配置的参考电阻器单元405的电阻值可借由熔断断开连接开关PS1、PS2、PS3、PS4其中一或多个而被熔断。在一些实施例中,可经配置的参考电阻器单元405包括16个配置。每一个配置提供一不同的整体电阻值。可经配置的参考电阻器单元405的该等配置的细节提供在如下的表1中。在表1中,列PS1、PS2、PS3、PS4列示相对应的断开连接开关的状态,其中“0”代表未熔断且“1”代表熔断状态。列的总电阻值显示在每一个配置下的可经配置的参考电阻器单元405的整体电阻值。
表1
Figure BDA0003871163360000191
Figure BDA0003871163360000201
在一些实施例中,电阻器R1可为1MΩ;电阻器R2可为2MΩ;电阻器R3可为4MΩ;电阻器R4可为8MΩ;且电阻器RA可为0.3MΩ。据此,总电阻值可在0.3到15.3MΩ之间是可变的。再者,在此例子中每一配置的总电阻值提供在下列的表1A中。
表1A
Figure BDA0003871163360000202
Figure BDA0003871163360000211
如图4所示,断开连接开关PS1、PS2、PS3、PS4被熔断。图4可代表列示在表1与表1A中的配置1。意即,可经配置的参考电阻器单元405的总电阻值可相同于电阻器RA。依据表1A的实施例,可经配置的参考电阻器单元405的总电阻值可为0.3MΩ。
图4A是架构示意图,例示本公开一些实施例的可经配置的参考电阻器单元405a。在图4A中的可经配置的参考电阻器单元405a类似于在图4中的可经配置的参考电阻器单元405,图4A与其不同之处在于可经配置的参考电阻器单元405a包括被熔断的断开连接开关PS1与PS2。
如图4A所示,断开连接开关PS1与PS2被熔断。图4A绘示列示在表1与表1A中的配置6。意即,在此实施例中,可经配置的参考电阻器单元405a的全部电阻值是为电阻器R1、R2、RA的一总和。依据表1A所示的实施例,可经配置的参考电阻器单元405a的全部电阻值可为3.3MΩ。
图4B是架构示意图,例示本公开一些实施例的可经配置的参考电阻器单元405b。在图4B中的可经配置的参考电阻器单元405b类似于在图4中的可经配置的参考电阻器单元405,在图4B中所不同之处在于可经配置的参考电阻器单元405b包括被熔断的断开连接开关PS1与PS4。
如图4B所示,断开连接开关PS1与PS4被熔断。图4B绘示列示在表1与表1A中的配置8。意即,在此实施例中,可经配置的参考电阻器单元405b的总电阻器为电阻器R1、R4、RA的总和。依据表1A的实施例,可经配置的参考电阻器单元405b的总电阻值可为9.3MΩ。
图4C是架构示意图,例示本公开一些实施例的可经配置的参考电阻器单元405c。在图4C中的可经配置的参考电阻器单元405c类似于在图4中的可经配置的参考电阻器单元405,在图4C中所不同之处在于可经配置的参考电阻器单元405c包括被熔断的断开连接开关PS1、PS2、PS3、PS4。换言之,所有断开连接开关在可经配置的参考电阻器单元405c中被熔断。
如图4C所示,断开连接开关PS1、PS2、PS3、PS4被熔断。图4C绘示列示在表1与表1A中的配置16。意即,在此实施例中,可经配置的参考电阻器单元405c的总电阻值是为电阻器R1、R2、R3、R4、RA的总和。依据表1A的实施例,可经配置的参考电阻器单元405c的总电阻值可为15.3MΩ。
图5是方框示意图,例示本公开一些实施例的可经配置的参考电阻器单元105B。在一些实施例中,如图5所示的该等元件类似于图3的该等元件,但呈不同配置。据此,与图3相关联的该等段落中的那些元件的详细描述可以适用于图5中的那些元件,例如断开连接开关PS1。
如图5所示,可经配置的参考电阻器单元105B可包括二电阻器R1与R2、一断开连接开关PS1、三晶体管T1、T2、T3以及一状态设定电路510。状态设定电路510经配置以熔断断开连接开关PS1。在一些实施例中,状态设定电路510包括断开连接开关PS1、晶体管T4与T5以及一导电接触点522。
在一些实施例中,电阻器R1经配置以接收电源信号VDD。电阻器R1可连接到电阻器R2。在一些实施例中,电阻器R1可与电阻器R2并联。断开连接开关PS1连接到电阻器R1。举例来说,断开连接开关PS1可与电阻器R1串联。在一些实施例中,断开连接开关PS1经配置以接收电源信号VDD。
电阻器R1可具有一电阻值,其相同于电阻器R2的电阻值。在一实施例中,电阻器R1的电阻值可超过电阻器R2。在另一实施例中,电阻器R1的电阻值可掉落到电阻器R2之下。在一些实施例中,电阻器R1与R2的电阻值可为MΩ等级。在一些实施例中,电阻器R1与R2的电阻值每一个可为0.1M、0.2M、0.3M、0.5M、1M、2M、3M、4M、5M、6M、7M、8MΩ或大于8MΩ。电阻器R1与R2的电阻值可依据需要而确定。
在一些实施例中,晶体管T1耦接到断开连接开关PS1。晶体管T1具有一栅极,经配置以接收一控制信号P1。在一些实施例中,晶体管T2耦接到电阻器R1。晶体管T2具有一栅极,经配置以接收控制信号P1。在一些实施例中,晶体管T3耦接到电阻器R2。晶体管T3具有一栅极,经配置以接收控制信号P1。
在一些实施例中,响应控制信号P1,晶体管T1、T2、T3经配置以导通,进而在节点W处产生信号X。在一些实施例中,可经配置的参考电阻器单元105B的一电阻值与断开连接开关PS1的一状态相关联。当断开连接开关PS1未被熔断时,由于断开连接开关PS1视为短路,所以可经配置的参考电阻器单元105B的电阻值可视为电阻器R1与R2的并联等效电阻值。反之,当断开连接开关PS1被熔断时,由于断开连接开关PS1被熔断时,由于断开连接开关PS1视为开路,所以可经配置的参考电阻器单元105B的电阻值可为电阻器R2的电阻值。因此,可经配置的参考电阻器单元105B的电阻值是可变的。
请参考图5,状态设定电路510倾向于熔断断开连接开关PS1。在一些实施例中,断开连接开关PS1可耦接到导电接触点522,以接收状态设定信号VB。在一些实施例中,状态设定信号VB可具有一电压,而可熔断断开连接开关PS1。意即,状态设定信号VB可具有一电压,在4-6V的范围中。在另一实施例中,状态设定信号VB可具有一电压,在5-6V范围中。在一些实施例中,晶体管T4可耦接在导电接触点522与断开连接开关PS1之间。晶体管T4具有一栅极,经配置以接收一控制信号P2。在一些实施例中,晶体管T5可耦接在断开连接开关PS1与接地之间。晶体管T5具有一栅极,经配置以接收一控制信号P3。
在一些实施例中,响应控制信号P2与P3,晶体管T4与T5经配置以导通,以使状态设定信号VB可施加到断开连接开关PS1。由于状态设定信号VB施加到断开连接开关PS1,所以可改变断开连接开关PS1的一状态。在一些实施例中,断开连接开关PS1可借由状态设定信号VB而被熔断。
类似地,包含在可经配置的参考电阻器单元105B中的电阻器数量可多于两个。当更多电阻器包含在可经配置的参考电阻器单元105B中时,即提升可变电阻值的灵活性。
图6是方框示意图,例示本公开一些实施例的可经配置的参考电阻器单元605。在图6中的可经配置的参考电阻器单元605类似于在图5中的可经配置的参考电阻器单元105B,在图6中的不同处在于可经配置的参考电阻器单元605包括更多电阻器与断开连接开关以获得更好的灵活性。
如图6所示,可经配置的参考电阻器单元605可包括电阻器R1、R2、R3、R4、断开连接开关PS1、PS2、PS3、PS4、晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10以及一导电接触点622。
在一些实施例中,电阻器R1经配置以接收电源信号VDD。电阻器R1可耦接到电阻器R2。在一些实施例中,电阻器R1可与电阻器R2并联。断开连接开关PS1连接到电阻器R1。举例来说,断开连接开关PS1可与电阻器R1串联。在一些实施例中,断开连接开关PS1经配置以接收电源信号VDD。
在一些实施例中,电阻器R2经配置以接收电源信号VDD。电阻器R2可耦接到电阻器R3。在一些实施例中,电阻器R2可与电阻器R3并联。断开连接开关PS2耦接到电阻器R2。举例来说,断开连接开关PS2可与电阻器R2串联。在一些实施例中,断开连接开关PS2经配置以接收电源信号VDD。
在一些实施例中,电阻器R3经配置以接收电源信号VDD。电阻器R3可耦接到电阻器R4。在一些实施例中,电阻器R3可与电阻器R4并联。断开连接开关PS3耦接到电阻器R3。举例来说,断开连接开关PS3可与电阻器R3串联。在一些实施例中,断开连接开关PS3经配置以接收电源信号VDD。
在一些实施例中,电阻器R4经配置以接收电源信号VDD。断开连接开关PS4耦接到电阻器R4。举例来说,断开连接开关PS4可与电阻器R4串联。在一些实施例中,断开连接开关PS4经配置以接收电源信号VDD。
在一些实施例中,断开连接开关PS1、PS2、PS3、PS4类似于在图5中的断开连接开关PS1,也因此在此不再重复其详细描述。
电阻器R1、R2、R3、R4可具有相同电阻值。在一些实施例中,电阻器R1、R2、R3、R4可具有不同电阻值。举例来说,电阻器R1的电阻值可超过电阻器R2。电阻器R1的电阻值可掉落到电阻器R2之下。在一些实施例中,电阻器R1、R2、R3、R4每一个的电阻值可为0.1M、0.2M、0.3M、0.5M、1M、2M、3M、4M、5M、6M、7M、8MΩ或更多。电阻器R1、R2、R3、R4的电阻值可依据设计需要而进行选择。
在一些实施例中,晶体管T6耦接到断开连接开关PS1。晶体管T6具有一栅极,经配置以接收一控制信号P5。在一些实施例中,晶体管T7耦接到电阻器R1。晶体管T7具有一栅极,经配置以接收控制信号P5。在一些实施例中,晶体管T8耦接到电阻器R2。晶体管T8具有一栅极,经配置以接收控制信号P5。在一些实施例中,晶体管T9耦接到电阻器R3。晶体管T9具有一栅极,经配置以接收控制信号P5。在一些实施例中,晶体管T10耦接到电阻器R4。晶体管T10具有一栅极,经配置以接收控制信号P5。
在一些实施例中,响应控制信号P5,晶体管T6、T7、T8、T9、T10经配置以导通,进而在节点W产生信号X。在一些实施例中,可经配置的参考电阻器单元605的一电阻值与断开连接开关PS1、PS2、PS3、PS4的一状态相关联。借由熔断一或多个断开连接开关PS1、PS2、PS3、PS4,即可调整可经配置的参考电阻器单元605的电阻值。
请参考图6,断开连接开关PS1可耦接到导电接触点622,以接收一状态设定信号VB。在图6的状态设定信号VB可相同于在图5中的状态设定信号VB。在一些实施例中,晶体管T1耦接到导电接触点622。晶体管T1具有一栅极,经配置以接收一控制信号P0。在一些实施例中,晶体管T2可耦接在断开连接开关PS1与接地之间。晶体管T2具有一栅极,经配置以接收一控制信号P1。在一些实施例中,晶体管T3可耦接在断开连接开关PS2与接地之间。晶体管T3具有一栅极,经配置以接收一控制信号P2。在一些实施例中,晶体管T4可耦接在断开连接开关PS3与接地之间。晶体管T4具有一栅极,经配置以接收一控制信号P3。在一些实施例中,晶体管T5可耦接在断开连接开关PS4与接地之间。晶体管T5具有一栅极,经配置以接收一控制信号P4。在一些实施例中,晶体管T1可耦接到断开连接开关PS1、PS2、PS3、PS4。
响应控制信号P0与P1,晶体管T1与T2经配置以导通,以使状态设定信号VB可施加到断开连接开关PS1。响应控制信号P0与P2,晶体管T1与T3经配置以导通,以使状态设定信号VB可施加到断开连接开关PS2。响应控制信号P0与P3,晶体管T1与T4经配置以导通,以使状态设定信号VB可施加到断开连接开关PS3。响应控制信号P0与P4,晶体管T1与T5经配置以导通,以使状态设定信号VB可施加到断开连接开关PS4。
由于状态设定信号VB施加到断开连接开关PS1、PS2、PS3或PS4,所以可改变断开连接开关PS1、PS2、PS3或PS4的状态。在一些实施例中,断开连接开关PS1、PS2、PS3或PS4在状态设定信号VB下可被熔断。
依据需求,可经配置的参考电阻器单元605可借由熔断一或多个断开连接开关PS1、PS2、PS3、PS4而进行调整。在一些实施例中,可经配置的参考电阻器单元605包括15个不同配置。每一个配置提供一不同整体电阻值。可经配置的参考电阻器单元605的详细配置提供在下列的表2中。行PS1、PS2、PS3、PS4显示相对应的断开连接开关的状态,其中“0”代表一未熔断状态,而“1”代表一熔断状态。行总电阻值显示在每一配置下的可经配置的参考电阻器单元605的总电阻值。
表2
配置 PS1 PS2 PS3 PS4 总电阻值
1 0 0 0 0 1/(1/R1+1/R2+1/R3+1/R4)
2 1 0 0 0 1/(1/R2+1/R3+1/R4)
3 0 1 0 0 1/(1/R1+1/R3+1/R4)
4 0 0 1 0 1/(1/R1+1/R2+1/R4)
5 0 0 0 1 1/(1/R1+1/R2+1/R3)
6 1 1 0 0 1/(1/R3+1/R4)
7 1 0 1 0 1/(1/R2+1/R4)
8 1 0 0 1 1/(1/R2+1/R3)
9 0 1 1 0 1/(1/R1+1/R4)
10 0 1 0 1 1/(1/R1+1/R3)
11 0 0 1 1 1/(1/R1+1/R2)
12 1 1 1 0 R4
13 1 1 0 1 R3
14 1 0 1 1 R2
15 0 1 1 1 R1
16 1 1 1 1
在一些实施例中,电阻器R1可为1MΩ;电阻器R2可为2MΩ;电阻器R3可为4MΩ;而电阻器R4可为8MΩ。由于配置16具有一无限数值的一总电阻值,所以其通常在正常情形下是不可应用的。据此,总电阻值是为可变的,在0.533到8MΩ的一范围中。再者,在此例中每一配置的总电阻值提供在下列的表2A中。
表2A
配置 PS1 PS2 PS3 PS4 总电阻值(MΩ)
1 0 0 0 0 0.533
2 1 0 0 0 1.143
3 0 1 0 0 0.727
4 0 0 1 0 0.615
5 0 0 0 1 0.571
6 1 1 0 0 2.667
7 1 0 1 0 1.6
8 1 0 0 1 1.333
9 0 1 1 0 0.889
10 0 1 0 1 0.8
11 0 0 1 1 0.667
12 1 1 1 0 8
13 1 1 0 1 4
14 1 0 1 1 2
15 0 1 1 1 1
16 1 1 1 1
如图6所示,断开连接开关PS1、PS2、PS3、PS4是未被熔断。图6绘示列示在表2与表2A中的配置1。意即,可经配置的参考电阻器单元605的总电阻值可视为电阻器R1、R2、R3、R4的并联等效电阻值。依据表2A的实施例,可经配置的参考电阻器单元605的总电阻值可大约为0.533MΩ。
图6A是架构示意图,例示本公开一些实施例的可经配置的参考电阻器单元605a。在图6A中的可经配置的参考电阻器单元605a类似于在图6中的可经配置的参考电阻器单元605,图6A与其不同处在于可经配置的参考电阻器单元605a包括被熔断的断开连接开关PS1。
如图6A所示,断开连接开关PS1被熔断。图6A绘示列示在表2与表2A中的配置1。意即,在此实施例中,可经配置的参考电阻器单元605a的总电阻值可视为电阻器R2、R3、R4的并联等效电阻值。依据表2A的实施例,可经配置的参考电阻器单元605a的总电阻值可为1.143MΩ。
图7是流程示意图,例示本公开一些实施例确定一熔丝元件的一状态的方法700。举例来说,可使用方法700以确定图2的熔丝元件101的一状态。确定在存储器元件中的一熔丝元件101的一状态的方法700可包括步骤701、702、703、704、705、706。在一些实施例中,方法700可借由如图1所示的一系统而操作。
为了更好理解,方法700可参考如图1所示的半导体元件(存储器元件)100进行描述。在步骤701中,可提供具有一输入端子与一输出端子的一存储器元件。在一些实施例中,存储器元件包括一或多个存储器胞或存储器位元。
在步骤702中,一电源信号VDD可施加到该存储器元件的该输入端子。在一些实施例中,该存储器元件可包括一可经配置的参考电阻器单元105以及一熔丝元件101。可经配置的参考电阻器单元105可电性耦接到熔丝元件101。
在步骤703中,响应电源信号,一信号X可产生在一节点W处,而节点W位在可经配置的参考电阻器单元105与熔丝元件101。在一些实施例中,可经配置的参考电阻器单元105的电阻值可超过熔丝元件101的电阻值。在另一些实施例中,可经配置的参考电阻器单元105可具有比熔丝元件101更低的一电阻值。
在步骤704中,信号X可借由闩锁电路130而转换成一信号Y。在一些实施例中,闩锁电路130可电性耦接到节点W。在一些实施例中,转换信号的制程可包括反转或相位移信号。换言之,信号X可反转为信号Y。信号X可相位移而变成信号Y。在一些实施例中,信号X可与一预定信号相比较。据此,响应比较的结果,可产生信号Y。在一些实施例中,该比较的步骤可借由闩锁电路而实施。在一些实施例中,该比较的步骤可借由耦接到该存储器元件的一外部系统而实施。
在一些实施例中,基于信号X与预定信号的比较,逻辑信号Y可在该存储器元件的输出端子处进行输出。当信号X超过预定信号时,其表示熔丝元件并未被熔断。反之,当信号X无法超过预定信号时,其表示熔丝元件101被熔断。
在一些实施例中,由于信号X超过预定信号,所以闩锁电路130可输出一逻辑高信号Y。反之,当信号X低于预定信号时,闩锁电路130可输出一逻辑低信号Y。
在步骤705中,可在该存储器元件的输出端子处获得评估信号Y。
在步骤706中,辨识信号Y以确定该存储器元件是否冗余。在一些实施例中,可使用熔丝元件101的状态以确定半导体元件是否为一冗余元件或一正常元件。在一些实施例中,辨识信号Y的步骤可借由该存储器元件的一外部系统而实施。在一些实施例中,当辨识逻辑高信号Y时,其表示熔丝元件10被熔断,而逻辑低信号Y表示熔丝元件101未被熔断。
由于信号已经辨识,所以可确定熔丝元件的状态。据此,可确定存储器状态(正常或冗余)。由于改善状态辨识,所以可轻易地解决存储器问题。
本公开的一实施例提供一种确定一存储器元件的一熔丝元件的一状态的半导体电路。该半导体电路包括一可经配置的参考电阻器单元,具有一第一端子以及一第二端子,该第一端子接收一第一电源信号,该第二端子经配置以电性耦接到该熔丝元件。该半导体电路亦包括一第一切换电路,经配置以电性连接该参考电阻器单元与该熔丝元件。此外,该半导体电路还包括一闩锁电路,经配置以读取在该参考电阻器单元与该熔丝元件之间的一第一节点的一评估信号。
本公开的另一实施例提供一种确定一存储器元件的一熔丝元件的一状态的半导体元件。该半导体元件包括一可经配置的参考电阻器单元,具有一第一端子以及一第二端子,该第一端子接收一第一电源信号,该第二端子经配置以与该熔丝元件电性耦接。该半导体元件亦包括一闩锁电路,经配置以读取在该参考电阻器单元与该熔丝元件之间的一第一节点的一评估信号。
本公开的再另一实施例提供一种确定一存储器元件的一熔丝元件的一状态的方法。该方法包括提供该存储器元件,该存储器元件具有一第一端子以及一第二端子;以及施加一第一电源信号在该存储器元件的该第一端子上。该存储器元件具有一可经配置的参考电阻器单元,该参考电阻器单元电性耦接到该熔丝元件。该方法亦包括响应该第一电源信号以获得在该存储器元件的该第二端子处的评估信号;以及辨识该评估信号以确定该存储器元件是否为冗余的。
该参考电阻器单元呈现可变电阻值。该可变电阻值可依据借由制程的变异以改变该熔丝元件的电阻值而进行调整。依据该相对应的熔丝元件的实际电容值,在制造完成之后,可改变该参考电阻器单元的电阻值。因此,本公开提供具有改善的可能性的一元件。使用具有该参考电阻器单元的该装置,不需要额外的光罩来改良该参考电阻器单元。再者,无需重新启动整个制造过程,即缩短生产时间。
虽然已详述本公开及其优点,然而应理解可进行各种变化、取代与替代而不脱离权利要求书所定义的本公开的精神与范围。例如,可用不同的方法实施上述的许多制程,并且以其他制程或其组合替代上述的许多制程。
再者,本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此,此等制程、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求书内。

Claims (30)

1.一种半导体电路,确认存储器元件的熔丝元件的状态,该半导体电路包括:
一可经配置的参考电阻器单元,具有一第一端子以及一第二端子,该第一端子接收一第一电源信号,该第二端子经配置以电性耦接到该熔丝元件;
一第一切换电路,经配置以电性连接该参考电阻器单元与该熔丝元件;以及
一闩锁电路,经配置以读取在该参考电阻器单元与该熔丝元件之间的一第一节点的一评估信号。
2.如权利要求1所述的半导体电路,还包括一第二切换电路,经配置以将该熔丝元件电性耦接到接地。
3.如权利要求2所述的半导体电路,其中响应于施加到该参考电阻器单元的该第一端子的该第一电源信号,该第一切换电路以及该第二切换电路经配置以建立穿经该参考电阻器单元与该熔丝元件而到接地的一第一导电路径。
4.如权利要求2所述的半导体电路,还包括:
一第一导电接触点,耦接到该熔丝元件,且经配置以接收一第二电源信号;以及
一第三切换电路,耦接在该第一节点与接地之间;
其中该第一切换电路、该第二切换电路以及该第三切换电路经配置以建立穿经该熔丝元件而到接地的一第二导电路径。
5.如权利要求2所述的半导体电路,其中该参考电阻器单元还包括:
一第一电阻器;
一第二电阻器,与该第一电阻器串联;以及
一第一断开连接开关,与该第一电阻器并联。
6.如权利要求5所述的半导体电路,其中该第一断开连接开关为一金属电子熔丝或一多晶硅电子熔丝。
7.如权利要求5所述的半导体电路,其中该参考电阻器单元的一电阻值与该第一断开连接开关的一状态相关联。
8.如权利要求5所述的半导体电路,其中该参考电阻器单元的一电阻值介于该第二电阻器的一电阻值与该第一电阻器及该第二电阻器的一总电阻值之间。
9.如权利要求5所述的半导体电路,其中该参考电阻器单元还包括:
一第一晶体管,耦接在该第一电阻器与该第一断开连接开关之间,且具有一栅极,经配置以接收一第一控制信号;
一第二晶体管,耦接在该第一断开连接开关与该第一电阻器之间,且具有一栅极,经配置以接收该第一控制信号;以及
一第三晶体管,耦接在该第一电阻器与该第二电阻器之间,且具有一栅极,经配置以接收该第一控制信号。
10.如权利要求9所述的半导体电路,其中响应施加到该参考电阻器单元的该第一端子的该第一电源信号,该第一晶体管、该第二晶体管与该第三晶体管经配置以导通,而产生在该参考电阻器单元与该熔丝元件之间的该第一节点处的该评估信号。
11.如权利要求9所述的半导体电路,其中该参考电阻器单元还包括:
一第四晶体管,耦接在一第二导电接触点与该第一断开连接开关之间,且具有一栅极,经配置以接收一第二控制信号,其中该第四晶体管经配置以接收来自该第二导电接触点的一第三电源信号;以及
一第五晶体管,耦接在该第一断开连接开关与该接地之间,且具有一栅极,经配置以接收该第二控制信号;
其中响应借由该第二控制信号而导通的该第四晶体管与该第五晶体管,改变该第一断开连接开关的该状态。
12.如权利要求4所述的半导体电路,其中该第二电源信号具有一电压,在5-6V范围中。
13.如权利要求11所述的半导体电路,其中该第三电源信号具有一电压,在5-6V范围中。
14.如权利要求1所述的半导体电路,还包括一第四切换电路,耦接在该参考电阻器单元与该闩锁电路之间,其中该第四切换电路经配置以将该评估信号传送到该闩锁电路。
15.一种确定一存储器元件的一熔丝元件的一状态的半导体元件,包括:
一可经配置的参考电阻器单元,具有一第一端子以及一第二端子,该第一端子接收一第一电源信号,该第二端子经配置以与该熔丝元件电性耦接;
一闩锁电路,经配置以读取在该参考电阻器单元与该熔丝元件之间的一第一节点的一评估信号。
16.如权利要求15所述的半导体元件,其中该参考电阻器单元还包括:
一第一电阻器;
一第一断开连接开关,与该第一电阻器串联;以及
一第二电阻器,与该第一电阻器并联。
17.如权利要求16所述的半导体元件,其中该参考电阻器单元的一电阻值与该第一断开连接开关的一状态相关联。
18.如权利要求16所述的半导体元件,其中该参考电阻器单元还包括:
一第一晶体管,耦接到该第一断开连接开关,且具有一栅极,经配置以接收一第一控制信号;
一第二晶体管,耦接到第三电阻器,且具有一栅极,经配置以接收该第一控制信号;以及
一第三晶体管,耦接到第四电阻器,且具有一栅极,经配置以接收该第一控制信号。
19.如权利要求18所述的半导体元件,其中响应该第一控制信号,该第一晶体管、该第二晶体管与该第三晶体管经配置以导通,而产生在该参考电阻器单元与该熔丝元件之间的该第一节点处的该评估信号。
20.如权利要求18所述的半导体元件,其中该参考电阻器单元还包括:
一第四晶体管,耦接在一第一导电接触点与该第一断开连接开关之间,且具有一栅极,经配置以接收一第二控制信号,其中该第四晶体管经配置以接收来自该第一导电接触点的一第二电源信号;以及
一第五晶体管,耦接在该第一断开连接开关与接地之间,且具有一栅极,经配置以接收一第三控制信号;
其中借由该第二控制信号与该第三控制信号而响应到导通的该第四晶体管与该第五晶体管,改变该第一断开连接开关的该状态。
21.一种存储器元件的熔丝元件的状态确定方法,包括:
提供该存储器元件,该存储器元件具有一第一端子以及一第二端子;
施加一第一电源信号在该存储器元件的该第一端子上,其中该存储器元件具有一可经配置的参考电阻器单元,该参考电阻器单元电性耦接到该熔丝元件;
响应该第一电源信号以获得在该存储器元件的该第二端子处的评估信号;以及
辨识该评估信号以确定该存储器元件是否为冗余的。
22.如权利要求21所述的状态确定方法,还包括:
响应该第一电源信号以产生在该参考电阻器单元与该熔丝元件之间的一第一节点处的一第二信号;以及
借由电性耦接到该第一节点的一闩锁电路而将该第二信号转换成该评估信号。
23.如权利要求22所述的状态确定方法,其中将该第二信号转换成该评估信号还包括:
比较该第二信号与一预定信号;以及
基于该评估信号与该预定信号之间的比较而输出该评估信号。
24.如权利要求22所述的状态确定方法,其中该可经配的参考电阻器单元还包括:
一第一电阻器;
一第二电阻器,与该第一电阻器串联;以及
一第一断开连接开关,与该第一电阻器并联。
25.如权利要求24所述的状态确定方法,其中该第一断开连接开关为一金属电子熔丝或是一多晶硅电子熔丝。
26.如权利要求24所述的状态确定方法,其中该参考电阻器单元的一电阻值与该第一断开连接开关的一状态相关联。
27.如权利要求24所述的状态确定方法,其中该参考电阻器单元还包括:
一第一电阻器,耦接在该第一电阻器与该第一断开连接开关之间,且具有一栅极,经配置以接收一第一控制信号;
一第二晶体管,耦接在该第一断开连接开关与该第一电阻器之间,且具有一栅极,经配置以接收该第一控制信号;以及
一第三晶体管,耦接在该第一电阻器与该第二电阻器之间,且具有一栅极,经配置以接收该第一控制信号。
28.如权利要求27所述的状态确定方法,其中响应该第一控制信号,第一晶体管、该第二晶体管与该第三晶体管经配置而导通,以产生在该参考电阻器单元与该熔丝元件之间的该第一节点处的该评估信号。
29.如权利要求27所述的状态确定方法,其中该参考电阻器单元还包括:
一第四晶体管,耦接在一第一导电接触点与该第一断开连接开关之间,且具有一栅极,经配置以接收一第二控制信号,其中该第四晶体管经配置以接收来自该第一导电接触点的一第二电源信号;以及
一第五晶体管,耦接在该第一断开连接开关与接地之间,且具有一栅极,经配置以接收该第二控制信号;
其中响应借由该第二控制信号而导通的该第四晶体管与该第五晶体管,改变该第一断开连接开关的该状态。
30.如权利要求29所述的状态确定方法,其中该第二电源信号具有一电压,在5-6V范围中。
CN202211197747.1A 2021-12-02 2022-09-29 半导体电路及半导体元件及状态确定方法 Pending CN116230689A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/540,808 2021-12-02
US17/540,808 US20230178161A1 (en) 2021-12-02 2021-12-02 Method for determining a status of a fuse element
US17/542,931 US11946984B2 (en) 2021-12-06 2021-12-06 Semiconductor circuit and semiconductor device for determining a status of a fuse element
US17/542,931 2021-12-06

Publications (1)

Publication Number Publication Date
CN116230689A true CN116230689A (zh) 2023-06-06

Family

ID=86579181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211197747.1A Pending CN116230689A (zh) 2021-12-02 2022-09-29 半导体电路及半导体元件及状态确定方法

Country Status (2)

Country Link
CN (1) CN116230689A (zh)
TW (1) TWI817355B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10123202A (ja) * 1996-10-21 1998-05-15 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
KR100363327B1 (ko) * 2000-03-23 2002-11-30 삼성전자 주식회사 퓨즈 회로 및 그것의 프로그램 상태 검출 방법
JP4764115B2 (ja) * 2005-09-09 2011-08-31 株式会社東芝 半導体集積回路
US7816934B2 (en) * 2007-10-16 2010-10-19 Micron Technology, Inc. Reconfigurable connections for stacked semiconductor devices
KR20120086074A (ko) * 2011-01-25 2012-08-02 삼성전자주식회사 반도체 메모리 장치 및 그 구동 방법

Also Published As

Publication number Publication date
TW202328695A (zh) 2023-07-16
TWI817355B (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
US6477094B2 (en) Memory repair circuit using antifuse of MOS structure
CN102117793B (zh) 电熔丝巨集
US20020141273A1 (en) Address generating circuit
US4855613A (en) Wafer scale integration semiconductor device having improved chip power-supply connection arrangement
CN117590296B (zh) 一种E-fuse熔断特性的测试电路、方法和系统
US20230215507A1 (en) Method for determining status of a fuse element
US20230178161A1 (en) Method for determining a status of a fuse element
US11749364B2 (en) Semiconductor circuit and semiconductor device for determining status of a fuse element
CN102017416B (zh) 具有可编程逻辑单元的集成电路
CN116230689A (zh) 半导体电路及半导体元件及状态确定方法
TW202147737A (zh) 用於安全關鍵的應用的可配置冗餘系統
US9859177B2 (en) Test method and structure for integrated circuits before complete metalization
US20100164604A1 (en) Fuse circuit and layout designing method thereof
US7403432B2 (en) Differential read-out circuit for fuse memory cells
US20230176143A1 (en) Semiconductor circuit and semiconductor device for determining a status of a fuse element
US20230215505A1 (en) Anti-fuse device
TWI803273B (zh) 確定一記憶體元件之一熔絲元件狀態的方法
KR101168387B1 (ko) 퓨즈 테스트 회로
US6130851A (en) Semiconductor memory having a redundancy fuse broken by an electric current
CN115373462B (zh) 芯片修调检测电路及其芯片、电子设备
JPH04233826A (ja) プログラマブル基準回路
US20240071539A1 (en) Ultra-low power, high speed poly fuse eprom
US7710142B2 (en) Semiconductor integrated circuit
JP3076267B2 (ja) 半導体集積回路
CN116247028A (zh) 半导体元件结构及半导体电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination