CN116566373B - 一种高可靠抗辐射反熔丝开关单元结构 - Google Patents
一种高可靠抗辐射反熔丝开关单元结构 Download PDFInfo
- Publication number
- CN116566373B CN116566373B CN202310833779.4A CN202310833779A CN116566373B CN 116566373 B CN116566373 B CN 116566373B CN 202310833779 A CN202310833779 A CN 202310833779A CN 116566373 B CN116566373 B CN 116566373B
- Authority
- CN
- China
- Prior art keywords
- voltage
- tube
- pmos
- voltage pmos
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003471 anti-radiation Effects 0.000 title claims abstract description 26
- 230000008054 signal transmission Effects 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims description 15
- 230000005611 electricity Effects 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract description 8
- 230000015654 memory Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 101100403761 Arabidopsis thaliana MTM2 gene Proteins 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Abstract
本发明公开一种高可靠抗辐射反熔丝开关单元结构，属于微电子集成电路领域。第一反熔丝器件的下极板与第一高压pMOS管的漏端相连，第二反熔丝器件的下极板与第二高压pMOS管的漏端相连；第一高压pMOS管的源端、第二高压pMOS管的源端均同时与第三高压pMOS管的漏端以及pMOS型信号传输管的栅极相连；第三高压pMOS管的源端接地；通过对第一反熔丝器件、第二反熔丝器件编程形成开态，与第一高压pMOS管、第二高压pMOS管形成通路，实现控制信号对pMOS型信号传输管的栅极电位控制，最终实现pMOS型信号传输管的开/关态。本发明结构简单，与CMOS工艺兼容，具有高度可靠性和抗辐射性，适用于空间环境的抗辐射非易失性存储器或可编程阵列逻辑器件。
Description
技术领域
本发明涉及微电子集成电路技术领域，特别涉及一种高可靠抗辐射反熔丝开关单元结构。
背景技术
随着航空航天、雷达、导弹、船舶、电子对抗、通信领域等各大重点工程要求电子系统向多功能、高速率、小型化及低功耗方向发展，对高可靠、抗辐射的可编程逻辑器件的需求愈发突出。
在实现可编程逻辑器件及内核的基本组成单元中，SRAM开关单元存在着抗辐射性能差、功耗高、易失性等问题，FLASH开关单元存在着速度慢、编程电压高等问题。相比之下，反熔丝开关单元在高可靠、抗辐射等方面具有先天的优势，这对军事和宇航应用具有特别的吸引力。
发明内容
本发明的目的在于提供一种高可靠抗辐射反熔丝开关单元结构，以解决传统开关单元可靠性低、抗辐射性能差的问题，提升反熔丝开关单元器件信号驱动能力以及增强其驱动能力可调的灵活性。
为解决上述技术问题，本发明提供了一种高可靠抗辐射反熔丝开关单元结构，包括第一反熔丝器件、第二反熔丝器件、第一高压pMOS管、第二高压pMOS管、第三高压pMOS管及pMOS型信号传输管；
所述第一反熔丝器件和所述第二反熔丝器件均包括上极板和下极板；所述第一反熔丝器件的上极板和所述第二反熔丝器件的上极板连接电源，所述第一反熔丝器件的下极板与第一高压pMOS管的漏端相连，所述第二反熔丝器件的下极板与第二高压pMOS管的漏端相连；
所述第一高压pMOS管的源端、所述第二高压pMOS管的源端均同时与第三高压pMOS管的漏端以及pMOS型信号传输管的栅极相连；所述第三高压pMOS管的源端接地；所述第一高压pMOS管的栅端、所述第二高压pMOS管的栅端和所述第三高压pMOS管的栅端均接电平信号；
所述第一高压pMOS管、所述第二高压pMOS管、所述第三高压pMOS管和所述pMOS型信号传输管共衬底；
通过对所述第一反熔丝器件、所述第二反熔丝器件编程形成开态，与所述第一高压pMOS管、所述第二高压pMOS管形成通路，实现控制信号对pMOS型信号传输管的栅极电位控制，最终实现pMOS型信号传输管的开/关态；
所述高可靠抗辐射反熔丝开关单元结构采用旁路二极管进行栅极保护，以预防瞬间VPP信号编程电压对地形成通路时，高压对pMOS型信号传输管的管栅造成损伤；所述旁路二极管的负极同时连接所述第一高压pMOS管的源端、所述第二高压pMOS管的源端、第三高压pMOS管的漏端以及pMOS型信号传输管的栅极，所述旁路二极管的正极接地。
在一种实施方式中，所述第一反熔丝器件和所述第二反熔丝器件同为ONO型，或同为MTM型，或同为XPM型结构。
在一种实施方式中，对所述第一反熔丝器件的编程，是通过开启第一高压pMOS管和第三高压pMOS管，实现编程电压VPP信号加载到第一反熔丝器件的上极板，进而形成开态；
对所述第二反熔丝器件的编程，是通过开启第二高压pMOS管和第三高压pMOS管，实现编程电压VPP信号加载到第二反熔丝器件的上极板，进而形成开态。
在一种实施方式中，所述pMOS型信号传输管实现开态的操作步骤有两种；
第一种：（1）对第一反熔丝器件的编程形成开态，（2）对第二反熔丝器件的未编程形成关态，（3）对第一高压pMOS管的漏端和栅端施加电压0V，对第二高压pMOS管的漏端和栅端分别施加电压VDD和0V，对第三高压pMOS管的栅端施加电压VDD，对共同衬底施加电压VDD，此时传递至pMOS型信号传输管的栅端电位为0V，由此实现pMOS型信号传输管的开态；
第二种：（1）对第一反熔丝器件的未编程形成关态，（2）对第二反熔丝器件的编程形成开态，（3）对第一高压pMOS管的漏端和栅端分别施加电压VDD和0V，对第二高压pMOS管的漏端和栅端施加电压0V，对第三高压pMOS管的栅端施加电压VDD，对共同衬底施加电压VDD，此时传递至pMOS型信号传输管的栅端电位为0V，由此实现pMOS型信号传输管的开态。
在一种实施方式中，所述pMOS型信号传输管实现关态的操作步骤有两种；
第一种：（1）对第一反熔丝器件的编程形成开态，（2）对第二反熔丝器件的未编程形成关态，（3）对第一高压pMOS管的漏端和栅端分别施加电压VDD和0V，对第二高压pMOS管的漏端和栅端施加电压0V，对第三高压pMOS管的栅端施加电压VDD，对共同衬底施加电压VDD，此时传递至pMOS型信号传输管的栅端电位为VDD，由此实现pMOS型信号传输管的关态；
第二种：（1）对第一反熔丝器件的未编程形成关态，（2）对第二反熔丝器件的编程形成开态，（3）对第一高压pMOS管的漏端和栅端施加电压0V，对第二高压pMOS管的漏端和栅端分别施加电压VDD和0V，对第三高压pMOS管的栅端施加电压VDD，对共同衬底施加电压VDD，此时传递至pMOS型信号传输管的栅端电位为VDD，由此实现pMOS型信号传输管的关态。
本发明提供的一种高可靠抗辐射反熔丝开关单元结构，结构简单、体积小、速度快、功耗低、与CMOS工艺兼容，且具有高度可靠性和良好的抗辐射性等优势，可以广泛应用于航空、航天、兵器、船舶领域下空间环境的抗辐射非易失性存储器或可编程阵列逻辑器件。
附图说明
图1为本发明提供的一种高可靠抗辐射反熔丝开关单元结构示意图。
图2为本发明提供的一种高可靠抗辐射反熔丝开关单元结构中实现反熔丝器件MTM1的编程形成开态的操作方法示意图。
图3为本发明提供的一种高可靠抗辐射反熔丝开关单元结构中实现反熔丝器件MTM2的编程形成开态的操作方法示意图。
图4为本发明提供的一种高可靠抗辐射反熔丝开关单元结构中实现pMOS型信号传输管T4的开态时的第一种信号传输路径示意图。
图5为本发明提供的一种高可靠抗辐射反熔丝开关单元结构中实现pMOS型信号传输管T4的开态时的第二种信号传输路径示意图。
图6为本发明提供的一种高可靠抗辐射反熔丝开关单元结构中实现pMOS型信号传输管T4的关态时的第一种信号传输路径示意图。
图7为本发明提供的一种高可靠抗辐射反熔丝开关单元结构中实现pMOS型信号传输管T4的关态时的第二种信号传输路径示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种高可靠抗辐射反熔丝开关单元结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种高可靠抗辐射反熔丝开关单元结构，如图1所示，包括反熔丝器件MTM1和MTM2、高压pMOS管T1、T2和T3、pMOS型信号传输管T4及旁路二极管T5；反熔丝器件MTM1和MTM2同为ONO型，或同为MTM型，或同为XPM型结构，包括上极板和下极板，反熔丝器件MTM1的上极板和反熔丝器件MTM2的上极板连接电源，反熔丝器件MTM1的下极板与高压pMOS管T1的漏端相连，反熔丝器件MTM2的下极板与高压pMOS管T2的漏端相连；高压pMOS管T1的源端、高压pMOS管T2的源端均与高压pMOS管T3的漏端、旁路二极管T5的负极以及pMOS型信号传输管T4的栅极相连；旁路二极管T5的正极接地；高压pMOS管T3的源端接地；高压pMOS管T1的栅端、高压pMOS管T2的栅端和高压pMOS管T3的栅端均接电平信号；高压pMOS管T1、T2、T3和pMOS型信号传输管T4共衬底。
本发明的一种高可靠抗辐射反熔丝开关单元结构，通过对反熔丝器件MTM1、MTM2编程形成开态（即ON态），与高压pMOS管T1、T2形成通路，实现控制信号对pMOS型信号传输管T4的栅极电位控制，最终实现pMOS型信号传输管T4的开/关态（即ON/OFF态）。
如图2所示，对反熔丝器件MTM1的编程，是通过开启高压pMOS管T1和T3，实现编程电压VPP信号加载到反熔丝器件MTM1的上极板，进而形成开态（即ON态）；如图3所示，对反熔丝器件MTM2的编程，是通过开启高压pMOS管T2和T3，实现编程电压VPP信号加载到反熔丝器件MTM2的上极板，进而形成开态（即ON态）。
请同时参阅图2和图3，本发明采用旁路二极管T5进行栅极保护，用以预防瞬间VPP信号编程电压对地形成通路时，高压对pMOS型信号传输管T4的管栅造成损伤。
如图4所示，实现pMOS型信号传输管T4开态的第一种操作方法步骤为：（1）对反熔丝器件MTM1的编程形成开态（即ON态），（2）对反熔丝器件MTM2的未编程形成关态（即OFF态），（3）对高压pMOS管T1的漏端D1和栅端G1均施加电压0V，对高压pMOS管T2的漏端D2和栅端G2分别施加电压VDD和0V，对高压pMOS管T3的栅端G3施加电压VDD，对共同衬底B施加电压VDD，此时传递至pMOS型信号传输管T4的栅端电位为0V，由此实现pMOS型信号传输管T4的开态。
如图5所示，实现pMOS型信号传输管T4的开态的第二种操作方法步骤为：（1）对反熔丝器件MTM1的未编程形成关态（即OFF态），（2）对反熔丝器件MTM2的编程形成开态（即ON态），（3）对高压pMOS管T1的漏端D1和栅端G1分别施加电压VDD和0V，对高压pMOS管T2的漏端D2和栅端G2均施加电压0V，对高压pMOS管T3的栅端G3施加电压VDD，对共同衬底B施加电压VDD，此时传递至pMOS型信号传输管T4的栅端电位为0V，由此实现pMOS型信号传输管T4的开态。
如图6所示，实现pMOS型信号传输管T4的关态的第一种操作方法步骤为：（1）对反熔丝器件MTM1的编程形成开态（即ON态），（2）对反熔丝器件MTM2的未编程形成关态（即OFF态），（3）对高压pMOS管T1的漏端D1和栅端G1分别施加电压VDD和0V，对高压pMOS管T2的漏端D2和栅端G2均施加电压0V，对高压pMOS管T3的栅端G3施加电压VDD，对共同衬底B施加电压VDD，此时传递至pMOS型信号传输管T4的栅端电位为VDD，由此实现pMOS型信号传输管T4的关态。
如图7所示，实现pMOS型信号传输管T4的关态的第二种操作方法步骤为：（1）对反熔丝器件MTM1的未编程形成关态（即OFF态），（2）对反熔丝器件MTM2的编程形成开态（即ON态），（3）对高压pMOS管T1的漏端D1和栅端G1均施加电压0V，对高压pMOS管T2的漏端D2和栅端G2分别施加电压VDD和0V，对高压pMOS管T3的栅端G3施加电压VDD，对共同衬底B施加电压VDD，此时传递至pMOS型信号传输管T4的栅端电位为VDD，由此实现pMOS型信号传输管T4的关态。
本发明的反熔丝开关单元结构简单，与CMOS工艺兼容，具有高度可靠性和抗辐射性等优势，适用于空间环境的抗辐射非易失性存储器或可编程阵列逻辑器件。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (5)
1.一种高可靠抗辐射反熔丝开关单元结构，其特征在于，包括第一反熔丝器件、第二反熔丝器件、第一高压pMOS管、第二高压pMOS管、第三高压pMOS管及pMOS型信号传输管；
所述第一反熔丝器件和所述第二反熔丝器件均包括上极板和下极板；所述第一反熔丝器件的上极板和所述第二反熔丝器件的上极板连接电源，所述第一反熔丝器件的下极板与第一高压pMOS管的漏端相连，所述第二反熔丝器件的下极板与第二高压pMOS管的漏端相连；
所述第一高压pMOS管的源端、所述第二高压pMOS管的源端均同时与第三高压pMOS管的漏端以及pMOS型信号传输管的栅极相连；所述第三高压pMOS管的源端接地；所述第一高压pMOS管的栅端、所述第二高压pMOS管的栅端和所述第三高压pMOS管的栅端均接电平信号；
所述第一高压pMOS管、所述第二高压pMOS管、所述第三高压pMOS管和所述pMOS型信号传输管共衬底；
通过对所述第一反熔丝器件、所述第二反熔丝器件编程形成开态，与所述第一高压pMOS管、所述第二高压pMOS管形成通路，实现控制信号对pMOS型信号传输管的栅极电位控制，最终实现pMOS型信号传输管的开/关态；
所述高可靠抗辐射反熔丝开关单元结构采用旁路二极管进行栅极保护，以预防瞬间VPP信号编程电压对地形成通路时，高压对pMOS型信号传输管的管栅造成损伤；所述旁路二极管的负极同时连接所述第一高压pMOS管的源端、所述第二高压pMOS管的源端、第三高压pMOS管的漏端以及pMOS型信号传输管的栅极，所述旁路二极管的正极接地。
2.如权利要求1所述的高可靠抗辐射反熔丝开关单元结构，其特征在于，所述第一反熔丝器件和所述第二反熔丝器件同为ONO型，或同为MTM型，或同为XPM型结构。
3.如权利要求1所述的高可靠抗辐射反熔丝开关单元结构，其特征在于，对所述第一反熔丝器件的编程，是通过开启第一高压pMOS管和第三高压pMOS管，实现编程电压VPP信号加载到第一反熔丝器件的上极板，进而形成开态；
对所述第二反熔丝器件的编程，是通过开启第二高压pMOS管和第三高压pMOS管，实现编程电压VPP信号加载到第二反熔丝器件的上极板，进而形成开态。
4.如权利要求1所述的高可靠抗辐射反熔丝开关单元结构，其特征在于，所述pMOS型信号传输管实现开态的操作步骤有两种；
第一种：（1）对第一反熔丝器件的编程形成开态，（2）对第二反熔丝器件的未编程形成关态，（3）对第一高压pMOS管的漏端和栅端施加电压0V，对第二高压pMOS管的漏端和栅端分别施加电压VDD和0V，对第三高压pMOS管的栅端施加电压VDD，对共同衬底施加电压VDD，此时传递至pMOS型信号传输管的栅端电位为0V，由此实现pMOS型信号传输管的开态；
第二种：（1）对第一反熔丝器件的未编程形成关态，（2）对第二反熔丝器件的编程形成开态，（3）对第一高压pMOS管的漏端和栅端分别施加电压VDD和0V，对第二高压pMOS管的漏端和栅端施加电压0V，对第三高压pMOS管的栅端施加电压VDD，对共同衬底施加电压VDD，此时传递至pMOS型信号传输管的栅端电位为0V，由此实现pMOS型信号传输管的开态。
5.如权利要求1所述的高可靠抗辐射反熔丝开关单元结构，其特征在于，所述pMOS型信号传输管实现关态的操作步骤有两种；
第一种：（1）对第一反熔丝器件的编程形成开态，（2）对第二反熔丝器件的未编程形成关态，（3）对第一高压pMOS管的漏端和栅端分别施加电压VDD和0V，对第二高压pMOS管的漏端和栅端施加电压0V，对第三高压pMOS管的栅端施加电压VDD，对共同衬底施加电压VDD，此时传递至pMOS型信号传输管的栅端电位为VDD，由此实现pMOS型信号传输管的关态；
第二种：（1）对第一反熔丝器件的未编程形成关态，（2）对第二反熔丝器件的编程形成开态，（3）对第一高压pMOS管的漏端和栅端施加电压0V，对第二高压pMOS管的漏端和栅端分别施加电压V
DD和0V，对第三高压pMOS管的栅端施加电压VDD，对共同衬底施加电压VDD，此时传递至pMOS型信号传输管的栅端电位为VDD，由此实现pMOS型信号传输管的关态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310833779.4A CN116566373B (zh) | 2023-07-10 | 2023-07-10 | 一种高可靠抗辐射反熔丝开关单元结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310833779.4A CN116566373B (zh) | 2023-07-10 | 2023-07-10 | 一种高可靠抗辐射反熔丝开关单元结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116566373A CN116566373A (zh) | 2023-08-08 |
| CN116566373B true CN116566373B (zh) | 2023-09-12 |
Family
ID=87500437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310833779.4A Active CN116566373B (zh) | 2023-07-10 | 2023-07-10 | 一种高可靠抗辐射反熔丝开关单元结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116566373B (zh) |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW454204B (en) * | 1999-01-09 | 2001-09-11 | Hyundai Electronics Ind | Repair circuit of semiconductor memory device using anti-fuse |
| CN1518797A (zh) * | 2001-03-15 | 2004-08-04 | 管芯的反熔丝改路由 | |
| CN101944388A (zh) * | 2010-09-03 | 2011-01-12 | 深圳市国微电子股份有限公司 | 一种反熔丝型prom |
| CN102427076A (zh) * | 2011-11-22 | 2012-04-25 | 中国电子科技集团公司第五十八研究所 | 适用于fpga的栅氧击穿反熔丝配置单元结构 |
| JP2012156448A (ja) * | 2011-01-28 | 2012-08-16 | Oki Data Corp | 演算増幅器、駆動回路、駆動装置、および画像形成装置 |
| CN102956261A (zh) * | 2011-08-23 | 2013-03-06 | 深圳市国微电子股份有限公司 | 一种用于fpga的可编程存储单元电路 |
| CN105513643A (zh) * | 2014-10-14 | 2016-04-20 | 力旺电子股份有限公司 | 存储器单元及存储器阵列 |
| CN213072618U (zh) * | 2020-08-24 | 2021-04-27 | 湖南进芯电子科技有限公司 | 低功耗电熔丝修调电路 |
| CN112863584A (zh) * | 2019-11-28 | 2021-05-28 | 长鑫存储技术有限公司 | 一次可编程存储器的读写电路 |
| CN113033138A (zh) * | 2021-03-08 | 2021-06-25 | 电子科技大学 | 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构 |
| CN213815555U (zh) * | 2020-12-22 | 2021-07-27 | 上海复存信息科技有限公司 | 一种可重编程基于铁电阻变结构的类反熔丝开关装置 |
| CN113345506A (zh) * | 2021-08-04 | 2021-09-03 | 南京沁恒微电子股份有限公司 | 一种反熔丝存储单元及其数据读写电路 |
| CN113972905A (zh) * | 2021-11-02 | 2022-01-25 | 中国电子科技集团公司第五十八研究所 | 用于反熔丝电路中的隔离保护电路结构 |
| CN114078548A (zh) * | 2020-08-18 | 2022-02-22 | 上海华力微电子有限公司 | 可编程存储器 |
| CN114974383A (zh) * | 2022-06-14 | 2022-08-30 | 长鑫存储技术有限公司 | 可编程存储器及其驱动方法 |
| CN115223634A (zh) * | 2022-08-17 | 2022-10-21 | 中国电子科技集团公司第五十八研究所 | 一种高可靠SONOS型pFLASH开关单元结构 |
| CN217766735U (zh) * | 2022-04-18 | 2022-11-08 | 西安航天民芯科技有限公司 | 一种复用读取电路的熔丝电路 |
| CN116153376A (zh) * | 2021-11-15 | 2023-05-23 | 力旺电子股份有限公司 | 运用于反熔丝型一次编程存储单元阵列的编程控制电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3636965B2 (ja) * | 2000-05-10 | 2005-04-06 | エルピーダメモリ株式会社 | 半導体装置 |
| KR20100063294A (ko) * | 2008-12-03 | 2010-06-11 | 삼성전자주식회사 | 보호 회로를 구비하는 안티 퓨즈 회로 |
| TWM424608U (en) * | 2011-11-04 | 2012-03-11 | Richtek Technology Corp | Fuse circuit for final test trimming of integrated circuit chip |
-
2023
- 2023-07-10 CN CN202310833779.4A patent/CN116566373B/zh active Active
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW454204B (en) * | 1999-01-09 | 2001-09-11 | Hyundai Electronics Ind | Repair circuit of semiconductor memory device using anti-fuse |
| CN1518797A (zh) * | 2001-03-15 | 2004-08-04 | 管芯的反熔丝改路由 | |
| CN101944388A (zh) * | 2010-09-03 | 2011-01-12 | 深圳市国微电子股份有限公司 | 一种反熔丝型prom |
| JP2012156448A (ja) * | 2011-01-28 | 2012-08-16 | Oki Data Corp | 演算増幅器、駆動回路、駆動装置、および画像形成装置 |
| CN102956261A (zh) * | 2011-08-23 | 2013-03-06 | 深圳市国微电子股份有限公司 | 一种用于fpga的可编程存储单元电路 |
| CN102427076A (zh) * | 2011-11-22 | 2012-04-25 | 中国电子科技集团公司第五十八研究所 | 适用于fpga的栅氧击穿反熔丝配置单元结构 |
| CN105513643A (zh) * | 2014-10-14 | 2016-04-20 | 力旺电子股份有限公司 | 存储器单元及存储器阵列 |
| CN112863584A (zh) * | 2019-11-28 | 2021-05-28 | 长鑫存储技术有限公司 | 一次可编程存储器的读写电路 |
| CN114078548A (zh) * | 2020-08-18 | 2022-02-22 | 上海华力微电子有限公司 | 可编程存储器 |
| CN213072618U (zh) * | 2020-08-24 | 2021-04-27 | 湖南进芯电子科技有限公司 | 低功耗电熔丝修调电路 |
| CN213815555U (zh) * | 2020-12-22 | 2021-07-27 | 上海复存信息科技有限公司 | 一种可重编程基于铁电阻变结构的类反熔丝开关装置 |
| CN113033138A (zh) * | 2021-03-08 | 2021-06-25 | 电子科技大学 | 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构 |
| CN113345506A (zh) * | 2021-08-04 | 2021-09-03 | 南京沁恒微电子股份有限公司 | 一种反熔丝存储单元及其数据读写电路 |
| CN113972905A (zh) * | 2021-11-02 | 2022-01-25 | 中国电子科技集团公司第五十八研究所 | 用于反熔丝电路中的隔离保护电路结构 |
| CN116153376A (zh) * | 2021-11-15 | 2023-05-23 | 力旺电子股份有限公司 | 运用于反熔丝型一次编程存储单元阵列的编程控制电路 |
| CN217766735U (zh) * | 2022-04-18 | 2022-11-08 | 西安航天民芯科技有限公司 | 一种复用读取电路的熔丝电路 |
| CN114974383A (zh) * | 2022-06-14 | 2022-08-30 | 长鑫存储技术有限公司 | 可编程存储器及其驱动方法 |
| CN115223634A (zh) * | 2022-08-17 | 2022-10-21 | 中国电子科技集团公司第五十八研究所 | 一种高可靠SONOS型pFLASH开关单元结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116566373A (zh) | 2023-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102081529B1 (ko) | 반도체 회로 및 그 구동 방법, 및 기억 장치, 레지스터 회로, 표시 장치 및 전자 기기 | |
| US8004340B2 (en) | System and method for a semiconductor switch | |
| CN101860356B (zh) | 电压电平移位器、电压电平移位方法以及集成电路 | |
| US10332448B2 (en) | Pixel circuit, pixel driving method and display device | |
| US7880526B2 (en) | Level Shifter, standard cell, system and method for level shifting | |
| US8154945B2 (en) | Decoding circuit withstanding high voltage via low-voltage MOS transistor and the implementing method thereof | |
| KR20030009063A (ko) | 반도체 회로 | |
| US5925905A (en) | MOS circuit configuration for switching high voltages on a semiconductor chip | |
| CN116566373B (zh) | 一种高可靠抗辐射反熔丝开关单元结构 | |
| CN113990376A (zh) | 一种高可靠Sense-Switch型pFLASH开关单元及阵列结构 | |
| US7288964B2 (en) | Voltage selective circuit of power source | |
| CN213815555U (zh) | 一种可重编程基于铁电阻变结构的类反熔丝开关装置 | |
| US10103732B1 (en) | Low power voltage level shifter circuit | |
| US7447071B2 (en) | Low voltage column decoder sharing a memory array p-well | |
| CN112349333B (zh) | 一种存储器cmos电路 | |
| CN114242146A (zh) | 读电路及电子设备 | |
| Mahto et al. | Reconfigurable photovoltaic integrated with CMOS for a fault tolerant system | |
| CN113764021A (zh) | 一种fpga开关单元、控制方法及其制备方法 | |
| KR100490605B1 (ko) | 비휘발성 반도체기억장치 | |
| CN116505927B (zh) | 一种高可靠反熔丝开关单元结构 | |
| US9768778B2 (en) | High voltage level shifter in ultra low power supply memory application | |
| US8441887B2 (en) | Decoding circuit withstanding high voltage via low-voltage MOS transistor and the implementing method thereof | |
| US20110050310A1 (en) | Level shifter circuit | |
| US20230025219A1 (en) | Anti-fuse memory reading circuit with controllable reading time | |
| CN109189141B (zh) | 一种负压自举电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |