CN113990376A - 一种高可靠Sense-Switch型pFLASH开关单元及阵列结构 - Google Patents
一种高可靠Sense-Switch型pFLASH开关单元及阵列结构 Download PDFInfo
- Publication number
- CN113990376A CN113990376A CN202111242741.7A CN202111242741A CN113990376A CN 113990376 A CN113990376 A CN 113990376A CN 202111242741 A CN202111242741 A CN 202111242741A CN 113990376 A CN113990376 A CN 113990376A
- Authority
- CN
- China
- Prior art keywords
- pflash
- transistor
- tube
- switch unit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007667 floating Methods 0.000 claims abstract description 26
- 230000008054 signal transmission Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000005641 tunneling Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 8
- 230000005855 radiation Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 4
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005510 radiation hardening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明公开一种高可靠Sense‑Switch型pFLASH开关单元及阵列结构，属于微电子集成电路领域。pFLASH开关单元包括MOS型选择管T1、FGMOS型编程/擦除管T2和FGMOS型信号传输管T3；所述编程/擦除管T2与所述信号传输管T3共享浮栅多晶层与控制栅多晶层；所述选择管T1的源端与所述编程/擦除管T2的漏端相连。pFLASH开关单元利用p沟道类型的衬底场边缘，具有天然的抗总剂量电离效应引起的漏电；pFLASH无window closure，增加开关单元阈值窗口，进一步增强其抗总剂量辐射能力。通过增加选择管结构解决阵列中FLASH单元的编程漏扰问题，增强FLASH阵列的配置可靠性。本发明得到的FLASH开关单元结构简单，与CMOS工艺兼容，面积小，适用于千万门级及以下规模的FPGA电路的工艺集成。
Description
技术领域
本发明涉及微电子集成电路技术领域，特别涉及一种高可靠Sense-Switch型pFLASH开关单元及阵列结构。
背景技术
抗辐射FLASH开关单元是实现抗辐射可重构的FLASH型可编程逻辑器件的内核基本组成单元，与SRAM和反熔丝相比，其性能介于二者之间，而且其抗辐射FLASH型FPGA工艺技术是继反熔丝FPGA工艺技术的下一代主流技术，其军事应用领域主要是航天和航空领域，包括基于海、陆、空的军用系统、雷达、指挥与控制，以及导航系统。这主要得益于FLASH型FPGA电路的诸多优势，如非易失、可重构性、低功耗、高密度、上电即运行、高安全性、固件错误（firm-error）免疫性等。基于Flash技术的FPGA不仅唯一具有ASIC的特征，而且其高安全性、高可靠性、低功耗等特点正是满足我们对于未来FPGA的需求，在计算机、通信、汽车、卫星以及航空航天等领域显示出产品强大的应用前景。
目前，应用FLASH型可编程逻辑器件的核心开关单元结构为Sense-Switch型nFLASH，该结构是由两个共浮栅型nFLASH基本单元构成，依赖于编程/擦除管控制共享电荷量来实现信号管传输的“开”、“关”态。该结构主要基于体硅CMOS工艺集成，具有工艺简单、集成度高等优点，但其浮栅型nFLASH基本单元抗辐射加固技术难点在于总剂量加固，其受总剂量辐射损伤主要表现为擦/写阈值窗口变窄、场边缘漏电引起源漏漏电及器件之间漏电，前者因总剂量电离效应引起编程态电子发射、擦除态空穴注入导致浮栅电荷损失，后者因总剂量电离效应引起场区SiO2介质层俘获陷阱电荷导致p衬底场边缘的反型阈值电压降低，目前，该结构的抗总剂量辐射能力约50Krad(Si)，严重限制了其自身了抗固件错误免疫、低功耗、可重构等方面的优势在航空航天领域中应用。而且，该结构目前主要采用的是FN编程与FN擦除方式，其编程方式的选择给器件高可靠性带来挑战，该结构单元可循环擦/写的次数仅有500次左右，同时，编程时间效率也低。
发明内容
本发明的目的在于提供一种高可靠Sense-Switch型pFLASH开关单元及阵列结构，以解决pFLASH开关阵列编程时的漏扰问题，提高pFLASH开关阵列的可靠性。
为解决上述技术问题，本发明提供了一种高可靠Sense-Switch型pFLASH开关单元，包括MOS型选择管T1、FGMOS型编程/擦除管T2和FGMOS型信号传输管T3；
所述编程/擦除管T2与所述信号传输管T3共享浮栅多晶层与控制栅多晶层；所述选择管T1与所述编程/擦除管T2为串联关系，即所述选择管T1的源端与所述编程/擦除管T2的漏端相连。
可选的，所述选择管T1的控制栅SG与所述编程/擦除管T2的控制栅CG能够分别施加不同电位，以实现独立控制。
可选的，所述pFLASH开关单元进行编程操作时，所述选择管T1处于开态，采用漏端的BTBT方式对浮栅多晶层充入电荷；所述pFLASH开关单元进行擦除操作时，采用源端FN隧穿方式或全沟道均匀FN隧穿方式移去浮栅多晶层上的电荷；
通过编程和擦除两种方式改变所述编程/擦除管T2与所述信号传输管T3共享浮栅多晶层中的电荷，进而控制所述信号传输管T3的开、关两种工作状态，即当所述编程/擦除管T2与所述信号传输管T3的共享浮栅多晶层上被充入电子时，所述信号传输管T3导通，当所述编程/擦除管T2与所述信号传输管T3的共享浮栅多晶层的电子被移除时，所述信号传输管T3关闭。
可选的，所述选择管T1、所述编程/擦除管T2和所述信号传输管T3均是p型MOS管，且均位于同一衬底内部。
可选的，所述选择管T1、所述编程/擦除管T2和所述信号传输管T3的数量分别为一个。
本发明还提供了一种由所述的高可靠Sense-Switch型pFLASH开关单元组成的阵列结构，若干个pFLASH开关单元呈阵列排布。
可选的，对阵列结构中的某一个pFLASH开关单元进行配置，在该pFLASH开关单元中，使其信号传输管T3工作状态由关态转变为开态时，通过在选择管T1的控制栅SG上施加一指定电位，使所述选择管T1处于开态，在选择管T1的漏端施加一指定电位，采用选择管T1漏端的BTBT方式对编程/控制管T2和信号传输管T3的共享浮栅多晶层充入电子，使信号传输管T3由关态转变为开态。
在本发明提供的高可靠Sense-Switch型pFLASH开关单元及阵列结构中，pFLASH开关单元包括MOS型选择管T1、FGMOS型编程/擦除管T2和FGMOS型信号传输管T3；所述编程/擦除管T2与所述信号传输管T3共享浮栅多晶层与控制栅多晶层；所述选择管T1与所述编程/擦除管T2为串联关系，即所述选择管T1的源端与所述编程/擦除管T2的漏端相连。pFLASH开关单元利用p沟道类型的衬底场边缘，具有天然的抗总剂量电离效应引起的漏电，同时，pFLASH无window closure（编程/擦除窗口不存在闭合现象），增加开关单元阈值窗口，进一步增强其抗总剂量辐射能力。本发明通过增加选择管结构解决阵列中FLASH单元的编程漏扰问题，增强FLASH阵列的配置可靠性。本发明得到的FLASH开关单元结构简单，与CMOS工艺兼容，面积小，适用于千万门级及以下规模的FPGA电路的工艺集成。
附图说明
图1是本发明提供的高可靠Sense-Switch型pFLASH开关单元结构示意图；
图2是高可靠Sense-Switch型pFLASH开关单元的工作原理示意图；
图3是信号传输管T3的转移特性曲线示意图；
图4是由pFLASH开关单元组成的阵列结构示意图。
SG：选择管控制栅、CG：编程/擦除管控制栅、FG：浮栅、D1：选择管T1的漏极、S1：编程/擦除管T2的源极、D2：信号传输管T3的漏极、S2：信号传输管T3的源极、B：N阱衬底、cgWL：连接同一行编程/擦除管控制栅的字线、sgWL：连接同一行选择管控制栅的字线、cSL：连接同一列编程/擦除管源端的位线、cBL：连接同一列编程/擦除管漏端的位线、Sij：阵列结构中第i行第j列pFLASH开关单元。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种高可靠Sense-Switch型pFLASH开关单元及阵列结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种高可靠Sense-Switch型pFLASH开关单元，其结构如图1所示，包括一个MOS型选择管T1、一个FGMOS型编程/擦除管T2和一个FGMOS型信号传输管T3。
所述选择管T1、所述编程/擦除管T2和所述信号传输管T3都是p型MOS管，所述编程/擦除管T2与所述信号传输管T3共享浮栅多晶层与控制栅多晶层。
所述选择管T1与所述编程/擦除管T2为串联关系，即选择管T1的源端与编程/擦除管T2的漏端相连。所述选择管T1的控制栅SG与所述编程/擦除管的控制栅CG可以独立控制，分别施加不同电位。
如图2所示，pFLASH开关单元进行编程操作时，使选择管T1处于开态，采用漏端的BTBT方式对浮栅多晶层充入电荷；pFLASH开关单元进行擦除操作时，采用源端FN隧穿方式或全沟道均匀FN隧穿方式移去浮栅多晶层上的电荷；通过编程/擦除管T2的编程和擦除两种方式改变T2管与信号传输管T3共享浮栅多晶层中的电荷，进而控制信号传输管T3的开、关两种工作状态，即当编程/擦除管T2与信号传输管T3的共享浮栅多晶层上被充入电子时，信号传输管T3的转移特性曲线如图3所示，在控制栅CG电位为0V时，信号传输管T3处于导通状态；当编程/擦除管T2与信号传输管T3的共享浮栅多晶层的电子被移除时，信号传输管T3的转移特性曲线如图3所示，在控制栅CG电位为0V时，信号传输管T3处于关断状态。采用电子注入效率高的BTBT编程方式，可以有效地提升编程速率；同时，该BTBT编程方式与CHHE及FN编程方式相比，可以减小编程操作对FLASH开关单元隧道氧化层质量的不利影响，进一步提升该开关单元结构的可靠性。
实施例二
本发明还提供了一种由高可靠Sense-Switch型pFLASH开关单元组成的阵列结构，该阵列结构由m行n列的pFLASH开关单元构成，其中m，n均为正整数。
在本实施例二中，m和n均为3，即该阵列结构包括3行3列Sense-Switch型pFLASH开关单元，如图4所示。对阵列中第1行第1列的pFLASH开关单元S11进行配置，使其工作状态由关态转变为开态时，通过在sgWL<1>上施加一指定电位，使S11中的选择管T1处于开态，通过在sgWL<2>、sgWL<3>上施加一指定电位，使第二行和第三行所有pFLASH开关单元的选择管T1处于关态，在cBL<1>上施加一指定电位，采用S11中选择管T1漏端的BTBT方式对S11中编程/控制管T2和S11中信号传输管T3的共享浮栅多晶层充入电荷，使S11中信号传输管T3由关态转变为开态。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (7)
1.一种高可靠Sense-Switch型pFLASH开关单元，其特征在于，包括MOS型选择管T1、FGMOS型编程/擦除管T2和FGMOS型信号传输管T3；
所述编程/擦除管T2与所述信号传输管T3共享浮栅多晶层与控制栅多晶层；所述选择管T1与所述编程/擦除管T2为串联关系，即所述选择管T1的源端与所述编程/擦除管T2的漏端相连。
2.如权利要求1所述的高可靠Sense-Switch型pFLASH开关单元，其特征在于，所述选择管T1的控制栅SG与所述编程/擦除管T2的控制栅CG能够分别施加不同电位，以实现独立控制。
3.如权利要求1所述的高可靠Sense-Switch型pFLASH开关单元，其特征在于，所述pFLASH开关单元进行编程操作时，所述选择管T1处于开态，采用漏端的BTBT方式对浮栅多晶层充入电荷；所述pFLASH开关单元进行擦除操作时，采用源端FN隧穿方式或全沟道均匀FN隧穿方式移去浮栅多晶层上的电荷；
通过编程和擦除两种方式改变所述编程/擦除管T2与所述信号传输管T3共享浮栅多晶层中的电荷，进而控制所述信号传输管T3的开、关两种工作状态，即当所述编程/擦除管T2与所述信号传输管T3的共享浮栅多晶层上被充入电子时，所述信号传输管T3导通，当所述编程/擦除管T2与所述信号传输管T3的共享浮栅多晶层的电子被移除时，所述信号传输管T3关闭。
4.如权利要求1所述的高可靠Sense-Switch型pFLASH开关单元，其特征在于，所述选择管T1、所述编程/擦除管T2和所述信号传输管T3均是p型MOS管，且均位于同一衬底内部。
5.如权利要求1所述的高可靠Sense-Switch型pFLASH开关单元，其特征在于，所述选择管T1、所述编程/擦除管T2和所述信号传输管T3的数量分别为一个。
6.一种由权利要求1-5任一项所述的高可靠Sense-Switch型pFLASH开关单元组成的阵列结构，其特征在于，若干个pFLASH开关单元呈阵列排布。
7.如权利要求6所述的阵列结构，其特征在于，对阵列结构中的某一个pFLASH开关单元进行配置，在该pFLASH开关单元中，使其信号传输管T3工作状态由关态转变为开态时，通过在选择管T1的控制栅SG上施加一指定电位，使所述选择管T1处于开态，在选择管T1的漏端施加一指定电位，采用选择管T1漏端的BTBT方式对编程/控制管T2和信号传输管T3的共享浮栅多晶层充入电子，使信号传输管T3由关态转变为开态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111242741.7A CN113990376A (zh) | 2021-10-25 | 2021-10-25 | 一种高可靠Sense-Switch型pFLASH开关单元及阵列结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111242741.7A CN113990376A (zh) | 2021-10-25 | 2021-10-25 | 一种高可靠Sense-Switch型pFLASH开关单元及阵列结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113990376A true CN113990376A (zh) | 2022-01-28 |
Family
ID=79741152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111242741.7A Pending CN113990376A (zh) | 2021-10-25 | 2021-10-25 | 一种高可靠Sense-Switch型pFLASH开关单元及阵列结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113990376A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115065351A (zh) * | 2022-08-18 | 2022-09-16 | 中国电子科技集团公司第五十八研究所 | 一种sonos型flash开关单元结构 |
| CN115085712A (zh) * | 2022-07-22 | 2022-09-20 | 中国电子科技集团公司第五十八研究所 | 一种SONOS型pFLASH开关单元结构及其工艺集成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479203A (en) * | 1981-11-16 | 1984-10-23 | Motorola, Inc. | Electrically erasable programmable read only memory cell |
| US5625211A (en) * | 1995-01-12 | 1997-04-29 | Actel Corporation | Two-transistor electrically-alterable switch employing hot electron injection and fowler nordheim tunneling |
| US5648669A (en) * | 1995-05-26 | 1997-07-15 | Cypress Semiconductor | High speed flash memory cell structure and method |
| CN104112474A (zh) * | 2014-07-21 | 2014-10-22 | 中国人民解放军国防科学技术大学 | 一种单多晶非易失存储器的存储单元 |
| CN107180833A (zh) * | 2017-06-22 | 2017-09-19 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 |
-
2021
- 2021-10-25 CN CN202111242741.7A patent/CN113990376A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479203A (en) * | 1981-11-16 | 1984-10-23 | Motorola, Inc. | Electrically erasable programmable read only memory cell |
| US5625211A (en) * | 1995-01-12 | 1997-04-29 | Actel Corporation | Two-transistor electrically-alterable switch employing hot electron injection and fowler nordheim tunneling |
| US5648669A (en) * | 1995-05-26 | 1997-07-15 | Cypress Semiconductor | High speed flash memory cell structure and method |
| CN104112474A (zh) * | 2014-07-21 | 2014-10-22 | 中国人民解放军国防科学技术大学 | 一种单多晶非易失存储器的存储单元 |
| CN107180833A (zh) * | 2017-06-22 | 2017-09-19 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115085712A (zh) * | 2022-07-22 | 2022-09-20 | 中国电子科技集团公司第五十八研究所 | 一种SONOS型pFLASH开关单元结构及其工艺集成方法 |
| CN115085712B (zh) * | 2022-07-22 | 2022-11-01 | 中国电子科技集团公司第五十八研究所 | 一种SONOS型pFLASH开关单元结构的工艺集成方法 |
| CN115065351A (zh) * | 2022-08-18 | 2022-09-16 | 中国电子科技集团公司第五十八研究所 | 一种sonos型flash开关单元结构 |
| CN115065351B (zh) * | 2022-08-18 | 2022-11-01 | 中国电子科技集团公司第五十八研究所 | 一种sonos型flash开关单元结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7515479B2 (en) | Nonvolatile semiconductor storage device and method for writing therein | |
| JP3544743B2 (ja) | 半導体記憶装置 | |
| JP2685770B2 (ja) | 不揮発性半導体記憶装置 | |
| US8120966B2 (en) | Method and apparatus for management of over-erasure in NAND-based NOR-type flash memory | |
| US7339821B2 (en) | Dual-gate nonvolatile memory and method of program inhibition | |
| US6804148B2 (en) | Flash memory architecture with page mode erase using NMOS and PMOS row decoding scheme | |
| US7167392B1 (en) | Non-volatile memory cell with improved programming technique | |
| US7239558B1 (en) | Method of hot electron injection programming of a non-volatile memory (NVM) cell array in a single cycle | |
| US7551491B2 (en) | Unit cell of a non-volatile memory device, a non-volatile memory device and method thereof | |
| US5136541A (en) | Programmable read only memory using stacked-gate cell erasable by hole injection | |
| US7164606B1 (en) | Reverse fowler-nordheim tunneling programming for non-volatile memory cell | |
| JP2003332475A (ja) | 単層多結晶シリコンによってなる電気的に消去可能なプログラマブル読み出し専用メモリ | |
| CN113990376A (zh) | 一种高可靠Sense-Switch型pFLASH开关单元及阵列结构 | |
| EP0656627A2 (en) | An adjustable threshold voltage circuit | |
| US7190623B2 (en) | Non-volatile memory cell and method of operating the same | |
| Esseni et al. | A new and flexible scheme for hot-electron programming of nonvolatile memory cells | |
| US7773423B1 (en) | Low power, CMOS compatible non-volatile memory cell and related method and memory array | |
| Roizin et al. | C-flash: An ultra-low power single poly logic NVM | |
| CN107393926B (zh) | 闪存单元、闪存阵列及其操作方法 | |
| CN110546708B (zh) | 快闪存储器的编程电路、编程方法及快闪存储器 | |
| CN114242146B (zh) | 读电路及电子设备 | |
| KR100490605B1 (ko) | 비휘발성 반도체기억장치 | |
| JP2001015716A (ja) | 半導体記憶装置 | |
| US5781471A (en) | PMOS non-volatile latch for storage of redundancy addresses | |
| CN107658301B (zh) | 闪存单元、闪存阵列及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220128 |
|
| RJ01 | Rejection of invention patent application after publication |