KR102402406B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102402406B1
KR102402406B1 KR1020160032267A KR20160032267A KR102402406B1 KR 102402406 B1 KR102402406 B1 KR 102402406B1 KR 1020160032267 A KR1020160032267 A KR 1020160032267A KR 20160032267 A KR20160032267 A KR 20160032267A KR 102402406 B1 KR102402406 B1 KR 102402406B1
Authority
KR
South Korea
Prior art keywords
address
storage area
redundancy
memory cell
weak
Prior art date
Application number
KR1020160032267A
Other languages
English (en)
Other versions
KR20170108415A (ko
Inventor
김종삼
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160032267A priority Critical patent/KR102402406B1/ko
Priority to US15/244,363 priority patent/US9886339B2/en
Publication of KR20170108415A publication Critical patent/KR20170108415A/ko
Application granted granted Critical
Publication of KR102402406B1 publication Critical patent/KR102402406B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 리던던시 메모리 셀이나, E-퓨즈 어레이와 같은 어드레스 저장용 메모리 셀의 크기를 증가시키지 않으면서도 정확한 위크 셀의 어드레스를 저장함으로써 불필요한 리프레시를 방지하여 전력 소모를 최소화할 수 있는 반도체 장치를 제공한다. 본 발명의 반도체 장치는 복수의 워드 라인 및 비트 라인을 포함하는 노멀 메모리 셀과, 복수의 워드 라인 및 비트 라인을 포함하며, 노멀 메모리 셀을 대체하기 위한 리던던시 메모리 셀과, 리던던시 메모리 셀의 어드레스가 저장된 리던던시 어드레스 저장 영역과, 리던던시 어드레스 저장 영역에 저장된 리던던시 메모리 셀의 어드레스의 오류를 정정하기 위한 오류 정정 데이터가 저장된 오류 정정 데이터 저장 영역과, 노멀 메모리 셀 중 위크 셀의 어드레스가 저장된 위크 어드레스 저장 영역을 갖는 퓨즈 어레이와, 리던던시 어드레스 저장 영역에 저장된 리던던시 메모리 셀의 어드레스를 이용하여, 입력 어드레스를 리던던시 어드레스로 변환하여 리페어 동작을 수행하고, 위크 어드레스 저장 영역에 저장된 위크 셀의 어드레스에 해당하는 위크 셀에 대해 리프레시 동작을 수행하는 제어부를 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 특히 효율적인 리프레시가 가능한 반도체 장치에 관한 것이다.
일반적으로 반도체 장치는 수많은 메모리 셀을 포함하며, 공정 기술이 발달함에 따라 집적도가 증가하여 그 개수가 더욱 증가하고 있다. 이러한 메모리 셀들 중 어느 하나에라도 결함이 발생하면 반도체 장치가 오동작하게 된다. 따라서, 불량 셀을 포함하는 반도체 장치는 원하는 동작을 수행하지 못하기 때문에 폐기 처분되어야 한다.
하지만, 요즈음 반도체 장치의 공정 기술이 발달함에 따라 확률적으로 소량의 메모리 셀에만 결함이 발생하며, 이러한 소량의 불량으로 인하여 반도체 장치 전체를 불량품으로 폐기 처분하기에는 제품의 수율(yield)을 고려해 볼 때 매우 비효율적이다. 따라서, 이를 보완하기 위하여 반도체 장치 내에는 노멀 메모리 셀(nomal memory cell)과 더불어 리던던시 메모리 셀(redundancy memory cell)이 추가적으로 구비된다.
노멀 메모리 셀에 결함이 발생한 경우 테스트를 통해 이를 미리 인지하고 있다가 특정 노멀 메모리 셀에 대한 접근 요청이 발생하면 결함이 발생한 노멀 메모리 셀 대신 리던던시 메모리 셀에 포함된 셀로 접속을 전환하기 위한 리던던시 제어 회로가 이용되고 있다. 즉, 리던던시 메모리 셀은 노멀 메모리 셀에 불량이 발생하는 경우 이 불량이 발생한 메모리 셀(이하, '리페어 대상 메모리 셀'이라 칭함)을 리페어하기 위해 구비되는 메모리 셀이다.
구체적으로, 예컨대 리드/라이트 동작시 리페어 대상 메모리 셀이 액세스 되는 경우 내부적으로 리페어 대상 메모리 셀이 아닌 정상적인 메모리 셀을 액세스한다. 이때, 액세스되는 메모리 셀이 리던던시 메모리 셀이다.
따라서, 반도체 장치는 리페어 대상 메모리 셀의 어드레스(이하, '페일 어드레스'라 한다)가 입력되는 경우 리페어 대상 메모리 셀이 아닌 리던던시 메모리 셀을 액세스하기 위한 동작(이하, '리페어 동작'이라 한다)에 의해 반도체 장치는 정상적인 동작을 보장받는다.
한편, E-퓨즈 어레이(ARE; Array Electrical-fuse)은 트랜지스터의 게이트에 고전계를 인가하여 게이트 절연막을 럽쳐(rupture) 시키는 방식으로 데이터를 저장(프로그래밍)한다. 이러한 E-퓨즈 어레이는 주로 반도체 집적회로의 테스트를 통해 결정된 특정 값을 셋팅하기 위해 사용되며, 특히, 전술한 페일 어드레스에 대응하는 리던던시 메모리 셀의 어드레스(이하, '리던던시 어드레스'라 한다)를 저장하기 위해서 사용된다.
본 발명은 불필요한 리프레시를 방지하여 전력 소모는 최소화하면서 성능이 향상된 반도체 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 반도체 장치는, 복수의 워드 라인 및 비트 라인을 포함하는 노멀 메모리 셀과, 복수의 워드 라인 및 비트 라인을 포함하며, 노멀 메모리 셀을 대체하기 위한 리던던시 메모리 셀과, 리던던시 메모리 셀의 어드레스가 저장된 리던던시 어드레스 저장 영역과, 리던던시 어드레스 저장 영역에 저장된 리던던시 메모리 셀의 어드레스의 오류를 정정하기 위한 오류 정정 데이터가 저장된 오류 정정 데이터 저장 영역과, 노멀 메모리 셀 중 위크 셀의 어드레스가 저장된 위크 어드레스 저장 영역을 갖는 퓨즈 어레이와, 리던던시 어드레스 저장 영역에 저장된 리던던시 메모리 셀의 어드레스를 이용하여, 입력 어드레스를 리던던시 어드레스로 변환하여 리페어 동작을 수행하고, 위크 어드레스 저장 영역에 저장된 위크 셀의 어드레스에 해당하는 위크 셀에 대해 리프레시 동작을 수행하는 제어부를 포함한다.
본 발명의 일 실시예에 따른 반도체 장치에 의하면, 리던던시 메모리 셀이나, E-퓨즈 어레이와 같은 어드레스 저장용 메모리 셀의 크기를 증가시키지 않으면서도 정확한 위크 셀의 어드레스를 저장할 수 있다. 이에 따라, 불필요한 리프레시를 방지하여 전력 소모를 최소화하면서도 성능을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 구성도.
도 2는 도 1의 E-퓨즈 어레이 구조의 일 실시예.
도 3은 도 1의 E-퓨즈 어레이 구조의 다른 실시예.
도 4는 도 1의 제어부에 대한 상세 구성도.
도 5는 본 발명의 일 실시예에 따른 노멀 메모리 셀의 구조.
이하, 본 발명의 바람직한 실시예에 대하여 도면을 참조하여 설명한다.
메모리 셀은 커패시터로서 구현된다. 즉, 커패시터에 충전된 전하에 의해 데이터가 저장된다. 이러한 커패시터에 충전된 전하는 시간이 지남에 따라 방전되어 데이터가 소실되기 때문에, 일정 시간 내에 전하를 회복시켜주는 리프레시(refresh) 동작을 수행해야 한다.
이러한 메모리 셀에 진행성 불량이 발생하여 리프레시 실력치가 부족해지는 경우가 있다. 다시 말해, 리드/라이트 동작시 오류가 발생하는 통상의 불량과 달리, 메모리 셀에 저장된 데이터가 주변 셀과의 커플링 등을 이유로, 설정된 리프레시 동작이 수행되기 이전에 데이터가 소실되는데, 이러한 현상이 발생하는 메모리 셀을 위크 셀이라 한다.
전술한 위크 셀은 통상의 리페어 방식, 즉, 충분한 크기의 리던던시 메모리 셀을 구비하는 방식을 이용하여 구제 가능하다. 구체적으로, 리던던시 메모리 셀을 추가로 구비하고, 위크 셀을 리던던시 메모리 셀로 대체(리페어)하는 방안을 생각할 수 있다.
그러나, 이러한 경우에는 리던던시 메모리 셀의 크기가 커지므로, 칩의 면적이 커져 웨이퍼당 다이(die) 수가 줄어들고 수율이 저하된다.
또한, 통상의 불량을 리페어 하기 위한 리던던시 어드레스와, 위크 셀의 어드레스를 동일한 E-퓨즈 어레이에 저장하는 경우, E-퓨즈 어레이의 구조로 인하여,위크 셀의 어드레스 크기가 리던던시 어드레스 크기로 제한되는 경우가 있다.
이하, 설명의 편의를 위해, 복수의 워드 라인 및 비트 라인을 갖는 메모리 셀에서, 복수의 워드 라인이 배열되는 방향을 컬럼 방향이라 하고, 복수의 비트 라인이 배열되는 방향을 로우 방향이라고 한다.
E-퓨즈 어레이는 통상 각 워드 라인이 동일한 비트 라인의 수, 즉 동일한 비트 수를 갖도록 구성되며, 따라서, 리던던시 어드레스와 위크 셀의 어드레스를 동일한 E-퓨즈 어레이에 저장하는 경우, 리던던시 어드레스와 위크 셀의 어드레스는 동일한 비트 수를 갖게 된다.
그러나, 리던던시 메모리 셀의 컬럼 방향의 크기가 노멀 메모리 셀의 컬럼 방향의 크기보다 작아, 리던던시 어드레스의 비트 수가 위크 셀의 어드레스의 비트 수보다 적은 경우가 발생할 수 있다. 이러한 경우에는, 위크 셀의 어드레스의 비트 수가 리던던시 어드레스의 비트 수로 제한되면 위크 셀을 정확히 나타낼 수 없다.
이를 해결하기 위해, E-퓨즈 어레이의 로우 방향의 크기(비트 라인의 수, 즉, 비트 수)를 증가시킬 수도 있지만, 이 경우에도 칩의 면적이 커져 수율이 저하된다.
본 발명의 실시예는, 리던던시 메모리 셀이나 E-퓨즈 어레이와 같은 어드레스 저장용 메모리 셀의 크기를 증가시키지 않으면서도 정확한 위크 셀의 어드레스를 저장 가능한 반도체 장치를 제공하고자 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 구성도로서, 이노베이티브 리프레시(innovative refresh) 동작을 수행하기 위한 반도체 장치의 회로도이다.
도 1을 참조하면, 본 발명에 따른 반도체 장치의 일 실시예는, 노멀 메모리 셀(110), 리던던시 메모리 셀(120), E-퓨즈 어레이(ARE), 제어부(140)를 포함한다.
노멀 메모리 셀(110)은, 반도체 장치의 데이터 저장 기능을 수행한다. 노멀 메모리 셀(110)은, 예를 들면, 복수의 비트 라인을 갖는 워드 라인이 8k 개만큼 컬럼(column) 방향으로 배열된 것이 이용될 수 있다.
리던던시 메모리 셀(120)은 노멀 메모리 셀(110) 중 통상의 불량, 즉, 리드/라이트 동작에 불량이 발생한 셀(리페어 대상 메모리 셀)을 대체하기 위한 것이다. 리던던시 메모리 셀(120)은, 예를 들면, 노멀 메모리 셀(110)의 절반 크기, 즉, 노멀 메모리 셀(110)의 워드 라인과 동일한 개수의 비트 라인을 갖는 워드 라인이 4k 개만큼 컬럼 방향으로 배열된 것이 이용될 수 있다.
E-퓨즈 어레이(ARE)는 리던던시 어드레스 및 위크 셀의 어드레스를 저장하기 위한 것다. 구체적인 E-퓨즈 어레이(ARE)의 구조에 대해서는 후술한다.
제어부(140)는 E-퓨즈 어레이(ARE)를 이용하여 리페어 동작 및 이노베이티브 리프레시 동작을 수행하도록 제어하며, 또한 데이터(DATA_IN, DATA_OUT)의 입출력을 제어한다.
제어부(140)의 리페어 동작에 대해 구체적으로 설명하면 다음과 같다.
제어부(140)는 노멀 메모리 셀(110)에 대한 입력 어드레스(ADDR)가 페일 어드레스라고 판단되면(즉, 불량 셀에 대한 액세스 신호가 입력되면), 입력 어드레스(ADDR)에 대응하는 리던던시 어드레스(ecc_rddn_addr)를 얻기 위해, 입력 어드레스(ADDR)에 대응하는 E-퓨즈 어레이(ARE)의 어드레스, 즉, 노멀 럽처 어드레스(nor_rup_addr)를 생성한다. 이에 따라, 제어부(140)는, E-퓨즈 어레이(ARE)의 노멀 럽처 어드레스(nor_rup_addr)에 저장되어 있는 리던던시 어드레스(ecc_rddn_addr)를 얻는다. 제어부(140)는, 불량 셀, 즉, 노멀 메모리 셀(110)에 액세스하는 대신, 리던던시 어드레스(ecc_rddn_addr)에 해당하는 리던던시 메모리 셀(120)을 액세스하여, 입력된 액티브 신호(ACT)에 따른 동작을 수행한다.
또한, 제어부(140)는 입력 어드레스(ADDR)가 페일 어드레스가 아니라고 판단되면(즉, 정상 셀에 대한 액세스 신호가 입력되면), 입력 어드레스(ADDR)에 해당하는 노멀 메모리 셀(110)에 액세스하여, 입력된 액티브 신호(ACT)에 따른 동작을 수행한다.
또한, 제어부(140)의 이노베이티브 리프레시 동작에 대해 구체적으로 설명하면 다음과 같다.
이노베이티브 리프레시 동작이란, 설정된 시간에 따라 노멀 메모리 셀(110)에 대해 리프레시를 행하는 통상의 리프레시 동작에 더하여, 위크 셀에 대해 리프레시를 추가로 행하는 것을 의미한다.
구체적으로, 제어부(140)는 리프레시에 해당하는 액티브 신호(ACT)가 입력된 경우, 노멀 메모리 셀(110) 전체에 대해 리프레시를 수행한다. 이에 더하여, 제어부(140)는, 노멀 메모리 셀(110) 중 위크 셀에 대해서, E-퓨즈 어레이(ARE)에 저장된 위크 셀의 어드레스(ir_addr_A, ir_addr_B)를 참조하여 추가로 리프레시를 수행한다. 이때, 위크 셀의 어드레스는 이노베이티브 리프레시 동작에서 이용되므로, 위크 셀의 어드레스를 이하 'IR 어드레스'라 한다. 즉, 제어부(140)는 IR 어드레스(ir_addr_A, ir_addr_B)를 얻기 위한 E-퓨즈 어레이(ARE)의 어드레스, 즉, IR 럽처 어드레스(ir_rup_addr_A, ir_rup_addr_B)를 생성한다. 그리고, 제어부(140)는 IR 어드레스(ir_addr_A, ir_addr_B)를 이용하여 노멀 메모리 셀(110)에 대해 추가 리프레시 동작을 수행한다.
또한, 제어부(140)는 노멀 메모리 셀(110) 또는 리던던시 메모리 셀(120)에 데이터(DATA_IN)를 입력하거나, 노멀 메모리 셀(110)에 저장된 데이터(nor_data) 또는 리던던시 메모리 셀(120)에 저장된 데이터(rddn_data)를 출력 데이터(DATA_OUT)로서 출력하는 기능을 수행한다.
도 2는 도 1의 E-퓨즈 어레이 구조의 일 실시예이다.
도 2의 E-퓨즈 어레이(ARE')는 리던던시 어드레스 저장 영역(210), ECC 데이터 저장 영역(220), IR 어드레스 저장 영역(330) 및 IR ECC 데이터 저장 영역(340)을 포함한다.
리던던시 어드레스 저장 영역(210)은 통상의 불량이 발생한 노멀 메모리 셀(리페어 대상 메모리 셀)을 대체하기 위한 리던던시 메모리 셀(120)의 어드레스인 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)를 저장하기 위한 영역이다. 제어부(140)는 리던던시 어드레스 저장 영역(210)에 저장된 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)를 이용하여 리페어 동작을 수행한다.
예를 들어, 도 1의 노멀 메모리 셀(110)에, 워드 라인이 컬럼 방향으로 8k 개 배열되어 있다고 하고, 리던던시 메모리 셀(120)에는, 노멀 메모리 셀(110)의 워드 라인과 동일한 비트 수를 갖는 워드 라인이, 컬럼 방향으로 4k 개 배열되어 있다고 하자. 그러면, 212=4k이므로, 리던던시 어드레스로는 12비트(ecc_rddn_addr_1, ecc_rddn_addr_2)가 필요하다. 따라서, 리던던시 어드레스 저장 영역(210)의 로우 방향의 크기, 즉, 비트 수는 12로 설정할 수 있다.
ECC 데이터 저장 영역(220)은 리던던시 어드레스 저장 영역(210)에 저장된 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)의 에러를 정정하기 위한 ECC 데이터(ecc_data_1, ecc_data_2)가 저장된다. 예를 들어, 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)가 12비트인 경우, 이에 대응하는 ECC 데이터(ecc_data_1, ecc_data_2)는 5비트로 설정 가능하다. 제어부(140)는 ECC 데이터(ecc_data_1, ecc_data_2)를 이용하여 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)의 에러를 정정하여 정정된 리던던시 어드레스(rddn_addr)를 리던던시 메모리 셀(120)에 출력한다.
리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)의 에러 정정은 예를 들면 다음과 같이 수행될 수 있다. 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)를 이용하여 ECC 데이터(ecc_data_1, ecc_data_2)를 생성한 후, 상기 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2) 및 ECC 데이터(ecc_data_1, ecc_data_2)를 E-퓨즈 어레이(ARE)의 리던던시 어드레스 저장 영역(210) 및 ECC 데이터 저장 영역(220)에 각각 저장(럽처)해 둔다. 그리고, 이노베이티브 리프레시 동작시 리던던시 어드레스 저장 영역(210)의 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)가 액세스되면, 당해 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)와, 이에 대응하는 ECC 데이터 저장 영역(220)의 ECC 데이터(ecc_data_1, ecc_data_2)를 이용하여 에러 정정 코드를 생성한다. 이렇게 생성된 에러 정정 코드를 이용하여 리던던시 어드레스 저장 영역(210)으로부터 리드한 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)의 에러를 정정하여, 정정된 리던던시 어드레스(rddn_addr)를 생성한다.
이러한 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)의 에러 정정은 다양한 공지의 방법이 이용될 수 있으며, ECC 데이터(ecc_data_1, ecc_data_2)의 비트 수, 즉, ECC 데이터 저장 영역(220)의 로우 방향의 크기는 리던던시 어드레스의 크기나 에러 정정 방법 등에 따라 다양하게 설정될 수 있다.
또한, 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)가 12비트인 경우를 예시로 설명하였으나, 노멀 메모리 셀(110)의 크기, 즉, 컬럼 방향의 길이에 따라 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)의 비트 수는 달라질 수 있으며, 이에 따라 ECC 데이터(ecc_data_1, ecc_data_2)의 비트 수도 달라질 수 있다.
IR 어드레스 저장 영역(330)은 위크 셀의 어드레스(ir_addr_1', ir_addr_2'), 즉, IR 어드레스를 저장하기 위한 영역이다. 이때, IR 어드레스 저장 영역(330)의 로우 방향의 크기는 리던던시 어드레스 저장 영역(210)의 로우 방향의 크기와 동일하다.
IR ECC 데이터 저장 영역(340)은 IR 어드레스에 대응하는 ECC 데이터(ir_ecc_data_1, ir_ecc_data_2), 즉, IR ECC 데이터를 저장하는 영역이다. 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)에 대응하여 ECC 데이터(ecc_data_1, ecc_data_2)를 생성하는 방식과 동일하게, IR 어드레스(ir_addr_1', ir_addr_2')에 대응하여 IR ECC 데이터(ir_ecc_data_1, ir_ecc_data_2)를 생성할 수 있으며, IR 어드레스(ir_addr_1', ir_addr_2') 및 생성된 IR ECC 데이터(ir_ecc_data_1, ir_ecc_data_2)는 IR 어드레스 저장 영역(330) 및 IR ECC 데이터 저장 영역(340)에 각각 저장(럽처)된다.
그러나, 이러한 구조의 E-퓨즈 어레이(ARE')를 이용하는 경우, IR 어드레스(ir_addr_1', ir_addr_2')가 부정확해지는 경우가 있다.
예를 들어, 노멀 메모리 셀(110)의 컬럼 방향의 크기가 8k이고, 리던던시 메모리 셀(120)의 컬럼 방향의 크기가 4k라고 하면, 4k=212이므로, 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)로서 12비트가 필요하다. 따라서, 리던던시 어드레스 저장 영역(210)의 로우 방향의 크기(비트 수)를 12비트로 설정할 수 있다.
한편, 노멀 메모리 셀(110)의 컬럼 방향의 크기가 8k이고, 8k=213이므로, 노멀 메모리 셀(110)의 어드레스(ADDR)로서 13비트가 필요하다. IR 어드레스(ir_addr_1, ir_addr_2)는 노멀 메모리 셀(110) 중 위크 셀의 어드레스이므로, 노멀 메모리 셀(110)의 어드레스(ADDR)와 동일하게 13비트로 표현하여야 한다.
그러나, 도 2와 같이, IR 어드레스 저장 영역(330)의 로우 방향의 크기가 리던던시 어드레스 저장 영역(210)의 로우 방향의 크기와 동일하게 설정되어 있으면, 리던던시 어드레스(ecc_rddn_data_1, ecc_rddn_data_2)의 비트 수만큼의 IR 어드레스(ir_addr_1', ir_addr_2')만이 저장되고, 이에 따라 위크 셀이 아닌 노멀 메모리 셀(110)에 대해서도 이노베이티브 리프레시가 수행된다.
예를 들어, 13비트의 IR 어드레스(ir_addr_1, ir_addr_2) 중 리던던시 어드레스(ecc_rddn_data_1, ecc_rddn_data_2)의 비트 수인 12비트만을 IR 어드레스 저장 영역(330)에 저장하면, 저장된 IR 어드레스(ir_addr_1', ir_addr_2')는, 실제로 위크 셀과, 위크 셀이 아닌 노멀 메모리 셀의 2개의 어드레스를 나타내게 된다. 이에 따라, 위크 셀이 아닌 노멀 메모리 셀에도 이노베이티브 리프레시가 수행되므로, 리프레시 수행시간이 증가하여 성능이 저하되고 전류 소모가 증가된다.
다시 말해, 리던던시 어드레스(ecc_rddn_data_1, ecc_rddn_data_2)의 비트 수가 노멀 메모리 셀(110)의 어드레스(ADDR)의 비트 수보다 작은 경우에는, 이노베이티브 리프레시가 수행될 정확한 어드레스가 저장되지 못하기 때문에, 이노베이티브 리프레시 수행시, 위크 셀이 아닌 노멀 메모리 셀(110)에 대해서도 리프레시가 수행되는 것이다.
따라서, 이노베이티브 리프레시 수행을 위한 정확한 어드레스를 저장하여 불필요한 리프레시를 방지하기 위해 IR 어드레스(ir_addr_1', ir_addr_2')의 비트 수가 리던던시 어드레스(ecc_rddn_data_1, ecc_rddn_data_2)의 비트 수보다 커야 할 필요가 있다.
도 3은 도 1의 E-퓨즈 어레이 구조의 다른 실시예이다.
도 3의 E-퓨즈 어레이(ARE)는 리던던시 어드레스 저장 영역(210), ECC(Error Check and Correction) 데이터 저장 영역(220)과 IR 어드레스 저장 영역(230)을 포함한다.
도 3의 E-퓨즈 어레이(ARE)의 리던던시 어드레스 저장 영역(210), ECC 데이터 저장 영역(220)은 도 2의 E-퓨즈 어레이(ARE')의 리던던시 어드레스 저장 영역(210), ECC 데이터 저장 영역(220)과 각각 동일하다.
IR 어드레스 저장 영역(230)은 위크 셀의 어드레스(ir_addr_1, ir_addr_2), 즉, IR 어드레스를 저장하기 위한 영역이다. 제어부(140)는, 리프레시 동작에 해당하는 액티브 신호(ACT)가 입력되면, 노멀 메모리 셀(110)의 워드 라인 전체에 대해 리프레시를 수행한 후, IR 어드레스 저장 영역(330)에 저장된 IR 어드레스(ir_addr_1', ir_addr_2')에 해당하는 워드 라인에 대해서는 리프레시를 추가로 수행한다.
다만, 도 2의 E-퓨즈 어레이(ARE')에서 IR 어드레스 저장 영역(330)의 로우 방향의 크기(비트 수)가 리던던시 어드레스 저장 영역(210)의 로우 방향의 크기(비트 수)와 동일했던 것과는 달리, 도 3의 E-퓨즈 어레이(ARE)는, IR 어드레스(ir_addr_1, ir_addr_2)의 비트 수가 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)의 비트 수보다 크다.
예를 들어, 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)의 비트 수는 12비트이고, IR 어드레스(ir_addr_1, ir_addr_2)의 비트 수는 13비트이다. 본 발명의 일 실시예에 따른 E-퓨즈 어레이(ARE)에는, 도 3에 도시한 바와 같이, 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)의 오류를 정정하기 위한 ECC 데이터 저장 영역(220)만이 설정되고, IR 어드레스(ir_addr_1, ir_addr_2)의 오류를 정정하기 위한 ECC 데이터 저장 영역은 설정되어 있지 않다. 이에 따라, E-퓨즈 어레이(ARE)의 로우 방향의 크기(비트 수)를 증가시키지 않고도 E-퓨즈 어레이(ARE)에 저장되는 IR 어드레스(ir_addr_1, ir_addr_2)의 비트 수를 확장시킬 수 있다. 이에 따라, 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)와 IR 어드레스(ir_addr_1, ir_addr_2)의 비트 수가 동일한 경우 IR 어드레스(ir_addr_1, ir_addr_2)가 부정확해져서 위크 셀이 아닌 노멀 메모리 셀(110)에 리프레시가 수행되는 것을 방지할 수 있다.
이때, 도 3에는 IR ECC 데이터 저장 영역이 존재하지 않기 때문에, IR 어드레스 저장 영역(230)에 저장된 IR 어드레스(ir_addr_1, ir_addr_2)에 대해 오류 정정을 할 수 없다. 그러나, 위크 셀은 리드/라이트 동작에 오류가 있는 것이 아니라, 리프레시 실력치가 부족한 것에 불과하다. 따라서, IR 어드레스(ir_addr_1, ir_addr_2)에 오류가 발생하여, 위크 셀에 대한 리프레시가 추가적으로 수행되지 않더라도, 셀에 저장된 데이터에 오류가 발생할 확률은 매우 낮다.
도 4는 도 1의 제어부에 대한 상세 구성도로서, 제어부(140)와 E-퓨즈 어레이(ARE) 간의 데이터의 흐름을 구체적으로 나타낸다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치는 E-퓨즈 어레이(ARE), 럽처(rupture) 어드레스 생성부(410), 럽처 ECC 제어부(420), 리던던시 어드레스 출력부(430) 및 IR 어드레스 출력부(440)를 포함한다.
도 4의 E-퓨즈 어레이(ARE)는 도 2의 E-퓨즈 어레이(ARE)에 해당하는 것으로, 리던던시 어드레스 저장 영역(210), ECC 데이터 저장 영역(220), IR 어드레스 확장 영역(230') 및 IR 어드레스 기본 영역(230'')을 포함한다. 도 4의 ARE는, 데이터의 흐름을 알기 쉽게 하기 위해 도 2의 ARE를 변형하여 나타낸 것으로, 각 영역을 개념적으로 나타낼 뿐이며, 그 크기를 나타낸 것은 아니다.
도 4의 E-퓨즈 어레이(ARE)의 리던던시 어드레스 저장 영역(210), ECC 데이터 저장 영역(220)은 도 2의 E-퓨즈 어레이(ARE)의 리던던시 어드레스 저장 영역(210), ECC 데이터 저장 영역(220)과 각각 동일하므로 그 설명은 생략한다.
IR 어드레스 확장 영역(230') 및 IR 어드레스 기본 영역(230'')은 도 2의 IR 어드레스 저장 영역(230)을 나눈 것으로, 도 4의 IR 어드레스 기본 영역(230'')의 로우 방향의 크기(비트 수)는 도 2의 리던던시 어드레스(ecc_rddn_addr_1, ecc_rddn_addr_2)의 비트 수와 동일하며, 도 4의 IR 어드레스 확장 영역(230'')의 로우 방향의 크기(비트 수)는 도 2의 ECC 데이터(ecc_data_1, ecc_data_2)의 비트 수와 동일하다.
럽처 어드레스 생성부(410), 럽처 ECC 제어부(420), 리던던시 어드레스 출력부(430) 및 IR 어드레스 출력부(440)는 도 1의 제어부(140)에 해당한다.
럽처 어드레스 생성부(410)는 입력 어드레스(ADDR)가 페일 어드레스인 경우, 페일 어드레스에 대응하는 리던던시 어드레스(ecc_rddn_addr)를 얻기 위해, 리던던시 어드레스 저장 영역(210)의 노멀 럽처 어드레스(nor_rup_addr)를 산출한다.
또한, 럽처 어드레스 생성부(410)는 이노베이티브 리프레시 동작 수행시 IR 어드레스(ir_addr_A, ir_addr_B)를 얻기 위해, E-퓨즈 어레이(ARE)의 IR 어드레스 확장 영역(230') 및 IR 어드레스 기본 영역(230'')을 액세스하기 위한 IR 럽처 어드레스(ir_rup_addr_A, ir_rup_addr_B)를 생성한다.
럽처 ECC 제어부(420)는, 입력 어드레스(ADDR)가 페일 어드레스인 경우, 페일 어드레스에 대응하는 리던던시 어드레스(ecc_rddn_addr)의 오류를 정정하기 위한 ECC 데이터(ecc_data)를 얻기 위해, ECC 데이터 저장 영역(220)의 ECC 럽처 어드레스(ecc_rup_addr)를 생성한다.
여기에서, 럽처 ECC 제어부(420)는, 이노베이티브 리프레시 동작을 수행하는 경우에는, IR 어드레스(ir_addr_A, ir_addr_B)에 대해 오류 정정 동작을 수행하지 않는다.
리던던시 어드레스 출력부(430)는, ECC 데이터 저장 영역(220)으로부터 출력된 ECC 데이터(ecc_data)를 이용하여 리던던시 어드레스 저장 영역(210)으로부터 출력된 리던던시 어드레스(ecc_rddn_addr)에 오류 정정을 수행한 후, 정정된 리던던시 어드레스(rddn_addr)를 출력한다.
IR 어드레스 출력부(440)는 IR 어드레스 확장 영역(230')으로부터 출력된 확장 IR 어드레스(ir_addr_A) 및 IR 어드레스 기본 영역(230'')으로부터 출력된 기본 IR 어드레스(ir_addr_B)를 조합하여 IR 어드레스(ir_addr)를 출력한다.
이상, 본 발명의 기술적 사상을 그 실시예를 들어 구체적으로 설명하였으나, 본 발명의 범위는 이에 제한되지 않는다. 본 발명이 속한 기술 분야의 통상의 기술자라면 본 발명의 기술적 사상의 범위 내에서 여러 가지로 치환 및 변경이 가능할 것이다.
예를 들어, 노멀 메모리 셀(110)이 하나의 뱅크로 이루어진 경우에 대해 설명하였지만, 복수의 뱅크로 구분된 경우를 생각할 수 있다.
도 5는 본 발명의 일 실시예에 따른 노멀 메모리 셀의 구조이다.
도 5의 노멀 메모리 셀(110')은 노멀 메모리 셀(110A)을 갖는 뱅크 A와 노멀 메모리 셀(110B)을 갖는 뱅크 B로 구분된다.
이 경우, IR 어드레스(ir_addr_1, ir_addr_2)를 뱅크별로 구분하여 저장할 수 있다. 예를 들어, IR 어드레스 저장 영역(230)의 1~n행에는 뱅크 A의 IR 어드레스를 저장하고, IR 어드레스 저장 영역(230)의 n+1~2n행에는 뱅크 B의 IR 어드레스를 저장하는 식이다.
그러나, 이러한 식으로 IR 어드레스를 저장하면, IR 어드레스 저장 영역(230)의 컬럼 방향의 크기가 증가한다. 이때, IR 어드레스 저장 영역(230)의 사용되지 않는 영역(비트)을 뱅크 어드레스를 저장하는데 이용하면, IR 어드레스 저장 영역(230)의 컬럼 방향의 크기가 증가시키지 않을 수 있다. 예를 들면, IR 어드레스 저장 영역(230)의 상위 1비트가 사용되지 않고 있다면, IR 어드레스 저장 영역(230)의 상위 1비트를 이용하여 뱅크 어드레스를 표시할 수 있다.
또한, IR 어드레스 저장 영역(230)에는 IR ECC 데이터(ir_ecc_data_1, ir_ecc_data_2)를 저장하지 않고 IR 어드레스(ir_addr_1, ir_addr_2)만을 저장하여, IR 어드레스(ir_addr_1, ir_addr_2)에 대해서는 오류 정정 동작을 행하지 않는 경우에 대해 설명하였지만, IR 어드레스에 대해 오류 정정 동작을 수행하도록 구현할 수도 있다.
구체적으로, IR 어드레스 저장 영역(230)의 사용되지 않는 영역에, IR 어드레스의 오류 정정을 위한 데이터를 저장할 수 있다. 만일, IR 어드레스 저장 영역(230)의 사용되지 않는 영역이 IR 어드레스의 오류 정정을 위한 데이터를 저장하기에 불충분한 경우에는, 그보다 적은 비트 수를 갖는, 단순히 오류 여부를 체크할 수 있는 데이터를 저장하여, IR 어드레스 저장 영역(230)에 저장된 IR 어드레스(ir_addr_1, ir_addr_2)에 오류가 발생하였는지만 체크 가능하도록 구현할 수도 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (16)

  1. 복수의 워드 라인 및 비트 라인을 포함하는 노멀 메모리 셀과,
    복수의 워드 라인 및 비트 라인을 포함하며, 상기 노멀 메모리 셀을 대체하기 위한 리던던시 메모리 셀과,
    상기 리던던시 메모리 셀의 어드레스가 저장된 리던던시 어드레스 저장 영역과, 상기 리던던시 어드레스 저장 영역에 저장된 리던던시 메모리 셀의 어드레스의 오류를 정정하기 위한 오류 정정 데이터가 저장된 오류 정정 데이터 저장 영역과, 상기 노멀 메모리 셀 중 위크 셀의 어드레스가 저장된 위크 어드레스 저장 영역을 갖는 퓨즈 어레이와,
    상기 리던던시 어드레스 저장 영역에 저장된 리던던시 메모리 셀의 어드레스를 이용하여, 입력 어드레스를 리던던시 어드레스로 변환하여 리페어 동작을 수행하고, 상기 위크 어드레스 저장 영역에 저장된 위크 셀의 어드레스에 해당하는 위크 셀에 대해 리프레시 동작을 수행하는 제어부를 포함하고,
    상기 위크 어드레스 저장 영역은,
    상기 리던던시 어드레스 저장 영역의 비트 수와 동일한 비트 수를 갖는 기본 위크 어드레스 저장 영역과,
    상기 위크 어드레스 저장 영역 중 상기 기본 위크 어드레스 저장 영역을 제외한 확장 위크 어드레스 저장 영역을 포함하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 퓨즈 어레이는 E-퓨즈 어레이(Array Electrical-fuse)인 것을 특징으로 하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 위크 어드레스 저장 영역의 비트 수는 상기 리던던시 어드레스 저장 영역의 비트 수보다 큰 것을 특징으로 하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 위크 어드레스 저장 영역의 비트 수는, 상기 오류 정정 데이터 저장 영역의 비트 수와 상기 리던던시 어드레스 저장 영역의 비트 수를 합한 값보다 작은 것을 특징으로 하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어부는,
    입력 어드레스가 페일 어드레스이면, 입력 어드레스에 대응하는 럽처 리던던시 어드레스를 생성하고, 생성된 럽처 리던던시 어드레스에 해당하는 상기 리던던시 어드레스 저장 영역의 메모리 셀을 액세스하는 럽처 어드레스 생성부
    를 포함하는 것을 특징으로 하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 제어부는,
    입력 어드레스가 페일 어드레스이면, 입력 어드레스에 대응하는 럽처 오류 정정 데이터 어드레스를 생성하고, 생성된 럽처 오류 정정 데이터 어드레스에 해당하는 상기 오류 정정 데이터 저장 영역의 메모리 셀을 액세스하는 럽처 ECC 제어부
    를 포함하는 것을 특징으로 하는 반도체 장치.
  7. 삭제
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어부는,
    리프레시 커맨드에 대응하여, 상기 기본 위크 어드레스 저장 영역과 상기 확장 위크 어드레스 저장 영역을 각각 액세스하고, 상기 기본 위크 어드레스 저장 영역과 상기 확장 위크 어드레스 저장 영역으로부터 리드된 데이터를 조합함으로써 상기 위크 셀의 어드레스를 획득하는 것을 특징으로 하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 노멀 메모리 셀의 워드 라인의 개수와 상기 리던던시 메모리 셀의 워드 라인의 개수의 비는, 2n:1(단, n은 1 이상의 정수)인 것을 특징으로 하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 위크 어드레스 저장 영역의 비트 수는 상기 리던던시 어드레스 저장 영역의 비트 수보다 n만큼 큰 것을 특징으로 하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 확장 위크 어드레스 저장 영역은 n개의 비트 수를 갖는 것을 특징으로 하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제어부는,
    입력 어드레스가 페일 어드레스이면, 입력 어드레스 중 연속하는 n개의 비트를 제외한 값을 이용하여 럽처 리던던시 어드레스를 생성하고, 생성된 럽처 리던던시 어드레스에 해당하는 상기 리던던시 어드레스 저장 영역의 메모리 셀을 액세스하는 것을 특징으로 하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어부는, 리프레시 커맨드에 대응하여 상기 노멀 메모리 셀에 대해 리프레시 동작을 수행한 후, 상기 위크 어드레스 저장 영역에 저장된 위크 셀의 어드레스에 해당하는 위크 셀에 대해 추가로 리프레시 동작을 수행하는 것을 특징으로 하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 노멀 메모리 셀은 복수의 뱅크를 포함하는 것을 특징으로 하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 위크 어드레스 저장 영역에는, 상기 위크 셀이 상기 복수의 뱅크 중 어느 뱅크에 속하는지를 나타내는 뱅크 어드레스가 저장되어 있는 것을 특징으로 하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어부는, 상기 위크 어드레스 저장 영역에 저장된 위크 셀의 어드레스에 대해 오류 정정 동작을 수행하지 않는 것을 특징으로 하는 반도체 장치.
KR1020160032267A 2016-03-17 2016-03-17 반도체 장치 KR102402406B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160032267A KR102402406B1 (ko) 2016-03-17 2016-03-17 반도체 장치
US15/244,363 US9886339B2 (en) 2016-03-17 2016-08-23 Semiconductor device using fuse arrays to store weak cell addresses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160032267A KR102402406B1 (ko) 2016-03-17 2016-03-17 반도체 장치

Publications (2)

Publication Number Publication Date
KR20170108415A KR20170108415A (ko) 2017-09-27
KR102402406B1 true KR102402406B1 (ko) 2022-05-27

Family

ID=59847536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160032267A KR102402406B1 (ko) 2016-03-17 2016-03-17 반도체 장치

Country Status (2)

Country Link
US (1) US9886339B2 (ko)
KR (1) KR102402406B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102446716B1 (ko) 2017-11-10 2022-09-26 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
US11437120B2 (en) 2017-10-31 2022-09-06 SK Hynix Inc. Memory system for activating redundancy memory cell and operating method thereof
KR102373315B1 (ko) * 2017-10-31 2022-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US10515689B2 (en) * 2018-03-20 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit configuration and method
KR20210063561A (ko) * 2019-11-25 2021-06-02 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
JP2022164238A (ja) * 2021-04-16 2022-10-27 富士通株式会社 半導体装置及び半導体装置制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162668B2 (en) * 2001-04-19 2007-01-09 Micron Technology, Inc. Memory with element redundancy
JP4291239B2 (ja) * 2004-09-10 2009-07-08 エルピーダメモリ株式会社 半導体記憶装置及びテスト方法
JP5405007B2 (ja) * 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR20130118068A (ko) * 2012-04-19 2013-10-29 에스케이하이닉스 주식회사 이-퓨즈 어레이 회로
KR20140113191A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 반도체 메모리 장치 및 이의 리프레쉬 방법
KR101862379B1 (ko) 2013-04-19 2018-07-05 삼성전자주식회사 Ｅｃｃ 동작과 리던던시 리페어 동작을 공유하는 메모리 장치
US9136012B1 (en) * 2014-05-05 2015-09-15 Apple Inc. Reliable readout of fuse data in an integrated circuit

Also Published As

Publication number Publication date
US9886339B2 (en) 2018-02-06
US20170269989A1 (en) 2017-09-21
KR20170108415A (ko) 2017-09-27

Similar Documents

Publication Publication Date Title
KR102402406B1 (ko) 반도체 장치
US11194657B2 (en) Semiconductor memory devices, memory systems, and methods of operating the semiconductor memory devices
US10446253B2 (en) Semiconductor memory device and repair method thereof
US11436084B2 (en) Semiconductor device having error correction code (ECC) circuit
US20190237132A1 (en) Semiconductor device performing row hammer refresh operation
US11481279B2 (en) Apparatus including refresh controller controlling refresh operation responsive to data error
US20180240534A1 (en) Memory apparatus with post package repair
US11656935B2 (en) Semiconductor memory devices and memory systems
US8913451B2 (en) Memory device and test method thereof
US8634260B2 (en) Semiconductor device and control method therefor
US20170242749A1 (en) Semiconductor device and driving method thereof
US11615861B2 (en) Semiconductor memory devices and methods of operating semiconductor memory devices
US11626181B2 (en) Semiconductor memory devices and methods of operating semiconductor memory devices
US10665316B2 (en) Memory device
US8867288B2 (en) Memory device and test method thereof
US6822913B2 (en) Integrated memory and method for operating an integrated memory
US10013308B2 (en) Semiconductor device and driving method thereof
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
JP2006323923A (ja) 半導体記憶装置
KR20140083471A (ko) 메모리, 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US9230686B2 (en) Semiconductor device having roll call circuit
KR102669502B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US20240029808A1 (en) Semiconductor memory devices and memory systems including the same
KR20210006616A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
JP2020071589A (ja) 半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant