TW201931379A - 儲存系統及其操作方法 - Google Patents

儲存系統及其操作方法 Download PDF

Info

Publication number
TW201931379A
TW201931379A TW107125322A TW107125322A TW201931379A TW 201931379 A TW201931379 A TW 201931379A TW 107125322 A TW107125322 A TW 107125322A TW 107125322 A TW107125322 A TW 107125322A TW 201931379 A TW201931379 A TW 201931379A
Authority
TW
Taiwan
Prior art keywords
memory cell
memory
reserved memory
reserved
unit
Prior art date
Application number
TW107125322A
Other languages
English (en)
Inventor
元炯植
金亨燮
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201931379A publication Critical patent/TW201931379A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申請公開了一種儲存系統及其操作方法。儲存系統可以包括記憶體裝置，該記憶體裝置包括：記憶體單元陣列，其包括正常記憶體單元區域和冗餘記憶體單元區域，所述冗餘記憶體單元區域具有替換記憶體單元區域和保留記憶體單元區域；寄存器，其適用於產生指示存在保留記憶體單元區域的第一信號；以及熔絲單元，其適用於基於第一信號來啟動保留記憶體單元區域；以及控制器，其適用於基於第一信號來分配用於訪問保留記憶體單元區域的保留記憶體單元的位址，其中替換記憶體單元區域中的替換記憶體單元替換正常記憶體單元區域中的故障記憶體單元，以及保留記憶體單元區域中的保留記憶體單元保留未替換的正常記憶體單元區域中的任何故障記憶體單元。

Description

儲存系統及其操作方法
本公開的各種實施例係關於一種儲存系統。具體地，實施例係關於一種能夠有效地處理資料的儲存系統及其操作方法。
針對計算環境的範式朝向普適計算發展，該普適計算允許人們或用戶隨時隨地使用他們的或通常提供的計算系統。在普適計算時代，對可擕式電子裝置（諸如行動電話、數位相機和膝上型電腦）的需求正在飆升。這種可擕式電子裝置通常包括使用記憶體裝置作為資料儲存裝置裝置的儲存系統。資料儲存裝置裝置可以用作可擕式電子裝置的主記憶體單元或輔助記憶體單元。
由於與硬碟裝置相比，使用記憶體裝置的資料儲存裝置裝置不具有機械驅動單元（例如，帶讀頭/寫頭的機械臂），因此它可以具有優異的穩定性和耐久性。此外，與硬碟裝置相比，資料儲存裝置裝置可以具有低功耗的快速資料訪問速率。具有這些優點的資料儲存裝置裝置包括通用序列匯流排（Universal Serial Bus, USB）記憶體裝置、具有不同介面的儲存卡、固態磁碟（Solid-State Drive, SSD）等中的任何一種。
記憶體裝置可以包括多個記憶體單元。隨著工藝技術的發展，記憶體裝置的集成度增加，因此記憶體裝置中的記憶體單元的數量可以進一步增加。
如果這些記憶體單元中的任何一個有缺陷，則包括有缺陷記憶體單元的記憶體裝置不能執行正常操作並且應該被丟棄。然而，隨著工藝技術的發展，缺陷只發生在少量記憶體單元中。因此，考慮到產品的產量，由於記憶體裝置中的少量有缺陷記憶體單元而將記憶體裝置作為有缺陷產品處理是低效的。因此，為了彌補這種低效，記憶體裝置可以包括除正常記憶體單元之外的冗餘記憶體單元。
當在正常記憶體單元中出現缺陷時，冗餘記憶體單元可以替換有缺陷的正常記憶體單元，即，故障記憶體單元。在冗餘記憶體單元之中與故障記憶體單元替換的冗餘記憶體單元被稱為替換記憶體單元。其他未與故障記憶體單元替換而保留的冗餘記憶體單元被稱為保留記憶體單元（reserved memory cells）。為了有效的記憶體裝置操作，需要一種正確使用保留記憶體單元的方法。
本公開的各種實施例針對一種能夠有效地使用冗餘記憶體單元的儲存系統及其操作方法。
根據本發明的一個實施例，一種儲存系統可以包括記憶體裝置，所述記憶體裝置包括：記憶體單元陣列，其包括正常記憶體單元區域和冗餘記憶體單元區域，所述冗餘記憶體單元區域具有替換記憶體單元區域和保留記憶體單元區域；寄存器，其適用於產生指示存在所述保留記憶體單元區域的第一信號；以及熔絲單元，其適用於基於所述第一信號來啟動所述保留記憶體單元區域；以及控制器，其適用於基於所述第一信號來分配用於訪問所述保留記憶體單元區域的保留記憶體單元的位址，其中，所述替換記憶體單元區域中的替換記憶體單元替換所述正常記憶體單元區域中的故障記憶體單元，以及所述保留記憶體單元區域中的所述保留記憶體單元係保留未替換的所述正常記憶體單元區域中的任何故障記憶體單元。
根據本發明的一個實施例，一種儲存系統的操作方法可以包括：產生指示在記憶體裝置中所包括的記憶體單元陣列中存在保留記憶體單元區域的第一信號；基於所述第一信號來分配用於訪問所述保留記憶體單元區域中的保留記憶體單元的位址；基於所述第一信號來啟動所述保留記憶體單元區域；以及基於被分配給所述保留記憶體單元的位址來控制所述記憶體裝置，其中，所述記憶體單元陣列包括冗餘記憶體單元區域和正常記憶體單元區域，以及其中，所述冗餘記憶體單元區域包括替換記憶體單元區域和所述保留記憶體單元區域，所述替換記憶體單元區域包括用於替換所述正常記憶體單元區域中的故障記憶體單元的替換記憶體單元，所述保留記憶體單元區域包括所述保留記憶體單元係保留未替換的所述正常記憶體單元區域中的任何故障的正常記憶體單元。
相關申請案的交叉引用： 本申請要求2017年10月31日向韓國智慧財產權局提交的申請號為10-2017-0143429的韓國專利申請的優先權，其公開內容透過引用整體合併於此。
下面將參考附圖更詳細地描述本公開的各種實施例。本公開可以以不同的其他實施例、形式和其變化來體現，並且不應被解釋為局限於本文所闡述的實施例。相反，提供所描述的實施例，使得本公開將是徹底的和完整的，並且將向本發明所屬領域的技術人員充分地傳達本公開。在整個公開內容中，在本公開的各種附圖和示例中相同的附圖標記指代相同的部分。
應理解，雖然在本文中可以使用術語"第一"、"第二"、"第三"等來描述各種元件，但這些元件不受這些術語的限制。這些術語用於將一個元件與另一個元件區分開。因此，在不脫離本發明的精神和範圍的情況下，下文所描述的第一元件也可以被稱為第二元件或第三元件。
附圖不一定成比例，以及在某些情況下，為了清楚地示出實施例的特徵，比例可能被誇大了。當一個元件被稱為連接或耦接到另一個元件時，應該理解，前者可以直接連接或直接耦接到後者，或者經由它們之間的中間元件電連接或電耦接到後者。
還應理解，當一個元件被稱為"連接到"或"耦接到"另一元件時，它可以直接地連接到或耦接到另一元件，或者可以存在一個或更多個中間元件。此外，還應理解，當一個元件被稱為在兩個元件"之間"時，它可以是兩個元件之間的唯一元件，或者也可以存在一個或更多個中間元件。
本文使用的術語僅用於描述特定的實施例的目的，並非意在限制本發明。
如本文所使用的，除非上下文另外清楚地指出，否則單數形式也意在包括複數形式。
還應理解，術語"包括"、"包括有"、"包含"和"包含有"在本說明書中使用時，指定所述的元件的存在，並且不排除存在或添加一個或更多個其他元件。如本文所使用的，術語"和/或"包括一個或更多個相關列出項的任意組合和全部組合。
除非另外定義，否則基於本公開，本文所使用的所有術語（包括技術術語和科學術語）具有與本發明所屬領域中具通常知識者通常所理解的含義相同的含義。還應理解，術語，諸如在通用詞典中定義的術語，應被解釋為具有與它們在本公開和相關領域的背景中的含義一致的含義，並且不應以理想化或過於形式化的含義來解釋，除非本文明確地這樣定義。
在下面的描述中，為了提供對本發明的透徹理解，闡述了許多具體細節。本發明可以在沒有這些具體細節中的一些或全部的情況下實施。在其他情況下，為防不必要地混淆本發明，沒有詳細描述眾所周知的工藝結構和/或工藝。
還應注意，在某些情況下，對於相關領域的技術人員來說顯而易見的是，結合一個實施例描述的特徵或元件可以單獨使用或與另一實施例的其他特徵或元件組合使用，除非另外特別指出。
圖1是示出根據本公開的一個實施例的資料處理系統100的方塊圖。
參考圖1，資料處理系統100可以包括可操作地耦接到儲存系統110的主機102。
主機102可以包括：例如可擕式電子裝置，諸如行動電話、MP3播放機或膝上型電腦；或者電子裝置，如桌上電腦、遊戲機、電視或投影機等。
儲存系統110可以回應於來自主機102的請求執行特定功能或操作，並可以儲存要由主機102訪問的資料。儲存系統110可以用作主機102的主儲存系統或輔助儲存系統。儲存系統110可以根據主機介面的協定而用各種類型的儲存裝置裝置中的任意一種來實施，所述儲存裝置裝置可以與主機102電耦接。儲存裝置裝置的示例包括固態磁碟（SSD）、多媒體卡（multimedia card, MMC）、嵌入式MMC（embedded MMC, eMMC）、減小尺寸的MMC（reduced size MMC, RS-MMC）或微型MMC、安全數位（secure digital, SD）卡、迷你SD或微型SD、通用序列匯流排（universal serial bus, USB）儲存裝置裝置、通用快閃記憶體（universal flash storage, UFS）裝置、緊湊型快閃記憶體（compact flash, CF）卡、智慧媒體（smart media, SM）卡和記憶棒等。
用於儲存系統110的儲存裝置裝置可以用以下裝置來實現：揮發性記憶體裝置，諸如動態隨機存取記憶體（dynamic random access memory, DRAM）和靜態RAM（static RAM, SRAM）中的任意一種，和/或非揮發性記憶體裝置，諸如唯讀記憶體（read only memory, ROM）、遮罩式ROM（mask ROM, MROM）、可編程ROM（programmable ROM, PROM）、可擦除可編程ROM（erasable programmable ROM, EPROM）、電可擦除可編程ROM（electrically erasable programmable ROM, EEPROM）、鐵電RAM（ferroelectric, FRAM）、相變RAM（phase-change RAM, PRAM）、磁阻式RAM（magneto-resistive RAM, MRAM）、電阻式RAM（resistive RAM, RRAM）和快閃記憶體裝置中的任意一種。
儲存系統110可以包括記憶體裝置150和控制器130，所述記憶體裝置150儲存要由主機102訪問的資料，所述控制器130可以控制用於將資料儲存在記憶體裝置150中的操作。
控制器130和記憶體裝置150可以被集成到單個半導體裝置中，所述半導體裝置可以是上述各種類型的儲存系統中的任意一種。
儲存系統110可以被配置為以下部件的一部分：電腦、超移動PC（ultra-mobile PC, UMPC）、工作站、小筆電、個人數位助理（personal digital assistant, PDA）、可擕式電腦、網路平板電腦、平板電腦、無線電話、行動電話、智慧型電話、電子書、可擕式多媒體播放機（portable multimedia player, PMP）、可擕式遊戲機、導航系統、黑盒子、數位相機、數位多媒體廣播（digital multimedia broadcasting, DMB）播放機、3D電視、智慧電視、數位音訊記錄器、數位音訊播放機、數位圖像記錄器、數位圖像播放機、數位視訊記錄器、數位視訊播放機、配置資料中心的儲存裝置、能夠在無線環境下發送和接收資訊的裝置、配置家用網路的各種電子裝置之一、配置電腦網路的各種電子裝置中的任意一種、配置遠端資訊處理網路的各種電子裝置中的任意一種、射頻識別（radio frequency identification, RFID）裝置或配置計算系統的各種元件中的任意一種。
記憶體裝置150可以是非揮發性記憶體裝置，並且即使在不提供電源時也可以保留儲存在其中的資料。記憶體裝置150可以在寫入操作中儲存從主機102提供的資料，並且在讀取操作中將儲存在其中的資料提供給主機102。記憶體裝置150可以包括多個記憶體塊152至156，記憶體塊152至156中的每一個可以包括多個頁。所述多個頁中的每一個可以包括多個記憶體單元，所述多個記憶體單元與多個字元線（WL）中的相對應的一個字元線電耦接。
控制器130可以控制記憶體裝置150的全部操作，諸如讀取操作、寫入操作、程式設計操作和擦除操作。控制器130可以回應於來自主機102的請求控制記憶體裝置150。控制器130可以將從記憶體裝置150讀取的資料提供給主機102，和/或可以將由主機102提供的資料儲存到記憶體裝置150中。
控制器130可以包括主機介面（I/F）單元132、處理器134、錯誤校正碼（error correction code, ECC）單元138、電源管理單元（power management unit, PMU）140、記憶體裝置控制器（諸如記憶體介面（I/F）單元142）以及記憶體144，它們經由內部匯流排彼此可操作地耦接。
主機介面單元132可以處理由主機102提供的請求和資料，並且可以透過諸如以下的各種介面協定中的至少一種與主機102通信：通用序列匯流排（USB）、多媒體卡（MMC）、快速周邊元件連接（peripheral component interconnect-express, PCI-E）、小型電腦系統介面（small computer system interface, SCSI）、串列附接SCSI（serial-attached SCSI, SAS）、串列高級技術附件（serial advanced technology attachment, SATA）、並行高級技術附件（parallel advanced technology attachment, PATA）、增強型小型磁片介面（enhanced small disk interface, ESDI）和集成驅動電子裝置（integrated drive electronics, IDE）。主機介面單元132可以由被稱為"主機介面層（HIL）"的固件來驅動。
ECC單元138可以在讀取操作期間檢測並校正從記憶體裝置150讀取的資料中的錯誤。當錯誤位元的數量大於或等於可校正的錯誤位元的閾值數量時，ECC單元138可以不校正錯誤位元，但可以輸出指示校正錯誤位元失敗的錯誤校正失敗信號。
ECC單元138可以基於諸如以下的編碼調製來執行錯誤校正操作：低密度同位（low density parity check, LDPC）碼、博斯-喬赫裡-霍克文黑姆（Bose-Chaudhuri-Hocquenghem, BCH）碼、Turbo碼、裡德-索羅門（Reed-Solomon, RS）碼、卷積碼、遞迴系統碼（recursive systematic code, RSC）、格狀編碼調製（trellis-coded modulation, TCM）、塊編碼調製（Block coded modulation, BCM）或其組合。ECC單元138可以包括用於基於上述編碼中的至少一種來執行錯誤校正操作的電路、模組、系統或裝置的全部或部分。
PMU 140可以提供用於操作控制器130的電源並且管理控制器130的電源。
記憶體介面單元142可以用作用於處理在控制器130與記憶體裝置150之間傳輸的命令和資料的介面，從而允許控制器130回應於來自主機102的請求來控制記憶體裝置150。當記憶體裝置150是快閃記憶體時，而且特別是當記憶體裝置150是NAND快閃記憶體時，記憶體介面單元142可以產生用於控制記憶體裝置150的控制信號，並且可以在處理器134的控制下處理要寫入記憶體裝置150或者要從記憶體裝置150輸出的資料。
記憶體144可以用作儲存系統110的工作記憶體，並且可以儲存用於操作或驅動儲存系統110的臨時資料或交易資料。控制器130可以回應於來自主機102的請求而控制記憶體裝置150。控制器130可以將從記憶體裝置150讀取的資料傳送到主機102，可以將來自主機102的資料儲存在記憶體裝置150中。記憶體144可以用來儲存控制器130和記憶體裝置150所需的資料，以便執行記憶體裝置150的讀寫操作。
記憶體144可以用揮發性記憶體來實施。記憶體144可以用靜態隨機存取記憶體（SRAM）或動態隨機存取記憶體（DRAM）來實施。儘管圖1示出了設置在控制器130內的記憶體144，但是實施例不限於此。也就是說，記憶體144可以位於控制器130的內部或外部。在另一個實施例中，記憶體144可以由具有記憶體介面的外部揮發性記憶體來實施，所述記憶體介面在記憶體144與控制器130之間傳輸資料和/或信號。
處理器134可以控制儲存系統110的全部操作。處理器134可以驅動或運行固件來控制儲存系統110的全部操作。該固件可以被稱為快閃記憶體轉換層（flash translation layer, FTL）。
FTL可以作為在主機102與記憶體裝置150之間的介面來執行操作。主機102可以透過FTL將寫入操作和讀取操作的請求傳送到記憶體裝置150。
FTL可以管理諸如位址映射、垃圾收集和損耗均衡等的操作。特別地，FTL可以儲存映射資料。因此，控制器130可以透過使用映射資料將由主機102提供的邏輯位址映射到記憶體裝置150的物理位址來執行位址映射操作。此外，透過基於映射資料的位址映射操作，當控制器130更新特定頁上的資料時，控制器130可以在另一個空頁上程式設計新資料，並且由於作為記憶體裝置150的快閃記憶體裝置的特性，可以使該特定頁上的舊資料無效。此外，控制器130可以將針對新資料的映射資料儲存到FTL中。
處理器134可以用微處理器或中央處理單元（central processing unit, CPU）來實施。儲存系統110可以包括一個或更多個處理器。
管理單元（未示出）可以被包括在處理器134中。管理單元可以執行記憶體裝置150的壞塊管理。管理單元可以找到包括在記憶體裝置150中的壞記憶體塊，並對壞記憶體塊執行壞塊管理。壞記憶體塊是進一步使用時處於令人不滿意狀態的記憶體塊。當記憶體裝置150是快閃記憶體（例如，NAND快閃記憶體）時，由於NAND邏輯功能的特性，在寫入操作期間（例如在程式設計操作期間），可能發生程式故障。在壞塊管理期間，程式故障的記憶體塊或壞記憶體塊的資料可以被程式設計到新記憶體塊。壞記憶體塊可能使具有3D層疊結構的記憶體裝置150的使用效率和儲存系統110的可靠性嚴重地惡化。為了克服這些缺點，需要可靠的壞塊管理。
在下文中，將描述在冗餘記憶體單元中未使用的保留記憶體單元的利用。
圖2是示出根據本公開的一個實施例的圖1所示的記憶體裝置150的結構的示意圖。
記憶體裝置150可以包括記憶體單元陣列290。記憶體單元陣列290可以被劃分為正常記憶體單元區域210和冗餘記憶體單元區域250。多個正常記憶體單元可以被包括在正常記憶體單元區域210中。多個正常記憶體單元可以耦接到多個正常字元線NW0至NWn，n是正整數。當多個正常字元線NW0至NWn中的一個被啟動時，資料可以寫入與被啟動的正常字元線耦接的多個正常記憶體單元或者從與被啟動的正常字元線耦接的多個正常記憶體單元讀出。
多個冗餘記憶體單元可以被包括在冗餘記憶體單元區域250中。多個冗餘記憶體單元可以耦接到多個冗餘字元線RW0到RWm，m是正整數。當多個冗餘字元線RW0至RWm中的一個被啟動時，資料可以被寫入到與被啟動的冗餘字元線耦接的多個冗餘記憶體單元或者從與被啟動的冗餘字元線耦接的多個冗餘記憶體單元讀出。
冗餘記憶體單元區域250可以被劃分為替換記憶體單元區域251和保留記憶體單元區域253。多個替換記憶體單元可以被包括在替換記憶體單元區域251中。多個替換記憶體單元可以耦接到多個替換字元線RpW0至RpWI，I是正整數。多個替換記憶體單元可以替換對應數量的故障的正常記憶體單元。例如，當在正常記憶體單元區域210中檢測到與正常字元線NWx耦接的替換目標記憶體單元或故障記憶體單元時，在替換記憶體單元區域251中耦接到替換目標記憶體單元的正常字元線NWx可以被替換字元線（例如，替換字元線RpW1）來替換。將參考圖3詳細描述儲存系統的字元線替換操作。
多個保留記憶體單元可以被包括在保留記憶體單元區域253中。多個保留記憶體單元可以耦接到多個保留字元線RmW0至RmWk，k是正整數。保留記憶體單元區域253的多個保留記憶體單元不用於替換故障記憶體單元，因此它們可能被浪費。也就是說，在冗餘記憶體單元區域250中，除了替換記憶體單元區域251（其中多個替換記憶體單元替換正常記憶體單元區域210中的故障記憶體單元）以外的剩餘區域可以是保留記憶體單元區域253。因此，保留記憶體單元區域253的大小可以根據正常記憶體單元區域210中的故障記憶體單元的數量來確定。例如，當假定冗餘記憶體單元區域250佔據記憶體單元陣列290的3%時，記憶體單元陣列290的1%被分配為替換記憶體單元區域251，所述替換記憶體單元區域251包括替換故障記憶體單元的多個替換記憶體單元，記憶體單元陣列290的2%保留為保留記憶體單元區域253。保留記憶體單元區域253可能被浪費。然而，根據本公開的一個實施例，保留記憶體單元區域253可以被利用而不被浪費。
圖3是示意性地示出根據本公開的一個實施例的圖1中所示的儲存系統110的方塊圖。
參考圖3，儲存系統110包括控制器130和記憶體裝置150。控制器130可以透過向記憶體裝置150提供ADDR、命令CMD、DQ信號DQ和時脈信號CLK來控制記憶體裝置150。
記憶體裝置150可以包括記憶體裝置控制器CTRL 300、熔絲單元350、單元陣列電源管理單元（power management unit, PMU）370和圖2所示的記憶體單元陣列290。記憶體裝置控制器CTRL 300可以包括寄存器330，並且可以與熔絲單元350、單元陣列電源管理單元370以及記憶體單元陣列290之中的每一個通信。
寄存器330可以識別記憶體單元陣列290的冗餘記憶體單元區域250。寄存器330可以識別冗餘記憶體單元區域250中的替換記憶體單元區域251和保留記憶體單元區域253的每個。寄存器330可以首先識別冗餘記憶體單元區域250，並且可以產生指示存在冗餘記憶體單元區域250的第一信號。為了啟動多個冗餘記憶體單元，寄存器330可以重新設置模式寄存器組（MRS）命令或者可以透過啟動記憶體裝置150的內部電路來產生用於訪問多個冗餘記憶體單元的位址。
MRS命令可以包括用於設置記憶體裝置150的操作的命令和用於執行記憶體裝置150的讀取操作、寫入操作和充電操作的命令。
此外，寄存器330可以利用提供給記憶體裝置150的位址來啟動熔絲單元350，以產生用於啟動多個冗餘記憶體單元的位址組合。寄存器330可以將第一信號提供給控制器130。控制器130可以基於第一信號來為包括在冗餘記憶體單元區域250中的多個冗餘記憶體單元分配位址。
寄存器330可以產生用於訪問保留記憶體單元區域253的第二信號。寄存器330可以首先識別保留記憶體單元區域253，並且可以產生指示存在保留記憶體單元區域253的第二信號。為了啟動保留記憶體單元區域253中的多個保留記憶體單元，寄存器330可以重新設置模式寄存器組（MRS）命令或者可以透過啟動記憶體裝置150的內部電路來產生用於訪問多個保留記憶體單元的位址。此外，寄存器330可以利用提供給記憶體裝置150的位址來啟動熔絲單元350，以產生用於啟動多個保留記憶體單元的位址組合。寄存器330可以將第二信號提供給控制器130。控制器130可以基於第二信號來為包括在保留記憶體單元區域253中的多個保留記憶體單元分配位址。
熔絲單元350可以接收第一信號和第二信號、從控制器130傳送的位址以及來自寄存器330的用於啟動多個冗餘記憶體單元和多個保留記憶體單元的啟動信號。基於第一信號和第二信號、從控制器130傳送的位址以及用於啟動多個冗餘記憶體單元和多個保留記憶體單元的啟動信號，熔絲單元350可以啟動包括在冗餘記憶體單元區域250中的多個冗餘記憶體單元，以及具體地，可以啟動包括在保留記憶體單元區域253中的多個保留記憶體單元和耦接到多個保留記憶體單元的多個保留字元線RmW0到RmWk。
記憶體單元陣列電源管理單元370可以基於從記憶體裝置控制器CTRL 300提供的控制信號來將正常記憶體單元區域210的電源和冗餘記憶體單元區域250的電源分別管理。具體地，記憶體單元陣列電源管理單元370可以分別管理保留記憶體單元區域253的電源。因此，記憶體單元陣列電源管理單元370可以在針對不使用多個保留記憶體單元的請求的操作期間關閉保留記憶體單元區域253的電源。
圖4是示意性地示出根據本公開的一個實施例的圖3所示的儲存系統110的操作的流程圖。圖4示出了利用包括在保留記憶體單元區域253中的多個保留記憶體單元的操作。將參考圖3描述圖4所示的操作。
在步驟S401，寄存器330可以識別保留記憶體單元區域253以及冗餘記憶體單元區域250。保留記憶體單元區域253的大小可以根據儲存系統110的類型而改變。
當記憶體裝置150不包括保留記憶體單元區域（即，保留記憶體單元區域未被識別）時（在步驟S401處"否"），儲存系統110可以終止處理而不執行與保留記憶體單元區域有關的任何特定操作。
當保留記憶體單元區域253被識別時（在步驟S401處"是"），儲存系統110可以執行利用保留記憶體單元區域253的操作。
當寄存器330識別保留記憶體單元區域253時，在步驟S403處，寄存器330可以產生指示存在保留記憶體單元區域253的第二信號。如上所述，第二信號可以被提供給熔絲單元350。此外，第二信號可以被提供給控制器130。
在步驟S405處，控制器130可以基於第二信號來分配用於訪問包括在保留記憶體單元區域253中的多個保留記憶體單元的位址，並且可以將所產生的位址提供給記憶體裝置150。
在步驟S407處，熔絲單元350可以基於從寄存器330提供的啟動信號和從控制器130提供的位址來啟動包括在保留記憶體單元區域253中的多個保留記憶體單元。被啟動的多個保留記憶體單元可以用於儲存系統110的特定操作。
因此，控制器130可以使用正常記憶體單元區域210、替換記憶體單元區域251和保留記憶體單元區域253的全部作為記憶體裝置150的儲存空間。
圖5是示意性地示出根據本公開的另一個實施例的圖3所示的儲存系統110的操作的流程圖。圖5示出了根據請求是否利用包括在保留記憶體單元區域253中的多個保留記憶體單元而處理所述請求的操作。將參考圖3描述圖5所示的操作。
在步驟S501處，控制器130可以分析從外部裝置（例如，圖1所示的主機102）提供的請求。控制器130可以判斷所述請求是否使用記憶體裝置150中的保留記憶體單元區域253。
當請求不使用保留記憶體單元區域253時（在步驟S501處"否"），在步驟S503處，記憶體單元陣列電源管理單元370可以在控制器130的控制下關閉保留記憶體單元區域253的電源。
當確定請求使用保留記憶體單元區域253時（在步驟S501處"是"），在步驟S505處，記憶體單元陣列電源管理單元370可以在控制器130的控制下接通保留記憶體單元區域253的電源。
圖6是示意性地示出根據本公開的另一個實施例的圖3所示的儲存系統110的操作的流程圖。圖6示出了克服列錘擊的操作。當對特定字元線重複執行請求處理操作時，列錘擊可能發生在特定字元線的相鄰字元線上。
在步驟S601處，控制器130可以對將包括記憶體裝置150中的多個字元線中的每個字元線啟動的訪問請求的數量進行計數。具體地，控制器130可以對將在正常記憶體單元區域210中的多個正常字元線NW0至NWn中的每個字元線啟動的訪問請求的數量進行計數，並且可以檢測在正常記憶體單元區域210中的多個正常字元線NW0至NWn之中的與大於預定閾值的訪問請求數量相對應的字元線。
當在正常記憶體單元區域210中的多個正常字元線NW0至NWn中不存在與大於預定閾值的訪問請求的數量相對應的字元線時（在步驟S601處"否"），儲存系統110可以終止處理。
當在正常記憶體單元區域210中的多個正常字元線NW0到NWn中檢測到與大於預定閾值的訪問請求的數量相對應的字元線時（在步驟S601處"是"），控制器130可以控制記憶體裝置150將儲存在與檢測到的字元線耦接的多個正常記憶體單元中的資料移動到保留記憶體單元區域253中與從多個保留字元線RmW0至RmWk中選中的字元線耦接的多個保留記憶體單元。控制器130可以控制記憶體裝置150將儲存在與檢測到的字元線耦接的多個正常記憶體單元中的資料複製到與選中的保留字元線耦接的多個保留記憶體單元中，並且可以分配用於訪問與選中的保留字元線耦接的多個保留記憶體單元的位址。
如上所述，儲存系統110的控制器130可以透過使用保留記憶體單元區域253來改善諸如列錘擊的可靠性問題。也就是說，在儲存系統110中，在因列錘擊而出現問題之前監測正常記憶體單元區域210中的字元線，用於啟動由於列錘擊而可能出現問題的第一字元線的位址被替換為在保留記憶體單元區域253中的用於啟動第二字元線的位址，並且儲存在與第一字元線耦接的正常記憶體單元中的資料被複製並移動到與第二字元線耦接的保留記憶體單元。保留記憶體單元用於防止儲存系統110中出現列錘擊。
雖然未示出，但是根據本公開的一個實施例的儲存系統110可以包括多個記憶體裝置。多個記憶體裝置中的每一個可以對應於圖3中所示的記憶體裝置150。控制器130可以控制多個記憶體裝置中的每一個。
根據本公開的各種實施例，可以透過用冗餘記憶體單元區域250中的冗餘記憶體單元來替換正常記憶體單元區域210中的故障記憶體單元以及透過識別冗餘記憶體單元區域250中的保留記憶體單元區域253並且利用保留記憶體單元區域253用於其他用途來增大實際的儲存空間。此外，根據本公開的各種實施例，儲存系統110的特性可以透過增加實際使用的記憶體單元的數量而改善。也就是說，當被分配用於處理請求的記憶體的容量不足時，控制器130可以另外分配多個保留記憶體單元來處理請求。此外，根據本公開的各種實施例，儲存系統110的可靠性可以透過利用保留記憶體單元區域253以消除諸如列錘擊的可靠性問題而改善。
雖然已針對特定的實施例描述了本發明，但對於本發明所屬技術領域具通常知識者顯而易見的是，在不偏離如所附申請專利範圍所確定的本發明的精神和範圍的情況下，可以作出各種改變和修改。
100‧‧‧資料處理系統
102‧‧‧主機
110‧‧‧儲存系統
130‧‧‧控制器
132‧‧‧主機介面單元
134‧‧‧處理器
138‧‧‧錯誤校正碼單元
140‧‧‧電源管理單元
142‧‧‧記憶體介面單元
144‧‧‧記憶體
150‧‧‧記憶體裝置
152‧‧‧記憶體塊
154‧‧‧記憶體塊
156‧‧‧記憶體塊
210‧‧‧正常記憶體單元區域
250‧‧‧冗餘記憶體單元區域
251‧‧‧替換記憶體單元區域
253‧‧‧保留記憶體單元區域
290‧‧‧記憶體單元陣列
300‧‧‧記憶體裝置控制器
330‧‧‧寄存器
350‧‧‧熔絲單元
370‧‧‧記憶體單元陣列電源管理單元
ADDR‧‧‧位址
CLK‧‧‧時脈信號
CMD‧‧‧命令
CTRL‧‧‧記憶體裝置控制器
DQ‧‧‧DQ信號
NW0, NW1,…NWx‧‧‧正常字元線
RW0, RW1,… RWm‧‧‧冗餘字元線
RmW0, RmW1,…RmWk‧‧‧保留字元線
RpW0, RpW1,… RpWI‧‧‧替換字元線
S401, S403, S405, S407‧‧‧步驟
S501, S503, S505‧‧‧步驟
S601, S603‧‧‧步驟
本文的描述參考附圖，其中，在所有這些視圖中相同的附圖標記指代相同的部分，並且其中： 圖1是示出根據本公開的一個實施例的包括儲存系統的資料處理系統的方塊圖。 圖2是示出根據本公開的一個實施例的記憶體裝置的記憶體單元陣列的示意圖。 圖3是示意性地示出根據本公開的一個實施例的儲存系統的方塊圖。 圖4是示意性地示出根據本公開的一個實施例的儲存系統的操作的流程圖。 圖5是示意性地示出根據本公開的一個實施例的儲存系統的操作的流程圖。 圖6是示意性地示出根據本公開的一個實施例的儲存系統的操作的流程圖。
無

Claims (20)

  1. 一種儲存系統，包括： 記憶體裝置，包括： 記憶體單元陣列，其包括正常記憶體單元區域和冗餘記憶體單元區域，所述冗餘記憶體單元區域具有替換記憶體單元區域和保留記憶體單元區域； 寄存器，其適用於產生指示存在所述保留記憶體單元區域的第一信號；以及 熔絲單元，其適用於基於所述第一信號來啟動所述保留記憶體單元區域；以及 控制器，其適用於基於所述第一信號來分配用於訪問所述保留記憶體單元區域的保留記憶體單元的位址； 其中，所述替換記憶體單元區域中的替換記憶體單元替換所述正常記憶體單元區域中的故障記憶體單元，以及所述保留記憶體單元區域中的所述保留記憶體單元係保留未替換的所述正常記憶體單元區域中的任何故障記憶體單元。
  2. 如請求項1所述的儲存系統，其中，所述熔絲單元儲存被分配給所述保留記憶體單元的位址。
  3. 如請求項1所述的儲存系統，其中，所述第一信號與模式寄存器組(Mode Register Set, MRS)信號一起提供給所述熔絲單元。
  4. 如請求項3所述的儲存系統，其中，所述熔絲單元基於所述第一信號、所述MRS信號和被分配給所述保留記憶體單元的位址來啟動所述保留記憶體單元。
  5. 如請求項1所述的儲存系統，其中，所述控制器監測將所述記憶體裝置中的多個字元線中的每個字元線啟動的訪問請求的數量。
  6. 如請求項5所述的儲存系統，其中，所述控制器控制所述記憶體裝置將儲存在與第一字元線耦接的記憶體單元中的資料複製到所述保留記憶體單元區域中與第二字元線耦接的記憶體單元中，其中針對所述第一字元線的訪問請求的數量大於閾值。
  7. 如請求項6所述的儲存系統，其中，所述控制器將用於啟動所述第一字元線的位址分配給所述第二字元線。
  8. 如請求項1所述的儲存系統，其中，所述記憶體裝置還包括記憶體單元陣列電源管理單元，其將所述保留記憶體單元區域的電源與所述正常記憶體單元區域的電源分別管理。
  9. 如請求項8所述的儲存系統，其中，除非請求使用所述保留記憶體單元，否則所述記憶體單元陣列電源管理單元關閉所述保留記憶體單元區域的電源。
  10. 如請求項1所述的儲存系統，其中，當被分配用於處理請求的記憶體的容量不足時，所述控制器分配所述保留記憶體單元來處理所述請求。
  11. 如請求項1所述的儲存系統，其中，當所述儲存系統包括多個記憶體裝置時，所述控制器控制所述多個記憶體裝置中的每個記憶體裝置。
  12. 一種儲存系統的操作方法，所述方法包括： 產生指示在記憶體裝置中所包括的記憶體單元陣列中存在保留記憶體單元區域的第一信號； 基於所述第一信號來分配用於訪問所述保留記憶體單元區域中的保留記憶體單元的位址； 基於所述第一信號來啟動所述保留記憶體單元區域；以及 基於被分配給所述保留記憶體單元的位址來控制所述記憶體裝置； 其中，所述記憶體單元陣列包括冗餘記憶體單元區域和正常記憶體單元區域，以及 其中，所述冗餘記憶體單元區域包括替換記憶體單元區域和所述保留記憶體單元區域，所述替換記憶體單元區域包括用於替換所述正常記憶體單元區域中的故障記憶體單元的替換記憶體單元，所述保留記憶體單元區域包括所述保留記憶體單元係保留未替換的所述正常記憶體單元區域中的任何故障的正常記憶體單元。
  13. 如請求項12所述的方法，還包括儲存被分配給所述保留記憶體單元的位址。
  14. 如請求項13所述的方法，其中，所述第一信號與模式寄存器組(Mode Register Set, MRS)信號一起被提供。
  15. 如請求項14所述的方法，其中，啟動所述保留記憶體單元區域的步驟包括：基於所述第一信號、所述MRS信號和被分配給所述保留記憶體單元的位址來啟動所述保留記憶體單元。
  16. 如請求項12所述的方法，還包括監測將所述記憶體裝置中的多個字元線中的每個字元線啟動的訪問請求的數量。
  17. 如請求項16所述的方法，其中，控制所述記憶體裝置的步驟包括：控制所述記憶體裝置將儲存在與第一字元線耦接的記憶體單元中的資料複製到所述保留記憶體單元區域中與第二字元線耦接的記憶體單元中，其中針對所述第一字元線的訪問請求的數量大於閾值。
  18. 如請求項17所述的方法，還包括將用於啟動所述第一字元線的位址分配給所述第二字元線。
  19. 如請求項12所述的方法，還包括：除非請求使用所述保留記憶體單元，否則關閉所述保留記憶體單元區域的電源。
  20. 如請求項14所述的方法，其中，控制所述記憶體裝置的步驟包括：當被分配用於處理請求的記憶體的容量不足時，控制所述記憶體裝置分配所述保留記憶體單元來處理所述請求。
TW107125322A 2017-10-31 2018-07-23 儲存系統及其操作方法 TW201931379A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170143429A KR102373315B1 (ko) 2017-10-31 2017-10-31 메모리 시스템 및 그것의 동작방법
??10-2017-0143429 2017-10-31

Publications (1)

Publication Number Publication Date
TW201931379A true TW201931379A (zh) 2019-08-01

Family

ID=66244922

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125322A TW201931379A (zh) 2017-10-31 2018-07-23 儲存系統及其操作方法

Country Status (4)

Country Link
US (2) US10453550B2 (zh)
KR (1) KR102373315B1 (zh)
CN (1) CN109727630B (zh)
TW (1) TW201931379A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102373315B1 (ko) * 2017-10-31 2022-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11437120B2 (en) * 2017-10-31 2022-09-06 SK Hynix Inc. Memory system for activating redundancy memory cell and operating method thereof
KR102446716B1 (ko) 2017-11-10 2022-09-26 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
US11126548B1 (en) * 2020-03-19 2021-09-21 Micron Technology, Inc. Accelerated in-memory cache with memory array sections having different configurations

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01224999A (ja) * 1988-03-04 1989-09-07 Mitsubishi Electric Corp 半導体記憶装置
US5867642A (en) * 1995-08-10 1999-02-02 Dell Usa, L.P. System and method to coherently and dynamically remap an at-risk memory area by simultaneously writing two memory areas
US5657281A (en) * 1996-03-11 1997-08-12 Cirrus Logic, Inc. Systems and methods for implementing inter-device cell replacements
JP2003045182A (ja) 2001-08-01 2003-02-14 Mitsubishi Electric Corp 半導体記憶装置
JP2006164183A (ja) 2004-12-10 2006-06-22 Renesas Technology Corp 半導体信号処理装置
US7679957B2 (en) * 2005-03-31 2010-03-16 Virage Logic Corporation Redundant non-volatile memory cell
US7355916B2 (en) 2005-09-19 2008-04-08 Innovative Silicon S.A. Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
KR100818797B1 (ko) * 2006-10-19 2008-04-01 삼성전자주식회사 메모리 용량 조절 방법과 메모리 용량 조절 장치
WO2010144587A2 (en) 2009-06-12 2010-12-16 Violin Memory, Inc. Memory system having persistent garbage collection
KR20130037555A (ko) * 2011-10-06 2013-04-16 삼성전자주식회사 불휘발성 메모리 장치의 제어 방법
TW201327567A (zh) * 2011-09-16 2013-07-01 Mosaid Technologies Inc 具有包含專用的冗餘區域之層之記憶體系統
KR101878972B1 (ko) * 2012-04-26 2018-07-16 삼성전자주식회사 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법
US8817557B2 (en) 2012-06-12 2014-08-26 SK Hynix Inc. Semiconductor memory device and an operation method thereof
KR20140029952A (ko) * 2012-08-31 2014-03-11 에스케이하이닉스 주식회사 메모리 장치 및 집적회로
KR20140124547A (ko) * 2013-04-17 2014-10-27 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20150033859A (ko) * 2013-09-25 2015-04-02 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
RU2682387C1 (ru) * 2015-03-09 2019-03-19 Тосиба Мемори Корпорейшн Полупроводниковое запоминающее устройство
US9812222B2 (en) * 2015-04-20 2017-11-07 Qualcomm Incorporated Method and apparatus for in-system management and repair of semi-conductor memory failure
KR102293523B1 (ko) 2015-06-01 2021-08-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 테스트 방법
KR102333220B1 (ko) 2015-09-24 2021-12-01 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR20170059219A (ko) * 2015-11-20 2017-05-30 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법
KR102530905B1 (ko) * 2016-02-15 2023-05-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102402406B1 (ko) * 2016-03-17 2022-05-27 에스케이하이닉스 주식회사 반도체 장치
KR20180023267A (ko) * 2016-08-25 2018-03-07 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102373315B1 (ko) * 2017-10-31 2022-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Also Published As

Publication number Publication date
KR20190048457A (ko) 2019-05-09
US20200005888A1 (en) 2020-01-02
CN109727630B (zh) 2023-02-28
KR102373315B1 (ko) 2022-03-14
US20190130992A1 (en) 2019-05-02
CN109727630A (zh) 2019-05-07
US10998082B2 (en) 2021-05-04
US10453550B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
US11262940B2 (en) Controller and operating method thereof
US11455120B2 (en) Memory system and operating method thereof
US10998082B2 (en) Memory system for activating redundancy memory cell and operating method thereof
TW201839613A (zh) 數據儲存裝置及其操作方法
US10553295B2 (en) Memory system which stores meta-data and meta-log, and operating method thereof
US11144449B2 (en) Memory system and operation method thereof
US11269542B2 (en) Memory system for distributing and reading data and operating method thereof
US20180373629A1 (en) Memory system and operating method thereof
US20190303240A1 (en) Controller and operating method thereof
US20180374552A1 (en) Memory system and operation method thereof
US20220137883A1 (en) Apparatus and method for processing data in memory system
CN110556152B (zh) 存储器装置、其操作方法以及包括其的存储器系统
US20180307547A1 (en) Controller inclduing multi processor and operation method thereof
US20190369880A1 (en) Memory system and operating method thereof
US10289328B2 (en) Memory controller and method for handling host request based on data character
CN110196816B (zh) 控制器、其操作方法以及包括控制器的存储器系统
US20190324680A1 (en) Electronic device
US20190205249A1 (en) Controller, operating method thereof and data processing system including the controller
US10528465B2 (en) Memory system and operating method thereof
US10529427B2 (en) Memory system and operation method with partial memory block detector
US11901032B2 (en) Memory device and memory system capable of using redundancy memory cells
CN112711377B (zh) 分布式存储系统的存储节点及其操作方法
US9966148B1 (en) Data storage device and operating method thereof
US10915265B2 (en) Controller, operating method thereof and memory system for controlling a buffer
US10789143B2 (en) Controller with ROM, operating method thereof and memory system including the controller