CN109727630B - 存储系统及其操作方法 - Google Patents

存储系统及其操作方法 Download PDF

Info

Publication number
CN109727630B
CN109727630B CN201811203258.6A CN201811203258A CN109727630B CN 109727630 B CN109727630 B CN 109727630B CN 201811203258 A CN201811203258 A CN 201811203258A CN 109727630 B CN109727630 B CN 109727630B
Authority
CN
China
Prior art keywords
memory cell
memory
retention
cell area
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811203258.6A
Other languages
English (en)
Other versions
CN109727630A (zh
Inventor
元炯植
金亨燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109727630A publication Critical patent/CN109727630A/zh
Application granted granted Critical
Publication of CN109727630B publication Critical patent/CN109727630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy

Abstract

本申请公开了一种存储系统及其操作方法。存储系统可以包括存储器件，该存储器件包括：存储单元阵列，其包括正常存储单元区域和冗余存储单元区域，所述冗余存储单元区域具有替换存储单元区域和留存存储单元区域；寄存器，其适用于产生指示存在留存存储单元区域的第一信号；以及熔丝单元，其适用于基于第一信号来激活留存存储单元区域；以及控制器，其适用于基于第一信号来分配用于访问留存存储单元区域的留存存储单元的地址，其中替换存储单元区域中的替换存储单元替换正常存储单元区域中的故障存储单元，以及留存存储单元区域中的留存存储单元未替换正常存储单元区域中的任何故障存储单元而被保留。

Description

存储系统及其操作方法
相关申请的交叉引用
本申请要求2017年10月31日向韩国知识产权局提交的申请号为10-2017-0143429的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本公开的各种实施例涉及一种存储系统。具体地，实施例涉及一种能够有效地处理数据的存储系统及其操作方法。
背景技术
针对计算环境的范式朝向普适计算发展，该普适计算允许人们或用户随时随地使用他们的或通常提供的计算系统。在普适计算时代，对便携式电子设备(诸如移动电话、数码相机和膝上型计算机)的需求正在飙升。这种便携式电子设备通常包括使用存储器件作为数据储存器件的存储系统。数据储存器件可以用作便携式电子设备的主存储单元或辅助存储单元。
由于与硬盘设备相比，使用存储器件的数据储存器件不具有机械驱动单元(例如，带读头/写头的机械臂)，因此它可以具有优异的稳定性和耐久性。此外，与硬盘设备相比，数据储存器件可以具有低功耗的快速数据访问速率。具有这些优点的数据储存器件包括通用串行总线(USB)存储器件、具有不同接口的存储卡、固态驱动器(SSD)等中的任何一种。
存储器件可以包括多个存储单元。随着工艺技术的发展，存储器件的集成度增加，因此存储器件中的存储单元的数量可以进一步增加。
如果这些存储单元中的任何一个有缺陷，则包括有缺陷存储单元的存储器件不能执行正常操作并且应该被丢弃。然而，随着工艺技术的发展，缺陷只发生在少量存储单元中。因此，考虑到产品的产量，由于存储器件中的少量有缺陷存储单元而将存储器件作为有缺陷产品处理是低效的。因此，为了弥补这种低效，存储器件可以包括除正常存储单元之外的冗余存储单元。
当在正常存储单元中出现缺陷时，冗余存储单元可以替换有缺陷的正常存储单元，即，故障存储单元。在冗余存储单元之中与故障存储单元替换的冗余存储单元被称为替换存储单元。其他未与故障存储单元替换而保留的冗余存储单元被称为留存存储单元(reserved memory cells)。为了有效的存储器件操作，需要一种正确使用留存存储单元的方法。
发明内容
本公开的各种实施例针对一种能够有效地使用冗余存储单元的存储系统及其操作方法。
根据本发明的一个实施例，一种存储系统可以包括存储器件，所述存储器件包括：存储单元阵列，其包括正常存储单元区域和冗余存储单元区域，所述冗余存储单元区域具有替换存储单元区域和留存存储单元区域；寄存器，其适用于产生指示存在所述留存存储单元区域的第一信号；以及熔丝单元，其适用于基于所述第一信号来激活所述留存存储单元区域；以及控制器，其适用于基于所述第一信号来分配用于访问所述留存存储单元区域的留存存储单元的地址，其中，所述替换存储单元区域中的替换存储单元替换所述正常存储单元区域中的故障存储单元，以及所述留存存储单元区域中的所述留存存储单元未替换所述正常存储单元区域中的任何故障存储单元而被保留。
根据本发明的一个实施例，一种存储系统的操作方法可以包括：产生指示在存储器件中所包括的存储单元阵列中存在留存存储单元区域的第一信号；基于所述第一信号来分配用于访问所述留存存储单元区域中的留存存储单元的地址；基于所述第一信号来激活所述留存存储单元区域；以及基于被分配给所述留存存储单元的地址来控制所述存储器件，其中，所述存储单元阵列包括冗余存储单元区域和正常存储单元区域，以及其中，所述冗余存储单元区域包括替换存储单元区域和所述留存存储单元区域，所述替换存储单元区域包括用于替换所述正常存储单元区域中的故障存储单元的替换存储单元，所述留存存储单元区域包括未替换所述正常存储单元区域中的任何故障的正常存储单元而被保留的所述留存存储单元。
附图说明
本文的描述参考附图，其中，在所有这些视图中相同的附图标记指代相同的部分，并且其中：
图1是示出根据本公开的一个实施例的包括存储系统的数据处理系统的框图；
图2是示出根据本公开的一个实施例的存储器件的存储单元阵列的示意图；
图3是示意性地示出根据本公开的一个实施例的存储系统的框图；
图4是示意性地示出根据本公开的一个实施例的存储系统的操作的流程图；
图5是示意性地示出根据本公开的一个实施例的存储系统的操作的流程图；
图6是示意性地示出根据本公开的一个实施例的存储系统的操作的流程图。
具体实施方式
下面将参考附图更详细地描述本公开的各种实施例。本公开可以以不同的其他实施例、形式和其变化来体现，并且不应被解释为局限于本文所阐述的实施例。相反，提供所描述的实施例，使得本公开将是彻底的和完整的，并且将向本发明所属领域的技术人员充分地传达本公开。在整个公开内容中，在本公开的各种附图和示例中相同的附图标记指代相同的部分。
应理解，虽然在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，下文所描述的第一元件也可以被称为第二元件或第三元件。
附图不一定成比例，以及在某些情况下，为了清楚地示出实施例的特征，比例可能被夸大了。当一个元件被称为连接或耦接到另一个元件时，应该理解，前者可以直接连接或直接耦接到后者，或者经由它们之间的中间元件电连接或电耦接到后者。
还应理解，当一个元件被称为“连接到”或“耦接到”另一元件时，它可以直接地连接到或耦接到另一元件，或者可以存在一个或更多个中间元件。此外，还应理解，当一个元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。
本文使用的术语仅用于描述特定的实施例的目的，并非意在限制本发明。
如本文所使用的，除非上下文另外清楚地指出，否则单数形式也意在包括复数形式。
还应理解，术语“包括”、“包括有”、“包含”和“包含有”在本说明书中使用时，指定所述的元件的存在，并且不排除存在或添加一个或更多个其他元件。如本文所使用的，术语“和/或”包括一个或更多个相关列出项的任意组合和全部组合。
除非另外定义，否则基于本公开，本文所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常所理解的含义相同的含义。还应理解，术语，诸如在通用词典中定义的术语，应被解释为具有与它们在本公开和相关领域的背景中的含义一致的含义，并且不应以理想化或过于形式化的含义来解释，除非本文明确地这样定义。
在下面的描述中，为了提供对本发明的透彻理解，阐述了许多具体细节。本发明可以在没有这些具体细节中的一些或全部的情况下实施。在其他情况下，为防不必要地混淆本发明，没有详细描述众所周知的工艺结构和/或工艺。
还应注意，在某些情况下，对于相关领域的技术人员来说显而易见的是，结合一个实施例描述的特征或元件可以单独使用或与另一实施例的其他特征或元件组合使用，除非另外特别指出。
图1是示出根据本公开的一个实施例的数据处理系统100的框图。
参考图1，数据处理系统100可以包括可操作地耦接到存储系统110的主机102。
主机102可以包括：例如便携式电子设备，诸如移动电话、MP3播放器或膝上型计算机；或者电子设备，如台式计算机、游戏机、电视或投影仪等。
存储系统110可以响应于来自主机102的请求执行特定功能或操作，并可以储存要由主机102访问的数据。存储系统110可以用作主机102的主存储系统或辅助存储系统。存储系统110可以根据主机接口的协议而用各种类型的储存器件中的任意一种来实施，所述储存器件可以与主机102电耦接。储存器件的示例包括固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、减小尺寸的MMC(RS-MMC)或微型MMC、安全数字(SD)卡、迷你SD或微型SD、通用串行总线(USB)储存器件、通用快闪存储(UFS)器件、紧凑型闪存(CF)卡、智能媒体(SM)卡和记忆棒等。
用于存储系统110的储存器件可以用以下器件来实现：易失性存储器件，诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)中的任意一种，和/或非易失性存储器件，诸如只读存储器(ROM)、掩模式ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻式RAM(MRAM)、电阻式RAM(RRAM)和快闪存储器件中的任意一种。
存储系统110可以包括存储器件150和控制器130，所述存储器件150储存要由主机102访问的数据，所述控制器130可以控制用于将数据储存在存储器件150中的操作。
控制器130和存储器件150可以被集成到单个半导体器件中，所述半导体器件可以是上述各种类型的存储系统中的任意一种。
存储系统110可以被配置为以下部件的一部分：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(DMB)播放器、3D电视、智能电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、配置数据中心的储存器、能够在无线环境下发送和接收信息的设备、配置家庭网络的各种电子设备之一、配置计算机网络的各种电子设备中的任意一种、配置远程信息处理网络的各种电子设备中的任意一种、射频识别(RFID)设备或配置计算系统的各种组件中的任意一种。
存储器件150可以是非易失性存储器件，并且即使在不提供电源时也可以保留储存在其中的数据。存储器件150可以在写入操作中储存从主机102提供的数据，并且在读取操作中将储存在其中的数据提供给主机102。存储器件150可以包括多个存储块152至156，存储块152至156中的每一个可以包括多个页。所述多个页中的每一个可以包括多个存储单元，所述多个存储单元与多个字线(WL)中的相对应的一个字线电耦接。
控制器130可以控制存储器件150的全部操作，诸如读取操作、写入操作、编程操作和擦除操作。控制器130可以响应于来自主机102的请求控制存储器件150。控制器130可以将从存储器件150读取的数据提供给主机102，和/或可以将由主机102提供的数据储存到存储器件150中。
控制器130可以包括主机接口(I/F)单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、存储器件控制器(诸如存储器接口(I/F)单元142)以及存储器144，它们经由内部总线彼此可操作地耦接。
主机接口单元132可以处理由主机102提供的请求和数据，并且可以通过诸如以下的各种接口协议中的至少一种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、快速外围组件互连快速(PCI-E)、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和集成驱动电子设备(IDE)。主机接口单元132可以由被称为“主机接口层(HIL)”的固件来驱动。
ECC单元138可以在读取操作期间检测并校正从存储器件150读取的数据中的错误。当错误比特位的数量大于或等于可校正的错误比特位的阈值数量时，ECC单元138可以不校正错误位，但可以输出指示校正错误比特位失败的错误校正失败信号。
ECC单元138可以基于诸如以下的编码调制来执行错误校正操作：低密度奇偶校验(LDPC)码、博斯-乔赫里-霍克文黑姆(BCH)码、Turbo码、里德-索罗门(RS)码、卷积码、递归系统码(RSC)、格状编码调制(TCM)、块编码调制(BCM)或其组合。ECC单元138可以包括用于基于上述编码中的至少一种来执行错误校正操作的电路、模块、系统或设备的全部或部分。
PMU 140可以提供用于操作控制器130的电源并且管理控制器130的电源。
存储器接口单元142可以用作用于处理在控制器130与存储器件150之间传输的命令和数据的接口，从而允许控制器130响应于来自主机102的请求来控制存储器件150。当存储器件150是快闪存储器时，而且特别是当存储器件150是NAND快闪存储器时，存储器接口单元142可以产生用于控制存储器件150的控制信号，并且可以在处理器134的控制下处理要写入存储器件150或者要从存储器件150输出的数据。
存储器144可以用作存储系统110的工作存储器，并且可以储存用于操作或驱动存储系统110的临时数据或事务数据。控制器130可以响应于来自主机102的请求而控制存储器件150。控制器130可以将从存储器件150读取的数据传送到主机102，可以将来自主机102的数据储存在存储器件150中。存储器144可以用来储存控制器130和存储器件150所需的数据，以便执行存储器件150的读写操作。
存储器144可以用易失性存储器来实施。存储器144可以用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。尽管图1示出了设置在控制器130内的存储器144，但是实施例不限于此。也就是说，存储器144可以位于控制器130的内部或外部。在另一个实施例中，存储器144可以由具有存储器接口的外部易失性存储器来实施，所述存储器接口在存储器144与控制器130之间传输数据和/或信号。
处理器134可以控制存储系统110的全部操作。处理器134可以驱动或运行固件来控制存储系统110的全部操作。该固件可以被称为闪存转换层(FTL)。
FTL可以作为在主机102与存储器件150之间的接口来执行操作。主机102可以通过FTL将写入操作和读取操作的请求传送到存储器件150。
FTL可以管理诸如地址映射、垃圾收集和损耗均衡等的操作。特别地，FTL可以储存映射数据。因此，控制器130可以通过使用映射数据将由主机102提供的逻辑地址映射到存储器件150的物理地址来执行地址映射操作。此外，通过基于映射数据的地址映射操作，当控制器130更新特定页上的数据时，控制器130可以在另一个空页上编程新数据，并且由于作为存储器件150的快闪存储器件的特性，可以使该特定页上的旧数据无效。此外，控制器130可以将针对新数据的映射数据储存到FTL中。
处理器134可以用微处理器或中央处理单元(CPU)来实施。存储系统110可以包括一个或更多个处理器。
管理单元(未示出)可以被包括在处理器134中。管理单元可以执行存储器件150的坏块管理。管理单元可以找到包括在存储器件150中的坏存储块，并对坏存储块执行坏块管理。坏存储块是进一步使用时处于令人不满意状态的存储块。当存储器件150是快闪存储器(例如，NAND快闪存储器)时，由于NAND逻辑功能的特性，在写入操作期间(例如在编程操作期间)，可能发生程序故障。在坏块管理期间，程序故障的存储块或坏存储块的数据可以被编程到新存储块。坏存储块可能使具有3D层叠结构的存储器件150的使用效率和存储系统110的可靠性严重地恶化。为了克服这些缺点，需要可靠的坏块管理。
在下文中，将描述在冗余存储单元中未使用的留存存储单元的利用。
图2是示出根据本公开的一个实施例的图1所示的存储器件150的结构的示意图。
存储器件150可以包括存储单元阵列290。存储单元阵列290可以被划分为正常存储单元区域210和冗余存储单元区域250。多个正常存储单元可以被包括在正常存储单元区域210中。多个正常存储单元可以耦接到多个正常字线NW0至NWn，n是正整数。当多个正常字线NW0至NWn中的一个被激活时，数据可以写入与被激活的正常字线耦接的多个正常存储单元或者从与被激活的正常字线耦接的多个正常存储单元读出。
多个冗余存储单元可以被包括在冗余存储单元区域250中。多个冗余存储单元可以耦接到多个冗余字线RW0到RWm，m是正整数。当多个冗余字线RW0至RWm中的一个被激活时，数据可以被写入到与被激活的冗余字线耦接的多个冗余存储单元或者从与被激活的冗余字线耦接的多个冗余存储单元读出。
冗余存储单元区域250可以被划分为替换存储单元区域251和留存存储单元区域253。多个替换存储单元可以被包括在替换存储单元区域251中。多个替换存储单元可以耦接到多个替换字线RpW0至RpWI，I是正整数。多个替换存储单元可以替换对应数量的故障的正常存储单元。例如，当在正常存储单元区域210中检测到与正常字线NWx耦接的替换目标存储单元或故障存储单元时，在替换存储单元区域251中耦接到替换目标存储单元的正常字线NWx可以被替换字线(例如，替换字线RpW1)来替换。将参考图3详细描述存储系统的字线替换操作。
多个留存存储单元可以被包括在留存存储单元区域253中。多个留存存储单元可以耦接到多个留存字线RmW0至RmWk，k是正整数。留存存储单元区域253的多个留存存储单元不用于替换故障存储单元，因此它们可能被浪费。也就是说，在冗余存储单元区域250中，除了替换存储单元区域251(其中多个替换存储单元替换正常存储单元区域210中的故障存储单元)以外的剩余区域可以是留存存储单元区域253。因此，留存存储单元区域253的大小可以根据正常存储单元区域210中的故障存储单元的数量来确定。例如，当假定冗余存储单元区域250占据存储单元阵列290的3％时，存储单元阵列290的1％被分配为替换存储单元区域251，所述替换存储单元区域251包括替换故障存储单元的多个替换存储单元，存储单元阵列290的2％保留为留存存储单元区域253。留存存储单元区域253可能被浪费。然而，根据本公开的一个实施例，留存存储单元区域253可以被利用而不被浪费。
图3是示意性地示出根据本公开的一个实施例的图1中所示的存储系统110的框图。
参考图3，存储系统110包括控制器130和存储器件150。控制器130可以通过向存储器件150提供地址ADDR、命令CMD、DQ信号DQ和时钟信号CLK来控制存储器件150。
存储器件150可以包括存储器件控制器300、熔丝单元350、单元阵列电源管理单元(PMU)370和图2所示的存储单元阵列290。存储器件控制器300可以包括寄存器330，并且可以与熔丝单元350、单元阵列电源管理单元370以及存储单元阵列290之中的每一个通信。
寄存器330可以识别存储单元阵列290的冗余存储单元区域250。寄存器330可以识别冗余存储单元区域250中的替换存储单元区域251和留存存储单元区域253的每个。寄存器330可以首先识别冗余存储单元区域250，并且可以产生指示存在冗余存储单元区域250的第一信号。为了激活多个冗余存储单元，寄存器330可以重新设置模式寄存器组(MRS)命令或者可以通过激活存储器件150的内部电路来产生用于访问多个冗余存储单元的地址。
MRS命令可以包括用于设置存储器件150的操作的命令和用于执行存储器件150的读取操作、写入操作和充电操作的命令。
此外，寄存器330可以利用提供给存储器件150的地址来激活熔丝单元350，以产生用于激活多个冗余存储单元的地址组合。寄存器330可以将第一信号提供给控制器130。控制器130可以基于第一信号来为包括在冗余存储单元区域250中的多个冗余存储单元分配地址。
寄存器330可以产生用于访问留存存储单元区域253的第二信号。寄存器330可以首先识别留存存储单元区域253，并且可以产生指示存在留存存储单元区域253的第二信号。为了激活留存存储单元区域253中的多个留存存储单元，寄存器330可以重新设置模式寄存器组(MRS)命令或者可以通过激活存储器件150的内部电路来产生用于访问多个留存存储单元的地址。此外，寄存器330可以利用提供给存储器件150的地址来激活熔丝单元350，以产生用于激活多个留存存储单元的地址组合。寄存器330可以将第二信号提供给控制器130。控制器130可以基于第二信号来为包括在留存存储单元区域253中的多个留存存储单元分配地址。
熔丝单元350可以接收第一信号和第二信号、从控制器130传送的地址以及来自寄存器330的用于激活多个冗余存储单元和多个留存存储单元的激活信号。基于第一信号和第二信号、从控制器130传送的地址以及用于激活多个冗余存储单元和多个留存存储单元的激活信号，熔丝单元350可以激活包括在冗余存储单元区域250中的多个冗余存储单元，以及具体地，可以激活包括在留存存储单元区域253中的多个留存存储单元和耦接到多个留存存储单元的多个留存字线RmW0到RmWk。
存储单元阵列电源管理单元370可以基于从存储器件控制器300提供的控制信号来将正常存储单元区域210的电源和冗余存储单元区域250的电源单独管理。具体地，存储单元阵列电源管理单元370可以单独管理留存存储单元区域253的电源。因此，存储单元阵列电源管理单元370可以在针对不使用多个留存存储单元的请求的操作期间关断留存存储单元区域253的电源。
图4是示意性地示出根据本公开的一个实施例的图3所示的存储系统110的操作的流程图。图4示出了利用包括在留存存储单元区域253中的多个留存存储单元的操作。将参考图3描述图4所示的操作。
在步骤S401，寄存器330可以识别留存存储单元区域253以及冗余存储单元区域250。留存存储单元区域253的大小可以根据存储系统110的类型而改变。
当存储器件150不包括留存存储单元区域(即，留存存储单元区域未被识别)时(在步骤S401处“否”)，存储系统110可以终止处理而不执行与留存存储单元区域有关的任何特定操作。
当留存存储单元区域253被识别时(在步骤S401处“是”)，存储系统110可以执行利用留存存储单元区域253的操作。
当寄存器330识别留存存储单元区域253时，在步骤S403处，寄存器330可以产生指示存在留存存储单元区域253的第二信号。如上所述，第二信号可以被提供给熔丝单元350。此外，第二信号可以被提供给控制器130。
在步骤S405处，控制器130可以基于第二信号来分配用于访问包括在留存存储单元区域253中的多个留存存储单元的地址，并且可以将所产生的地址提供给存储器件150。
在步骤S407处，熔丝单元350可以基于从寄存器330提供的激活信号和从控制器130提供的地址来激活包括在留存存储单元区域253中的多个留存存储单元。被激活的多个留存存储单元可以用于存储系统110的特定操作。
因此，控制器130可以使用正常存储单元区域210、替换存储单元区域251和留存存储单元区域253的全部作为存储器件150的存储空间。
图5是示意性地示出根据本公开的另一个实施例的图3所示的存储系统110的操作的流程图。图5示出了根据请求是否利用包括在留存存储单元区域253中的多个留存存储单元而处理所述请求的操作。将参考图3描述图5所示的操作。
在步骤S501处，控制器130可以分析从外部设备(例如，图1所示的主机102)提供的请求。控制器130可以判断所述请求是否使用存储器件150中的留存存储单元区域253。
当请求不使用留存存储单元区域253时(在步骤S501处“否”)，在步骤S503处，存储单元阵列电源管理单元370可以在控制器130的控制下关断留存存储单元区域253的电源。
当确定请求使用留存存储单元区域253时(在步骤S501处“是”)，在步骤S505处，存储单元阵列电源管理单元370可以在控制器130的控制下接通留存存储单元区域253的电源。
图6是示意性地示出根据本公开的另一个实施例的图3所示的存储系统110的操作的流程图。图6示出了克服行锤击的操作。当对特定字线重复执行请求处理操作时，行锤击可能发生在特定字线的相邻字线上。
在步骤S601处，控制器130可以对将包括存储器件150中的多个字线中的每个字线激活的访问请求的数量进行计数。具体地，控制器130可以对将在正常存储单元区域210中的多个正常字线NW0至NWn中的每个字线激活的访问请求的数量进行计数，并且可以检测在正常存储单元区域210中的多个正常字线NW0至NWn之中的与大于预定阈值的访问请求数量相对应的字线。
当在正常存储单元区域210中的多个正常字线NW0至NWn中不存在与大于预定阈值的访问请求的数量相对应的字线时(在步骤S601处“否”)，存储系统110可以终止处理。
当在正常存储单元区域210中的多个正常字线NW0到NWn中检测到与大于预定阈值的访问请求的数量相对应的字线时(在步骤S601处“是”)，控制器130可以控制存储器件150将储存在与检测到的字线耦接的多个正常存储单元中的数据移动到留存存储单元区域253中与从多个留存字线RmW0至RmWk中选中的字线耦接的多个留存存储单元。控制器130可以控制存储器件150将储存在与检测到的字线耦接的多个正常存储单元中的数据复制到与选中的留存字线耦接的多个留存存储单元中，并且可以分配用于访问与选中的留存字线耦接的多个留存存储单元的地址。
如上所述，存储系统110的控制器130可以通过使用留存存储单元区域253来改善诸如行锤击的可靠性问题。也就是说，在存储系统110中，在因行锤击而出现问题之前监测正常存储单元区域210中的字线，用于激活由于行锤击而可能出现问题的第一字线的地址被替换为在留存存储单元区域253中的用于激活第二字线的地址，并且储存在与第一字线耦接的正常存储单元中的数据被复制并移动到与第二字线耦接的留存存储单元。留存存储单元用于防止存储系统110中出现行锤击。
虽然未示出，但是根据本公开的一个实施例的存储系统110可以包括多个存储器件。多个存储器件中的每一个可以对应于图3中所示的存储器件150。控制器130可以控制多个存储器件中的每一个。
根据本公开的各种实施例，可以通过用冗余存储单元区域250中的冗余存储单元来替换正常存储单元区域210中的故障存储单元以及通过识别冗余存储单元区域250中的留存存储单元区域253并且利用留存存储单元区域253用于其他用途来增大实际的存储空间。此外，根据本公开的各种实施例，存储系统110的特性可以通过增加实际使用的存储单元的数量而改善。也就是说，当被分配用于处理请求的存储器的容量不足时，控制器130可以另外分配多个留存存储单元来处理请求。此外，根据本公开的各种实施例，存储系统110的可靠性可以通过利用留存存储单元区域253以消除诸如行锤击的可靠性问题而改善。
虽然已针对特定的实施例描述了本发明，但对于本领域技术人员显而易见的是，在不偏离如所附权利要求所确定的本发明的精神和范围的情况下，可以作出各种改变和修改。

Claims (20)

1.一种存储系统，包括：
存储器件，包括：
存储单元阵列，其包括正常存储单元区域和冗余存储单元区域，所述冗余存储单元区域具有替换存储单元区域和留存存储单元区域；
寄存器，其适用于产生指示存在所述留存存储单元区域的第一信号；以及
熔丝单元，其适用于基于所述第一信号来激活所述留存存储单元区域；以及
控制器，其适用于基于所述第一信号来分配用于访问所述留存存储单元区域的留存存储单元的地址；
其中，所述替换存储单元区域中的替换存储单元替换所述正常存储单元区域中的故障存储单元，以及所述留存存储单元区域中的所述留存存储单元未替换所述正常存储单元区域中的任何故障存储单元而被保留。
2.根据权利要求1所述的存储系统，其中，所述熔丝单元储存被分配给所述留存存储单元的地址。
3.根据权利要求1所述的存储系统，其中，所述第一信号与模式寄存器组MRS信号一起提供给所述熔丝单元。
4.根据权利要求3所述的存储系统，其中，所述熔丝单元基于所述第一信号、所述MRS信号和被分配给所述留存存储单元的地址来激活所述留存存储单元。
5.根据权利要求1所述的存储系统，其中，所述控制器监测将所述存储器件中的多个字线中的每个字线激活的访问请求的数量。
6.根据权利要求5所述的存储系统，其中，所述控制器控制所述存储器件将储存在与第一字线耦接的存储单元中的数据复制到所述留存存储单元区域中的与第二字线耦接的存储单元中，其中针对所述第一字线的访问请求的数量大于阈值。
7.根据权利要求6所述的存储系统，其中，所述控制器将用于激活所述第一字线的地址分配给所述第二字线。
8.根据权利要求1所述的存储系统，其中，所述存储器件还包括存储单元阵列电源管理单元，其将所述留存存储单元区域的电源与所述正常存储单元区域的电源单独管理。
9.根据权利要求8所述的存储系统，其中，除非请求使用所述留存存储单元，否则所述存储单元阵列电源管理单元关断所述留存存储单元区域的电源。
10.根据权利要求1所述的存储系统，其中，当被分配用于处理请求的存储器的容量不足时，所述控制器分配所述留存存储单元来处理所述请求。
11.根据权利要求1所述的存储系统，其中，当所述存储系统包括多个存储器件时，所述控制器控制所述多个存储器件中的每个存储器件。
12.一种存储系统的操作方法，所述方法包括：
产生指示在存储器件中所包括的存储单元阵列中存在留存存储单元区域的第一信号；
基于所述第一信号来分配用于访问所述留存存储单元区域中的留存存储单元的地址；
基于所述第一信号来激活所述留存存储单元区域；以及
基于被分配给所述留存存储单元的地址来控制所述存储器件；
其中，所述存储单元阵列包括冗余存储单元区域和正常存储单元区域，以及
其中，所述冗余存储单元区域包括替换存储单元区域和所述留存存储单元区域，所述替换存储单元区域包括用于替换所述正常存储单元区域中的故障存储单元的替换存储单元，所述留存存储单元区域包括未替换所述正常存储单元区域中的任何故障的正常存储单元而被保留的所述留存存储单元。
13.根据权利要求12所述的方法，还包括储存被分配给所述留存存储单元的地址。
14.根据权利要求13所述的方法，其中，所述第一信号与模式寄存器组MRS信号一起被提供。
15.根据权利要求14所述的方法，其中，激活所述留存存储单元区域的步骤包括：基于所述第一信号、所述MRS信号和被分配给所述留存存储单元的地址来激活所述留存存储单元。
16.根据权利要求12所述的方法，还包括监测将所述存储器件中的多个字线中的每个字线激活的访问请求的数量。
17.根据权利要求16所述的方法，其中，控制所述存储器件的步骤包括：控制所述存储器件将储存在与第一字线耦接的存储单元中的数据复制到所述留存存储单元区域中的与第二字线耦接的存储单元中，其中针对所述第一字线的访问请求的数量大于阈值。
18.根据权利要求17所述的方法，还包括将用于激活所述第一字线的地址分配给所述第二字线。
19.根据权利要求12所述的方法，还包括：除非请求使用所述留存存储单元，否则关断所述留存存储单元区域的电源。
20.根据权利要求14所述的方法，其中，控制所述存储器件的步骤包括：当被分配用于处理请求的存储器的容量不足时，控制所述存储器件分配所述留存存储单元来处理所述请求。
CN201811203258.6A 2017-10-31 2018-10-16 存储系统及其操作方法 Active CN109727630B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0143429 2017-10-31
KR1020170143429A KR102373315B1 (ko) 2017-10-31 2017-10-31 메모리 시스템 및 그것의 동작방법

Publications (2)

Publication Number Publication Date
CN109727630A CN109727630A (zh) 2019-05-07
CN109727630B true CN109727630B (zh) 2023-02-28

Family

ID=66244922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811203258.6A Active CN109727630B (zh) 2017-10-31 2018-10-16 存储系统及其操作方法

Country Status (4)

Country Link
US (2) US10453550B2 (zh)
KR (1) KR102373315B1 (zh)
CN (1) CN109727630B (zh)
TW (1) TW201931379A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437120B2 (en) * 2017-10-31 2022-09-06 SK Hynix Inc. Memory system for activating redundancy memory cell and operating method thereof
KR102373315B1 (ko) * 2017-10-31 2022-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102446716B1 (ko) 2017-11-10 2022-09-26 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
US11126548B1 (en) * 2020-03-19 2021-09-21 Micron Technology, Inc. Accelerated in-memory cache with memory array sections having different configurations

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01224999A (ja) * 1988-03-04 1989-09-07 Mitsubishi Electric Corp 半導体記憶装置
US5867642A (en) * 1995-08-10 1999-02-02 Dell Usa, L.P. System and method to coherently and dynamically remap an at-risk memory area by simultaneously writing two memory areas
CN103680619A (zh) * 2012-08-31 2014-03-26 爱思开海力士有限公司 存储器件和集成电路
CN103814410A (zh) * 2011-09-16 2014-05-21 莫塞德技术公司 具有包括专用冗余区域的层的存储系统
CN104112467A (zh) * 2013-04-17 2014-10-22 爱思开海力士有限公司 存储装置及包括其的存储系统和存储装置的操作方法
US9472308B1 (en) * 2015-06-01 2016-10-18 SK Hynix Inc. Semiconductor memory device and test method thereof
CN107039088A (zh) * 2015-11-20 2017-08-11 三星电子株式会社 验证存储器件的修复结果的存储器件、存储器系统以及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657281A (en) * 1996-03-11 1997-08-12 Cirrus Logic, Inc. Systems and methods for implementing inter-device cell replacements
JP2003045182A (ja) 2001-08-01 2003-02-14 Mitsubishi Electric Corp 半導体記憶装置
JP2006164183A (ja) 2004-12-10 2006-06-22 Renesas Technology Corp 半導体信号処理装置
US7679957B2 (en) * 2005-03-31 2010-03-16 Virage Logic Corporation Redundant non-volatile memory cell
US7355916B2 (en) 2005-09-19 2008-04-08 Innovative Silicon S.A. Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
KR100818797B1 (ko) * 2006-10-19 2008-04-01 삼성전자주식회사 메모리 용량 조절 방법과 메모리 용량 조절 장치
WO2010144587A2 (en) 2009-06-12 2010-12-16 Violin Memory, Inc. Memory system having persistent garbage collection
KR20130037555A (ko) * 2011-10-06 2013-04-16 삼성전자주식회사 불휘발성 메모리 장치의 제어 방법
KR101878972B1 (ko) * 2012-04-26 2018-07-16 삼성전자주식회사 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법
US8817557B2 (en) 2012-06-12 2014-08-26 SK Hynix Inc. Semiconductor memory device and an operation method thereof
KR20150033859A (ko) * 2013-09-25 2015-04-02 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
WO2016143170A1 (en) * 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor storage device
US9812222B2 (en) 2015-04-20 2017-11-07 Qualcomm Incorporated Method and apparatus for in-system management and repair of semi-conductor memory failure
KR102333220B1 (ko) 2015-09-24 2021-12-01 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR102530905B1 (ko) * 2016-02-15 2023-05-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102402406B1 (ko) * 2016-03-17 2022-05-27 에스케이하이닉스 주식회사 반도체 장치
KR20180023267A (ko) * 2016-08-25 2018-03-07 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102373315B1 (ko) * 2017-10-31 2022-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01224999A (ja) * 1988-03-04 1989-09-07 Mitsubishi Electric Corp 半導体記憶装置
US5867642A (en) * 1995-08-10 1999-02-02 Dell Usa, L.P. System and method to coherently and dynamically remap an at-risk memory area by simultaneously writing two memory areas
CN103814410A (zh) * 2011-09-16 2014-05-21 莫塞德技术公司 具有包括专用冗余区域的层的存储系统
CN103680619A (zh) * 2012-08-31 2014-03-26 爱思开海力士有限公司 存储器件和集成电路
CN104112467A (zh) * 2013-04-17 2014-10-22 爱思开海力士有限公司 存储装置及包括其的存储系统和存储装置的操作方法
US9472308B1 (en) * 2015-06-01 2016-10-18 SK Hynix Inc. Semiconductor memory device and test method thereof
CN107039088A (zh) * 2015-11-20 2017-08-11 三星电子株式会社 验证存储器件的修复结果的存储器件、存储器系统以及方法

Also Published As

Publication number Publication date
US20200005888A1 (en) 2020-01-02
US20190130992A1 (en) 2019-05-02
US10998082B2 (en) 2021-05-04
KR20190048457A (ko) 2019-05-09
US10453550B2 (en) 2019-10-22
KR102373315B1 (ko) 2022-03-14
CN109727630A (zh) 2019-05-07
TW201931379A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
CN110874188B (zh) 数据存储装置、其操作方法以及具有其的存储系统
CN110825319B (zh) 基于块状态确定可用性的存储器系统及操作方法
US11262940B2 (en) Controller and operating method thereof
CN109656837B (zh) 存储器系统及其操作方法
CN109727630B (zh) 存储系统及其操作方法
CN110570894B (zh) 存储器系统及该存储器系统的操作方法
CN111208938B (zh) 存储器系统及其操作方法
US10552048B2 (en) Reduction of maximum latency using dynamic self-tuning for redundant array of independent disks
US11275525B2 (en) Apparatus and method for improving write throughput of memory system
CN110837342A (zh) 数据存储装置及其操作方法
US20190369880A1 (en) Memory system and operating method thereof
CN112558860A (zh) 分布和读取数据的存储器系统及其操作方法
CN110704331A (zh) 控制器及其操作方法
US11822426B2 (en) Memory system, data processing system and operation method of the same
US10289328B2 (en) Memory controller and method for handling host request based on data character
US10877853B2 (en) Data storage device and operation method optimized for recovery performance, and storage system having the same
CN113849121A (zh) 用于访问条带形式的数据的存储器系统及其操作方法
US20210333999A1 (en) Data storage device, operation method thereof and storage system having the same
US11941289B2 (en) Apparatus and method for checking an error of a non-volatile memory device in a memory system
US20220075542A1 (en) Calibration apparatus and method for data communication in a memory system
CN113805793A (zh) 存储装置及其操作方法
CN113050881A (zh) 提高存储器系统输入/输出吞吐量的设备和方法
CN110032329B (zh) 控制器和其操作方法以及存储器系统
CN114594903A (zh) 数据存储设备及其操作方法
KR20230032610A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant