KR101878972B1 - 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법 - Google Patents

안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법 Download PDF

Info

Publication number
KR101878972B1
KR101878972B1 KR1020120043781A KR20120043781A KR101878972B1 KR 101878972 B1 KR101878972 B1 KR 101878972B1 KR 1020120043781 A KR1020120043781 A KR 1020120043781A KR 20120043781 A KR20120043781 A KR 20120043781A KR 101878972 B1 KR101878972 B1 KR 101878972B1
Authority
KR
South Korea
Prior art keywords
fuse
selection information
test mode
memory device
decoder block
Prior art date
Application number
KR1020120043781A
Other languages
English (en)
Other versions
KR20130120690A (ko
Inventor
박주섭
손종필
김신호
김형주
류제민
서성민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120043781A priority Critical patent/KR101878972B1/ko
Priority to US13/461,987 priority patent/US8804448B2/en
Publication of KR20130120690A publication Critical patent/KR20130120690A/ko
Application granted granted Critical
Publication of KR101878972B1 publication Critical patent/KR101878972B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

안티퓨즈 선택 방법은 디코더 블록을 활성화하여 안티퓨즈를 선택하기 위한 선택 정보를 수신하는 단계, 상기 디코더 블록에서 상기 선택 정보를 디코딩하여 적어도 하나의 안티퓨즈를 선택하는 단계, 상기 선택된 적어도 하나의 안티퓨즈에 대하여 목적 동작을 수행하는 단계 및 상기 디코더 블록을 비활성화하는 단계를 포함한다.

Description

안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법{METHOD OF SELECTING ANTI-FUSES AND METHOD OF MONITORING ANTI-FUSES}
본 발명은 안티퓨즈에 관한 것으로, 보다 상세하게는 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법에 관한 것이다.
퓨즈 회로는 퓨즈의 프로그램 상태에 따라 상이한 논리 레벨을 가지는 출력 신호를 생성하는 회로이며, 다양한 장치에 퓨즈 회로가 사용될 수 있다. 예를 들어, 반도체 메모리 장치는 일반적으로 메모리 셀의 불량이 발생할 경우를 대비해서 리던던트(redundant) 메모리 셀들을 구비하며, 퓨즈 회로는 그 프로그램 상태에 따라 불량이 발생한 메모리 셀의 어드레스가 입력된 경우 정상 경로(normal path)를 차단하고 리던던시 경로(redundancy path)를 활성화시킴으로써 불량이 발생한 메모리 셀들을 리던던트 메모리 셀들로 대체하는 리페어(repair) 동작을 수행한다. 이러한 리페어 동작을 위하여 퓨즈 회로가 이용될 수 있다.
퓨즈 회로에 포함되는 퓨즈의 종류에는 레이저 퓨즈(laser fuse), E-퓨즈(electrical fuse) 및 안티퓨즈(anti-fuse) 등이 있다. 이 중 안티퓨즈는 일반적으로 도전체 사이에 유전체가 삽입되는 형태로 구현되며, 충분한 시간 동안 안티퓨즈 양단의 도전체를 통해 고전압인 프로그램 전압을 인가하여 양 도전체 사이의 유전체를 파괴하는 방식으로 프로그램된다. 즉 안티퓨즈가 프로그램되면, 안티퓨즈의 양단의 도전체가 단락되어 프로그램되기 이전에 비해 저항 값이 작아지게 되며, 따라서 안티퓨즈는 일반적인 퓨즈 소자와 반대되는 전기적 특성을 가진다.
본 발명의 일 목적은 프로그램 및 테스트 시간을 감축시킬 수 있는 안티퓨즈 선택 방법을 제공하는데 있다.
본 발명의 다른 목적은 수율을 증가시킬 수 있는 안티퓨즈 모니터링 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 안티퓨즈 선택 방법은 디코더 블록을 활성화하여 안티퓨즈를 선택하기 위한 선택 정보를 수신하는 단계; 상기 디코더 블록에서 상기 선택 정보를 디코딩하여 적어도 하나의 안티퓨즈를 선택하는 단계; 상기 선택된 적어도 하나의 안티퓨즈에 대하여 목적 동작을 수행하는 단계; 및 상기 디코더 블록을 비활성화하는 단계를 포함한다.
실시예에 있어서, 상기 선택 정보는 테스트 모드에서 상기 안티퓨즈들을 포함하는 반도체 메모리 장치에서 복수의 테스트 모드 레지스터들을 이용하여 수신되고, 상기 테스트 모드에서 상기 반도체 메모리 장치의 노멀 동작과 관련되는 커맨드 경로는 비활성화될 수 있다.
상기 선택 정보를 수신하는 단계는 테스트 모드 신호에 응답하여 상기 복수의 테스트 모드 레지스터들을 활성화하는 단계; 상기 테스트 모드 레지스터들에 상기 선택 정보를 설정하는 단계; 및 상기 선택 정보를 상기 디코더 블록에 전송하는 단계를 포함할 수 있다.
실시예에 있어서, 상기 선택 정보는 테스트 모드에서 반도체 메모리 장치의 복수의 어드레스 핀들을 이용하여 수신되고, 상기 테스트 모드에서 상기 반도체 메모리 장치의 노멀 동작과 관련되는 어드레스 경로는 비활성화될 수 있다.
상기 선택 정보를 수신하는 단계는 테스트 모드 신호에 응답하여 상기 복수의 어드레스 핀들을 통하여 상기 선택 정보를 수신하는 단계; 상기 선택 정보를 상기 복수의 어드레스 핀들 각각에 연결된 복수의 어드레스 버퍼들에 저장하는 단계; 및 상기 선택 정보를 상기 디코더 블록에 전송하는 단계를 포함할 수 있다.
실시예에 있어서, 상기 선택 정보는 테스트 모드에서 반도체 메모리 장치의 복수의 데이터 핀들을 이용하여 수신되고, 상기 테스트 모드에서 상기 반도체 메모리 장치의 노멀 동작과 관련되는 데이터 경로는 비활성화될 수 있다.
상기 선택 정보를 수신하는 단계는 테스트 모드 신호에 응답하여 상기 복수의 데이터 핀들을 통하여 상기 선택 정보를 수신하는 단계; 상기 선택 정보를 상기 복수의 데이터 핀들 각각에 연결된 복수의 데이터 버퍼들에 저장하는 단계; 상기 데이터 버퍼들에 연결된 정렬부에서 상기 선택 정보를 정렬하는 단계; 및 상기 정렬된 선택 정보를 상기 디코더 블록에 전송하는 단계를 포함할 수 있다.
상기 선택 정보는 버스트 모드로 상기 데이터 버퍼들 각각에 저장될 수 있다.
실시예에 있어서, 상기 목적 동작은 상기 선택된 적어도 하나의 안티퓨즈에 대한 프로그램 동작이거나 테스트 동작일 수 있다.
상기 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 안티퓨즈 모니터링 방법은 적어도 하나의 안티퓨즈의 제1 단자에 연결된 안티패드에 프로그램 전압보다 낮은 레벨의 테스트 전압을 인가하는 단계; 상기 적어도 하나의 안티퓨즈의 제2 단자를 접지 전압에 연결하는 단계; 상기 안티패드에서 상기 적어도 하나의 안티퓨즈로부터의 전류를 측정하는 단계; 및 상기 측정된 전류에 기초하여 상기 적어도 하나의 안티퓨즈의 상태를 판별하는 단계를 포함한다.
실시예에 있어서, 상기 적어도 하나의 안티퓨즈는 비-어레이(non-array) 타입으로 구성될 수 있다.
실시예에 있어서, 상기 적어도 하나의 안티퓨즈는 어레이 타입으로 구성될 수 있다.
상기 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 안티퓨즈 모니터링 방법은 적어도 하나의 안티퓨즈의 제1 단자에 연결된 안티패드에 프로그램 전압보다 낮은 레벨의 테스트 전압을 인가하는 단계; 상기 적어도 하나의 안티퓨즈의 제2 단자를 접지 전압에 연결하는 단계; 상기 안티패드와 병렬로 상기 적어도 하나의 안티퓨즈에 연결된 전류 측정 회로에서 저항을 이용하여 상기 적어도 하나의 안티퓨즈로부터 전류를 측정하는 단계; 및 상기 측정된 전류에 기초하여 상기 적어도 하나의 안티퓨즈의 상태를 판별하는 단계를 포함한다.
실시예에 있어서, 상기 안티퓨즈 모니터링 방법은 상기 안티퓨즈를 포함하는 반도체 장치가 패키징된 후인 패키지 레벨에서 수행될 수 있다.
상기 저항은 상기 안티퓨즈를 포함하는 상기 반도체 장치의 어드레스 핀 또는 데이터 마스크 핀에 연결될 수 있다.
본 발명의 실시예들에 따르면 프로그램 시간 또는 테스트 시간을 감축시킬 수 있고, 수율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 안티퓨즈 선택 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 단계(S100)를 구체적으로 나타내는 흐름도이다.
도 3은 본 발명의 다른 실시예에 따른 도 1의 단계(S100)를 구체적으로 나타내는 흐름도이다.
도 4는 본 발명의 또 다른 실시예에 따른 도 1의 단계(S100)를 구체적으로 나타내는 흐름도이다.
도 5는 본 발명의 실시예에 따른 퓨즈 선택 방법을 수행하기 위한 메모리 장치를 나타내는 블록도이다.
도 6은 본 발명의 일 실시예에 따라 도 5의 메모리 장치에서 안티퓨즈를 선택하는 것을 나타낸다.
도 7은 도 6의 메모리 장치의 동작을 나타내는 타이밍도이다.
도 8은 본 발명의 다른 실시예에 따라 도 5의 메모리 장치에서 안티퓨즈를 선택하는 것을 나타낸다.
도 9는 도 8의 메모리 장치의 동작을 나타내는 타이밍도이다.
도 10은 본 발명의 다른 실시예에 따라 도 5의 메모리 장치에서 안티퓨즈를 선택하는 것을 나타낸다.
도 11은 도 10의 메모리 장치의 동작을 나타내는 타이밍도이다.
도 12는 본 발명의 일 실시예에 따른 안티퓨즈 모니터링 방법을 나타내는 흐름도이다.
도 13은 본 발명의 일 실시예에 따라 안티퓨즈를 모니터링하는 것을 나타낸다.
도 14는 본 발명의 다른 실시예에 따라 안티퓨즈를 모니터링하는 것을 나타낸다.
도 15는 본 발명의 다른 실시예에 따라 안티퓨즈를 모니터링하는 것을 나타낸다.
도 16은 본 발명의 다른 실시예에 따른 안티퓨즈 모니터링 방법을 나타내는 흐름도이다.
도 17은 본 발명의 일 실시예에 따른 안티퓨즈 회로를 나타내는 블록도이다.
도 18은 도 17에서 하나의 안티퓨즈 셀과 독출부의 연결 관계를 나타낸다.
도 19는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 나타내는 블록도이다.
도 20은 본 발명의 일 실시예에 따른 리페어 기능을 갖는 메모리 장치를 나타내는 블록도이다.
도 21은 본 발명의 실시예에 따른 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 22는 본 발명의 실시예들에 따른 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일하거나 유사한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 안티퓨즈 선택 방법을 나타내는 흐름도이다.
도 1을 참조하면, 프로그램 또는 테스트 동작을 수행하기 위하여 복수의 안티퓨즈들 중에서 적어도 하나의 안티퓨즈를 선택하기 위해 디코더 블록을 활성화하여 안티퓨즈를 선택하기 위한 선택 정보를 수신한다(S100). 예를 들어, 복수의 안티퓨즈들을 구분하기 위하여 n 비트의 정보가 필요한 경우 상기 선택 정보는 n 비트일 수 있다. 상기 디코더 블록에서 상기 선택 정보를 디코딩하여 복수의 안티퓨즈들 중에서 적어도 하나의 안티퓨즈를 선택한다(S200). 즉 상기 디코더 블록은 n 비트의 선택 정보를 디코딩하여 2n 비트의 디코딩된 선택 정보를 복수의 안티퓨즈들을 구비된 안티퓨즈 어레이에 제공할 수 있고, 상기 2n 비트의 디코딩된 선택 정보에 따라서 복수의 안티퓨즈들 중 프로그램 동작이나 테스트 동작을 수행될 안티퓨즈들이 선택될 수 있다. 선택된 안티퓨즈에 대하여 목적(타겟) 동작을 수행한다(S300). 즉 상기 2n 비트의 디코딩된 선택 정보에 따라서 선택된 안티퓨즈를 프로그램하거나 테스트한다. 선택된 안티퓨즈에 대한 타겟 동작을 수행한 후에 상기 디코더 블록을 비활성화한다(S400). 단계들(S100~S400)은 목적으로 하는 안티퓨즈들 모두에 대한 타겟 동작이 완료될 때까지 반복될 수 있다.
도 2는 본 발명의 일 실시예에 따른 도 1의 단계(S100)를 구체적으로 나타내는 흐름도이다.
도 2에서는 테스트 모드 레지스터들을 이용하여 안티퓨즈 소자들을 선택하는 방법을 보여준다.
도 2를 참조하면, 선택 정보를 수신하기 위하여(S100a), 테스트 모드 신호에 응답하여 복수의 테스트 모드 레지스터들을 활성화한다(S111). 테스트 모드 레지스터들은 반도체 메모리 장치의 모드 레지스터에 포함될 수 있고, 테스트 모드 레지스터들은 테스트 모드 신호의 활성화 구간 동안에만 활성화되고 테스트 모드가 종료되면 초기화될 수 있다. 또한 테스트 모드 신호가 활성화되면 반도체 메모리 장치의 노멀 동작과 관련되는 커맨드 경로들은 비활성화될 수 있다. 테스트 모드 레지스터들에 안티퓨즈 소자들을 선택하기 위한 선택 정보를 설정한다(S112). 테스트 모드 레지스터들에서 상기 디코더 블록으로 선택 정보를 전송한다(S113).
도 3은 본 발명의 다른 실시예에 따른 도 1의 단계(S100)를 구체적으로 나타내는 흐름도이다.
도 3에서는 어드레스 핀들을 이용하여 안티퓨즈 소자들을 선택하는 방법을 보여준다.
도 3을 참조하면, 선택 정보를 수신하기 위하여(S100b), 테스트 모드 신호에 응답하여 복수의 어드레스 핀들을 통하여 선택 정보를 수신한다(S121). 어드레스 핀들을 포함하는 반도체 메모리 장치에서는 상기 테스트 모드 신호가 활성화되는 경우 반도체 메모리 장치의 노멀 동작과 관련되는 어드레스 경로들은 비활성화될 수 있다. 선택 정보를 복수의 어드레스 핀들 각각에 연결된 복수의 어드레스 버퍼들에 저장한다(S122). 복수의 어드레스 버퍼들에서 선택 정보를 상기 디코더 블록에 전송한다(S123).
도 4는 본 발명의 또 다른 실시예에 따른 도 1의 단계(S100)를 구체적으로 나타내는 흐름도이다.
도 4에서는 데이터 핀들을 이용하여 안티퓨즈 소자들을 선택하는 방법을 보여준다.
도 4를 참조하면, 선택 정보를 수신하기 위하여(S100c), 테스트 모드 신호에 응답하여 복수의 데이터 핀들을 통하여 선택 정보를 수신한다(S131). 데이터 핀들을 포함하는 반도체 메모리 장치에서는 상기 테스트 모드 신호가 활성화되는 경우 반도체 메모리 장치의 노멀 동작과 관련되는 데이터 경로들은 비활성화될 수 있다. 선택 정보를 복수의 데이터 핀들 각각에 연결된 복수의 데이터 버퍼들에 저장한다(S132). 여기서 선택 정보는 버스트 모드로 데이터 버퍼들에 저장될 수 있다. 예를 들어 m(m은 n 보다 작은 자연수)의 버스트 길이를 가정할 때, k(k는 n보다 작은 자연수) 개의 데이터 핀들을 통하여 선택 정보를 수신할 수 있다. 수신된 m의 버스트 길이를 갖는 선택 정보는 데이터 버퍼들에 연결된 정렬부에서 n 비트의 선택 정보로 정렬된다(S133). 즉 k 개의 데이터 버퍼들 각각에는 m 비트의 선택 정보가 저장되고 정렬부에서 n 비트의 선택 정보로 정렬된다. 정렬된 선택 정보를 정렬부에서 상기 디코더 블록에 전송한다(S134). 여기서, "핀"이라는 용어는 집적 회로에 대한 전기적 상호접속을 폭넓게 가리키는 것으로서, 예를 들어 패드 또는 집적 회로 상의 다른 전기적 접촉점을 포함한다.
도 5는 본 발명의 실시예에 따른 퓨즈 선택 방법을 수행하기 위한 메모리 장치를 나타내는 블록도이다.
도 5를 참조하면, 메모리 장치(10)는 제어 로직(100), 어드레스 버퍼부(200), 메모리 셀 어레이(140), 입/출력 회로(400) 및 안티퓨즈 회로(300)를 포함하여 구성될 수 있다.
제어 로직(100)은 커맨드 핀들(25)을 통하여 복수의 제어 신호들(20, /CS, /WE, /CAS, /RAS)을 수신하고, 어드레스 핀들(35)을 통하여 어드레스 신호(ADDR1~ADDRn)를 수신하여 수신된 제어 신호들(/CS, /WE, /CAS, /RAS)이 나타내는 커맨드 및 어드레스 신호(ADDR1~ADDRn)에 기초하여 메모리 셀 어레이(140)를 액세스하는 어드레스 디코더(130) 및 안티퓨즈 회로(300)를 제어한다. 또한 제어 로직(100)는 클럭 인에이블 신호(/CKE), 클럭 신호(CK) 및 반전 클럭 신호(/CK)를 수신할 수 있다.
어드레스 버퍼부(200)는 어드레스 핀들(35)을 통하여 어드레스 신호(30)를 수신하고 수신된 어드레스 신호(ADDR1~ADDRn)를 클럭 신호(CK) 또는 반전 클럭 신호(/CK)에 동기하여 제어 로직(100)과 어드레스 디코더(130)에 제공한다.
입/출력 회로(400)는 메모리 셀 어레이(140)에 데이터(40, DQ1~DQk)를 제공하거나 메모리 셀 어레이(140)로부터 데이터(DQ1~DQk)를 제공받아 입출력 핀들(45)을 통하여 외부로 제공한다.
제어 로직(100)은 커맨드 디코더(110) 및 모드 레지스터(120)를 포함한다. 커맨드 디코더(110)는 복수의 제어 신호들(20, /CS, /WE, /CAS, /RAS)이 나타내는 커맨드를 디코딩하여 모드 레지스터 셋(Mode register set; MRS) 커맨드(MRS_CMD)를 모드 레지스터(120)에 제공한다. 모드 레지스터(120)는 커맨드 디코더(110)로부터 제공받은 MRS 커맨드(MRS_CMD)에 응답하여 메모리 장치(10)의 동작 모드를 설정한다. 이러한 동작 모드는 MRS 모드, TMRS 모드, 테스트 모드 및 노멀 동작 모드 등을 포함할 수 있다.
안티퓨즈 회로(300)는 디코더 블록(310) 및 복수의 안티퓨즈들로 구성되는 안티퓨즈 셀들을 포함하는 안티퓨즈 어레이(320)를 포함할 수 있다. 디코더 블록(310)은 테스트 모드에서 활성화되어 안티퓨즈들을 선택하기 위한 복수 비트의 선택 정보(SI)를 디코딩하여 디코딩된 선택 정보(DSI)로서 안티퓨즈 어레이(320)에 제공할 수 있다.
도 5의 메모리 장치는 테스트 모드에서 모드 레지스터(120)에 포함되는 테스트 레지스터들이나 어드레스 핀들(35) 또는 데이터 핀들(45)을 이용하여 복수 비트의 선택 정보(SI)를 수신하고 수신된 선택 정보(SI)를 디코딩하여 안티퓨즈 어레이(320)에서 원하는 안티퓨즈들을 선택하여 프로그램하거나 테스트함으로써 프로그램시간이나 테스트 시간을 단축시킬 수 있고, 어드레스 핀들(35) 또는 데이터 핀들(45)을 이용하기 때문에 면적의 증가도 방지할 수 있다. 테스트 모드 신호(TMS)가 활성화되어 어드레스 디코더(130), 메모리 셀 어레이(140) 및 입출력 회로(400)에 인가되면, 반도체 메모리 장치(10)의 노멀 동작(기입 동작, 독출 동작)과 관련된 커맨드 경로, 어드레스 경로 또는 데이터 경로는 각각 비활성화될 수 있다. 구체적으로 어드레스 디코더(130)는 테스트 모드 신호(TMS)가 활성화되는 경우 비활성화되어 제어 로직(100)으로부터의 커맨드나 어드레스 버퍼부(200)로부터의 어드레스 신호(ADDR1~ADDDRn)를 수신하지 않을 수 있다. 메모리 셀 어레이(140)는 테스트 모드 신호(TMS)가 활성화되는 경우 비활성화되어 입출력 회로(400)로부터의 출력을 수신하지 않을 수 있다. 또한 입출력 회로(400)는 테스트 모드 신호(TMS)가 활성화되는 경우 데이터 핀들(45)을 통하여 수신되는 신호를 디코더 블록(310)에는 제공하고 메모리 셀 어레이(140)에는 제공하지 않을 수 있다.
도 6은 본 발명의 일 실시예에 따라 도 5의 메모리 장치에서 안티퓨즈를 선택하는 것을 나타낸다.
도 6을 참조하면, 모드 레지스터(120)는 복수의 테스트 모드 레지스터들(121~12n)을 포함한다. 먼저 커맨드 디코더(110)는 복수의 제어 신호들(20, /CS, /WE, /CAS, /RAS)이 나타내는 커맨드를 디코딩하여 테스트 모드 신호(TMS)를 활성화한다. 테스트 모드 레지스터들(121~12n) 각각은 테스트 모드 신호(TMS)에 응답하여 활성화되고 어드레스 신호(ADDR1~ADDRn)를 수신하여 선택 정보(SI1~SIn)를 설정하여 디코더 블록(310)에 전송한다. 디코더 블록(310)은 테스트 모드 신호(TMS)에 응답하여 활성화되어 선택 정보(S1~Sn)를 수신하여 디코딩하고 디코딩된 선택 정보(DSI)로서 안티퓨즈 어레이에 제공하여 안티퓨즈를 선택한다. 선택된 안티퓨즈들에 대하여는 제어 로직(100)의 제어에 따라 프로그램 동작이 수행되거나 테스트 동작이 수행될 수 있다.
도 7은 도 6의 메모리 장치의 동작을 나타내는 타이밍도이다.
도 7을 참조하면, 전원 전압(VCCH)이 안정화되고, 메모리 장치의 동작 모드(MODE)가 MRS 모드 TMRS 모드 및 제1 동작 모드(MS1)로 진입한다. 여기서 제1 동작 모드(MS1)는 테스트 모드 레지스터들(121~12n)을 이용하여 안티퓨즈를 선택하는 모드이다. 메모리 장치가 제1 동작 모드(MS1)로 진입하였으므로 도 6을 참조하여 상술한 바와 같이 디코딩된 선택 정보(DSI1~DSIr)에 의하여 안티퓨즈 어레이(320)에서 안티퓨즈들이 선택된다. 안티퓨즈들이 선택되면, 워드라인 선택 신호(SWL) 및 프로그램 신호(PGM)에 의하여 선택된 안티퓨즈들이 프로그램된다. 선택된 안티퓨즈들의 프로그램이 완료되면 메모리 장치의 동작 모드는 TMRS 모드를 벗어난다(TMRS_EXIT). 이 때, 안티퓨즈들이 공통으로 연결된 안티패드(330)에는 메모리 장치가 TMRS 모드로 진입했을 때부터 TMRS 모드를 벗어날 때까지 약 5.5V의 고전압이 인가될 수 있다.
도 8은 본 발명의 다른 실시예에 따라 도 5의 메모리 장치에서 안티퓨즈를 선택하는 것을 나타낸다.
도 8에서는 어드레스 핀들(35)을 이용하여 선택 정보(SI1~SIn)를 수신한다.
도 8을 참조하면, 어드레스 버퍼부(200)는 어드레스 핀들(35) 각각에 연결된 복수의 어드레스 버퍼들(201~20n)을 포함한다. 먼저 커맨드 디코더(110)는 복수의 제어 신호들(20, /CS, /WE, /CAS, /RAS)이 나타내는 커맨드를 디코딩하여 테스트 모드 신호(TMS)를 활성화한다. 어드레스 버퍼들(201~20n) 각각은 테스트 모드 신호(TMS)에 응답하여 어드레스 핀들(35)을 통하여 수신되는 선택 정보(SI1~SIn)를 각각 저장한다. 또한 커맨드 디코더(110)는 복수의 제어 신호들(20, /CS, /WE, /CAS, /RAS)이 나타내는 커맨드를 디코딩하여 디코더 인에이블 신호(AFA)와 디코더 디스에이블 신호(AFP)를 생성한다. 디코더 블록(310)이 디코더 인에이블 신호(AFA)에 응답하여 활성화되고 어드레스 버퍼들(201~20n)에 저장된 선택 정보(SI1~SIn)를 디코딩하여 디코딩된 선택 정보(DSI)로서 안티퓨즈 어레이에 제공하여 안티퓨즈를 선택한다. 선택된 안티퓨즈들에 대하여는 제어 로직(100)의 제어에 따라 프로그램 동작이 수행되거나 테스트 동작이 수행될 수 있다. 선택된 안티퓨즈들이 프로그램되면 디코더 블록(310)은 디코더 디스에이블 신호(AFP)에 응답하여 비활성화된다.
도 9는 도 8의 메모리 장치의 동작을 나타내는 타이밍도이다.
도 9를 참조하면, 전원 전압(VCCH)이 안정화되고, 메모리 장치의 동작 모드(MODE)가 MRS 모드 TMRS 모드 및 제2 동작 모드(MS2)로 진입한다. 여기서 제2 동작 모드(MS2)는 어드레스 핀들(35)을 이용하여 안티퓨즈를 선택하는 모드이다. 메모리 장치가 제2 동작 모드(MS2)로 진입하였으므로 도 8을 참조하여 상술한 바와 같이 디코딩된 선택 정보(DSI)에 의하여 안티퓨즈 어레이(320)에서 안티퓨즈들이 선택된다. 안티퓨즈들이 선택될 때마다, 디코더 인에이블 신호(AFA)와 디코더 디스에이블 신호(AFP)가 활성화될 수 있다. 안티퓨즈들이 선택되면, 워드라인 선택 신호(SWL) 및 프로그램 신호(PGM)에 의하여 선택된 안티퓨즈들이 프로그램된다. 선택된 안티퓨즈들의 프로그램이 완료되면 메모리 장치의 동작 모드는 TMRS 모드를 벗어난다(TMRS_EXIT). 이 때, 안티퓨즈들이 공통으로 연결된 안티패드(330)에는 메모리 장치가 TMRS 모드로 진입했을 때부터 TMRS 모드를 벗어날 때까지 약 5.5V의 고전압이 인가될 수 있다.
도 10은 본 발명의 다른 실시예에 따라 도 5의 메모리 장치에서 안티퓨즈를 선택하는 것을 나타낸다.
도 10에서는 데이터 핀들(45)을 이용하여 선택 정보(SI1~SIn)를 수신한다.
도 10을 참조하면, 입출력 회로(400)는 데이터 핀들(45) 각각에 연결된 복수의 데이터 버퍼들(211~41k)과 정렬부(420)를 포함한다. 먼저 커맨드 디코더(110)는 복수의 제어 신호들(20, /CS, /WE, /CAS, /RAS)이 나타내는 커맨드를 디코딩하여 테스트 모드 신호(TMS)를 활성화한다. 데이터 버퍼들(411~41k) 각각은 테스트 모드 신호(TMS)에 응답하여 어드레스 핀들(35)을 통하여 수신되는 선택 정보(SI1~SIk)를 각각 저장한다. 여기서 선택 정보(SI1~SIk)는 버스트 모드로 데이터 버퍼들(411~41k) 각각에 저장될 수 있다. 정렬부(420)는 버스트 모드로 데이터 버퍼들(411~41k) 각각에 저장된 선택 정보(SI1~SIk)를 정렬하여 정렬된 선택 정보(SI1~SIn)로서 디코더 블록(310)에 전송한다. 또한 커맨드 디코더(110)는 복수의 제어 신호들(20, /CS, /WE, /CAS, /RAS)이 나타내는 커맨드를 디코딩하여 디코더 인에이블 신호(AFW)와 디코더 디스에이블 신호(AFP)를 생성한다. 디코더 블록(310)이 디코더 인에이블 신호(AFA)에 응답하여 활성화되고 정렬부(420)로부터 제공되는 선택 정보(SI1~SIn)를 디코딩하여 디코딩된 선택 정보(DSI)로서 안티퓨즈 어레이에 제공하여 안티퓨즈를 선택한다. 선택된 안티퓨즈들에 대하여는 제어 로직(100)의 제어에 따라 프로그램 동작이 수행되거나 테스트 동작이 수행될 수 있다. 선택된 안티퓨즈들이 프로그램되면 디코더 블록(310)은 디코더 디스에이블 신호(AFP)에 응답하여 비활성화된다.
도 11은 도 10의 메모리 장치의 동작을 나타내는 타이밍도이다.
도 11을 참조하면, 전원 전압(VCCH)이 안정화되고, 메모리 장치의 동작 모드(MODE)가 MRS 모드 TMRS 모드 및 제3 동작 모드(MS3)로 진입한다. 여기서 제3 동작 모드(MS3)는 데이터 핀들(45)을 이용하여 안티퓨즈를 선택하는 모드이다. 메모리 장치가 제3 동작 모드(MS3)로 진입하였으므로 도 10을 참조하여 상술한 바와 같이 선택 정보(SI)는 m의 버스트 길이(BL)를 갖는 버스트 모드로 데이터 핀들(45)을 통하여 수신되고, 디코딩된 선택 정보(DSI)에 의하여 안티퓨즈 어레이(320)에서 안티퓨즈들이 선택된다. 안티퓨즈들이 선택될 때마다, 디코더 인에이블 신호(AFW)와 디코더 디스에이블 신호(AFP)가 활성화될 수 있다. 안티퓨즈들이 선택되면, 워드라인 선택 신호(SWL) 및 프로그램 신호(PGM)에 의하여 선택된 안티퓨즈들이 프로그램된다. 선택된 안티퓨즈들의 프로그램이 완료되면 메모리 장치의 동작 모드는 TMRS 모드를 벗어난다(TMRS_EXIT). 이 때, 안티퓨즈들이 공통으로 연결된 안티패드(330)에는 메모리 장치가 TMRS 모드로 진입했을 때부터 TMRS 모드를 벗어날 때까지 약 5.5V의 고전압이 인가될 수 있다.
일반적으로 메모리 장치를 테스트하는 경우에 하나의 테스트 장치로 복수의 메모리 장치들을 테스트한다. 이 때, 복수의 메모리 장치들 각각의 어드레스 핀들과 커맨드 핀들에는 공통으로 테스트 관련 신호들을 인가받고 데이터 핀들은 개별적으로 테스트 관련 신호들을 인가받는다. 따라서 도 10 및 도 11에서와 같이 데이터 핀들을 이용하여 안티퓨즈를 선택하는 경우에는 하나의 장치로 복수의 메모리 장치들에서 원하는 안티퓨즈들을 동시에 선택하여 프로그램하거나 테스트할 수 있어 이에 소요되는 시간을 감소시킬 수 있어 비용을 감소시킬 수 있다.
도 1 내지 도 11을 참조한 설명에서 디코더 블록(310)에서 선택 정보(SI)를 디코딩하였지만 실시예에 따라서 도 5의 어드레스 디코더(130)에서 선택 정보(SI)를 디코딩할 수도 있다. 즉 테스트 모드 신호(TMS)가 활성화되는 경우 어드레스 디코더(130)는 선택 정보(SI)를 수신하여 디코딩하고 디코딩된 선택 정보(DSI)를 메모리 셀 어레이(140)가 아닌 안티퓨즈 어레이(320)에 제공할 수 있다. 이를 위하여 어드레스 디코더(130)는 멀티플렉서나 스위치와 같은 선택 회로를 포함하여 노멀 모드에서는 어드레스를 디코딩하여 메모리 셀 어레이(140)에 제공하고 테스트 모드에서는 선택 신호(SI)를 디코딩하여 안티퓨즈 어레이(320)에 제공할 수 있다.
반도체 장치, 특히 메모리 장치는 제조 시에 수많은 메모리 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 메모리 셀에만 결함이 발생하였는데도 불구하고 메모리 장치 전체를 불량품으로 폐기하는 것은 생산성 측면에서 비효율적이다. 따라서 현재는 메모리 소자 내에 미리 제조해 둔 리던던시 셀(redundancy cell)을 이용하여 불량 메모리 셀을 대체함으로써, 전체 소자를 되살려 주는 방식으로 수율(yield)을 향상시키고 비용을 절감하고 있다.
리던던시 셀을 이용한 리페어 작업은 일정 메모리 셀 어레이(memory cell array)마다 리던던시 로우(redundancy Row)와 리던던시 칼럼(redundancy column)을 미리 제조해둠으로서, 결함이 발생된 불량 메모리 셀이 존재하는 메모리 셀의 로우 또는 칼럼을 리던던시 로우 또는 리던던시 칼럼으로 대체하는 방식이다. 예를 들어, 웨이퍼 가공 완료 후 테스트를 통해 불량 메모리 셀이 발견되면, 불량 메모리 셀에 대한 어드레스를 리던던시 셀의 어드레스로 바꾸어 주는 프로그램 동작을 내부회로에서 수행하게 된다. 따라서 반도체 메모리 장치의 실제 사용시에 불량 라인에 해당하는 어드레스 신호가 입력되면 이 불량 라인을 액세스하는 대신에 리던던시 라인을 액세스하도록 하는 것이다.
통상적인 리페어 작업은 퓨즈(fuse)를 많이 이용한다. 그러나 퓨즈를 이용하여 반도체 소자를 리페어하는 방식은 웨이퍼 상태에서 리페어를 하기 때문에, 패키지까지 완료된 상태에서 불량 셀이 존재하는 것으로 판명된 경우에는 적용할 수 없는 한계가 존재한다. 따라서 이러한 한계를 극복할 필요가 있는데, 퓨즈 방식의 한계를 극복하기 위한 것으로 개발된 것이 안티퓨즈(Antifuse) 방식이다.
안티퓨즈는 패키지 단계에서도 간단하게 결함 구제를 위한 프로그램을 할 수 있다. 일반적으로 안티퓨즈 소자는 퓨즈 소자와 반대되는 전기적 특성을 갖는다. 즉, 안티퓨즈는 일반적으로 저항성 퓨즈 소자로써, 프로그램 되지않은 상태에서는 높은 저항(예를 들면, 100MΩ)을 가지며 프로그램 동작 이후에는 낮은 저항(예를 들면, 100KΩ이하)을 가지게 된다. 안티퓨즈 소자는 일반적으로 이산화규소(SiO2), 실리콘 나이트라이드(silicon nitride), 탄탈륨 옥사이드(tantalum oxide) 또는 ONO(silicon dioxide - silicon nitride - silicon dioxide)와 같은 유전체가 두 개의 도전체 사이에 끼어 있는 복합체 등과 같은 매우 얇은 유전체 물질로 구성된다. 안티퓨즈의 프로그램 동작은 충분한 시간 동안 안티퓨즈 단자들을 통해 고전압(예를 들면 5.5V)을 인가하여 양 도전체 사이의 유전체를 파괴하는 방식으로 프로그래밍한다. 따라서, 안티퓨즈가 프로그램되면 안티퓨즈의 양 단의 도전체가 단락되어 저항은 작은 값이 된다. 따라서 안티퓨즈의 기본 상태는 전기적으로 오픈 상태이며, 고전압이 인가되어 프로그래밍 되면 전기적으로 단락 상태이다.
도 12는 본 발명의 일 실시예에 따른 안티퓨즈 모니터링 방법을 나타내는 흐름도이다.
도 12를 참조하면, 안티퓨즈를 모니터링하기 위하여 적어도 하나의 안티퓨즈의 제1 단자에 연결된 안티패드에 프로그램 전압보다 낮은 레벨의 테스트 전압을 인가한다(S510). 상기 테스트 전압의 레벨은 상기 안티퓨즈 소자의 유전체 물질이 절연 파괴되지 않을 정도의 레벨이다. 상기 적어도 하나의 안티퓨즈의 제2 단자를 접지 전압에 연결한다(S520). 안티퓨즈의 제1 단자에 테스트 전압이 인가되고 제2 단자가 접지 단자에 연결되면, 안티퓨즈에 포함되는 유전체 물질에 소프트 브레이크다운(soft break down) 현상이 발생하여 안티퓨즈에 전류가 흐르게 된다. 상기 안티퓨즈로부터 흐르는 전류를 상기 안티패드에서 측정한다(S530). 상기 측정된 전류에 기초하여 상기 안티퓨즈의 상태를 판별한다(S540). 예를 들어, 안티퓨즈들에 대한 프로그램 동작을 수행하기 전에 상기 테스트 전압을 인가하여 전류를 측정하고, 측정된 전류가 일정 기준값 이상인 안티퓨즈들을 초기 결함을 가지고 있으므로 정상적인 안티퓨즈들로 대체할 수 있다. 예를 들어, 안티퓨즈들에 대한 프로그램 동작을 수행하고 난 후에 상기 테스트 전압을 인가하여 전류를 측정하고, 측정된 전류가 일정 기준값 미만인 안티퓨즈들은 제대로 프로그램되지 않았으므로 재프로그램할 수 있다. 또한 프로그램 과정에서 선택되지 않은 안티퓨즈 셀들에 상기 테스트 전압을 인가하여 전류를 측정하고, 측정된 전류가 일정 기준값 이상인 안티퓨즈들은 초기 결함으로 인하여 상기 프로그램에 의하여 영향을 받았으므로 정상적인 안티퓨즈들로 대체할 수 있다.
도 13은 본 발명의 일 실시예에 따라 안티퓨즈를 모니터링하는 것을 나타낸다.
도 13에서는 안티퓨즈들이 비어레이(non-array) 구조로 구성된 경우의 실시예이다.
도 13을 참조하면, 안티퓨즈 회로는 안티패드(605)에 병렬로 연결되는 안티퓨즈 셀들(610, 620)을 포함한다. 안티퓨즈 셀(610)은 안티패드(605)에 제1 단자가 연결되는 안티퓨즈(611) 및 엔모스 트랜지스터들(612~614)을 포함한다. 엔모스 트랜지스터(612)는 제1 노드(N11)에서 안티퓨즈(611)의 제2 단자와 연결되고, 게이트에는 전압(Vpp)이 인가된다. 따라서 엔모스 트랜지스터(612)는 전압(Vpp)에 의하여 항상 턴-온 상태이다. 엔모스 트랜지스터(613)는 엔모스 트랜지스터(612)의 게이트와 소스에 연결되고 게이트에는 프리차지 전압(PCHG)이 인가된다. 엔모스 트랜지스터(614)는 제2 노드(N12)와 접지 사이에 연결된다. 엔모스 트랜지스터(614)는 제2 노드(N12)에서 엔모스 트랜지스터들(612, 613)과 연결되고 게이트에는 프로그램 신호(PGM1)가 인가된다. 엔모스 트랜지스터(613)는 프리차지 전압(PCHG)에 응답하여 제2 노드(N12)를 플로팅 상태로 유지시킨다.
안티퓨즈 셀(620)은 안티패드(605)에 제1 단자가 연결되는 안티퓨즈(621) 및 엔모스 트랜지스터들(622~624)을 포함한다. 엔모스 트랜지스터(622)는 제1 노드(N21)에서 안티퓨즈(621)의 제2 단자와 연결되고, 게이트에는 전압(Vpp)이 인가된다. 따라서 엔모스 트랜지스터(622)는 전압(Vpp)에 의하여 항상 턴-온 상태이다. 엔모스 트랜지스터(623)는 엔모스 트랜지스터(622)의 게이트와 소스에 연결되고 게이트에는 프리차지 전압(PCHG)이 인가된다. 엔모스 트랜지스터(624)는 제2 노드(N22)에서 엔모스 트랜지스터들(622, 623)과 연결되고 게이트에는 프로그램 신호(PGM1)가 인가된다. 엔모스 트랜지스터(623)는 프리차지 전압(PCHG)에 응답하여 제2 노드(N22)를 플로팅 상태로 유지시킨다.
안티패드(605)에 프로그램 전압보다 낮은 레벨의 테스트 전압(VTST)이 인가된 후 프로그램 신호(PGM1)가 하이 레벨이 되어 엔모스 트랜지스터(614)가 턴-온되면 안티패드(605)로부터 안티퓨즈(611)를 거쳐 접지로의 전류 경로(615)가 형성되어 전류가 흐르게 된다. 이러한 전류를 안티패드(605)에서 측정하고 측정된 전류의 크기에 기초하여 안티퓨즈(611)의 상태를 판별할 수 있다.
도 14는 본 발명의 다른 실시예에 따라 안티퓨즈를 모니터링하는 것을 나타낸다.
도 14에서는 안티퓨즈들이 어레이(array) 구조로 구성된 경우의 실시예이다.
도 14를 참조하면, 안티퓨즈 회로는 안티패드(705)와 엔모스 트랜지스터(730) 사이에 병렬로 연결되는 안티퓨즈 셀들(710, 720)을 포함한다. 안티퓨즈 셀(710)은 안티패드(705)에 제1 단자가 연결되는 안티퓨즈(711) 및 엔모스 트랜지스터들(712~714)을 포함한다. 엔모스 트랜지스터(712)는 제1 노드(N11)에서 안티퓨즈(711)의 제2 단자와 연결되고, 게이트에는 전압(Vpp)이 인가된다. 따라서 엔모스 트랜지스터(712)는 전압(Vpp)에 의하여 항상 턴-온 상태이다. 엔모스 트랜지스터(713)는 엔모스 트랜지스터(712)의 게이트와 소스에 연결되고 게이트에는 프리차지 전압(PCHG)이 인가된다. 엔모스 트랜지스터(713)는 프리차지 전압(PCHG)에 응답하여 제2 노드(N12)를 플로팅 상태로 유지시킨다. 엔모스 트랜지스터(714)는 제2 노드(N12)와 공통 노드(NC) 사이에 연결된다. 엔모스 트랜지스터(714)는 제2 노드(N12)에서 엔모스 트랜지스터들(712, 713)과 연결되고, 공통 노드(NC)에서는 엔모스 트랜지스터(730)에 연결되고 게이트에는 워드라인 선택 신호(SWL1)가 인가된다. 엔모스 트랜지스터(730)는 공통노드(NC)와 접지 사이에 연결된다.
안티퓨즈 셀(720)은 안티패드(705)에 제1 단자가 연결되는 안티퓨즈(721) 및 엔모스 트랜지스터들(722~724)을 포함한다. 엔모스 트랜지스터(722)는 제1 노드(N21)에서 안티퓨즈(721)의 제2 단자와 연결되고, 게이트에는 전압(Vpp)이 인가된다. 따라서 엔모스 트랜지스터(722)는 전압(Vpp)에 의하여 항상 턴-온 상태이다. 엔모스 트랜지스터(723)는 엔모스 트랜지스터(722)의 게이트와 소스에 연결되고 게이트에는 프리차지 전압(PCHG)이 인가된다. 엔모스 트랜지스터(723)는 프리차지 전압(PCHG)에 응답하여 제2 노드(N22)를 플로팅 상태로 유지시킨다. 엔모스 트랜지스터(724)는 제2 노드(N22)와 공통 노드(NC) 사이에 연결된다. 엔모스 트랜지스터(724)는 제2 노드(N12)에서 엔모스 트랜지스터들(722, 723)과 연결되고, 공통 노드(NC)에서는 엔모스 트랜지스터(730)에 연결되고 게이트에는 워드라인 선택 신호(SWL2)가 인가된다.
안티패드(705)에 프로그램 전압보다 낮은 레벨의 테스트 전압(VTST)이 인가된 후 워드 라인 선택 신호(SWL1)와 프로그램 신호(PGM)가 하이 레벨이 되어 엔모스 트랜지스터들(714, 730)이 턴-온되면 안티패드(705)로부터 안티퓨즈(711)를 거쳐 접지로의 전류 경로(715)가 형성되어 전류가 흐르게 된다. 이러한 전류를 안티패드(705)에서 측정하고 측정된 전류의 크기에 기초하여 안티퓨즈(711)의 상태를 판별할 수 있다.
도 13 및 도 14는 웨이퍼 레벨에서 안티퓨즈를 모니터링 할 때 적용될 수 있다.
도 15는 본 발명의 다른 실시예에 따라 안티퓨즈를 모니터링하는 것을 나타낸다.
도 15는 안티퓨즈 셀들(710, 720)에 안티패드(705) 병렬로 연결된 전류 측정 회로(750)와 접지 패드(GND, 743)에 안티패드 노드(AFN) 사이에 트랜지스터들(741, 742)을 포함한다는 점에서 도 14와 차이가 있다. 전류 측정 회로(750)는 안티패드 노드(AFN)와 어드레스 핀 또는 데이터 마크스 핀으로 구현될 수 있는 핀(760) 사이에 연결된다. 전류 측정 회로(750)는 안티패드 노드(AFN)와 핀(760) 사이에 연결된 엔모스 트랜지스터들(751, 752), 피모스 트랜지스터(753) 및 저항(854)을 포함한다. 엔모스 트랜지스터(751)의 게이트에는 전압(Vpp)이 인가되어 엔모스 트랜지스터(751)는 항상 턴 온 상태이고, 엔모스 트랜지스터(752)와 피모스 트랜지스터(753)의 게이트들에는 각각 반대되는 로직 레벨을 갖는 제어 신호들(CTR, CTRB)이 인가된다. 엔모스 트랜지스터(741)의 게이트에는 전압(Vpp)이 인가되어 엔모스 트랜지스터(751)는 항상 턴 온 상태이고, 엔모스 트랜지스터(742)에는 프로그램 신호(PGM)의 반전 신호(PGMB)가 인가된다.
안티패드(705)에는 프로그램 전압보다 낮은 레벨의 테스트 전압(VTST)이 인가되고, 워드라인 선택 신호(SWL1)와 프로그램 신호(PGM)가 하이 레벨이 되어 도 14를 참조하여 설명한 바와 같이 안티퓨즈 셀(710)에 전류 경로가 형성되어 안티퓨즈(711)로부터의 전류가 전류 측정 회로(750)로 흘러들어간다. 이 때 제어 신호(CTR)가 하이 레벨이 되어 핀(760)에 연결된 저항(754)에 흐르는 전류를 측정한다. 측정된 전류의 크기에 기초하여 안티퓨즈(711)의 상태를 판별한다. 프로그램 신호(PGM)가 하이 레벨이 되는 경우 반전 프로그램 신호(PGMB)는 로우 레벨이 되어 엔모스 트랜지스터(742)가 턴-온되므로 접지 패드(743)에서 안티퓨즈 셀(710)의 센싱 동작을 수행할 수 있다.
웨이퍼 레벨에서 안티퓨즈(711)의 상태를 판별하기 위한 전류 측정 모드에서는 엔모스 트랜지스터(752)는 턴-오프되고 피모스 트랜지스터(753)는 턴-오프되고 엔모스 트랜지스터(742)는 턴 오프되고 안티패드(705)에 약 1.2V의 테스트 전압(VTST)이 인가된다. 웨이퍼 레벨에서 프로그램 동작을 수행한 후 안티퓨즈(711)의 상태를 판별하기 위한 프로그램 모드에서는 엔모스 트랜지스터(752)는 턴-오프되고 피모스 트랜지스터(753)는 턴-오프되고 엔모스 트랜지스터(742)는 턴-오프되고 안티패드(705)에 약 5.5V의 프로그램 전압이 인가된다.
패키지 레벨에서 안티퓨즈(711)의 상태를 판별하기 위한 전류 측정 모드에서는 엔모스 트랜지스터(752)는 턴-온되고 피모스 트랜지스터(753)는 턴-온되고 엔모스 트랜지스터(742)는 턴 오프되고 안티패드(705)에 약 1.2V의 테스트 전압(VTST)이 인가된다. 패키지 레벨에서 프로그램 동작을 수행한 후 안티퓨즈(711)의 상태를 판별하기 위한 프로그램 모드에서는 엔모스 트랜지스터(752)는 턴-오프되고 피모스 트랜지스터(753)는 턴-오프되고 엔모스 트랜지스터(742)는 턴-오프되고 안티패드(705)에 약 5.5V의 프로그램 전압이 인가된다.
안티퓨즈(711)의 상태를 센싱하기 위한 노멀 모드에서는 엔모스 트랜지스터(752)는 턴-오프되고 피모스 트랜지스터(753)는 턴-오프되고 엔모스 트랜지스터(742)는 턴-온되고, 안티패드(705)는 그라운드에 연결된다.
도 15의 실시예는 웨이퍼 레벨이나 패키지 레벨에서 안티퓨즈를 모니터링할 때 적용될 수 있다. 즉 메모리 장치의 패키지에 포함되어 있는 어드레스 핀 또는 데이터 마크스 핀으로 구현될 수 있는 핀(760)에 연결된 전류 측정 회로(750)를 이용한다.
도 16은 본 발명의 다른 실시예에 따른 안티퓨즈 모니터링 방법을 나타내는 흐름도이다.
도 15 및 도 16을 참조하면, 안티퓨즈를 모니터링하기 위하여 안티퓨즈(711)의 제1 단자에 연결된 안티패드(705)에 프로그램 전압보다 낮은 레벨의 테스트 전압(VTST)을 인가한다(S610). 안티퓨즈(711)의 제2 단자를 접지 전압에 연결한다(S620). 안티패드(705)와 병렬로 안티퓨즈(711)에 연결된 전류 측정 회로(750)에서 저항(754)을 이용하여 안티퓨즈(711)로부터 전류를 측정한다(S630). 측정된 전류에 기초하여 안티퓨즈(711)의 상태를 판별한다()S640). 메모리 장치가 패키지된 이후 프로그램되는 경우 도 16의 방법을 사용하여 결함이 있는 안티퓨즈들을 선별할 수 있다.
도 17은 본 발명의 일 실시예에 따른 안티퓨즈 회로를 나타내는 블록도이다.
도 17을 참조하면, 안티퓨즈 회로(800)는 복수의 안티퓨즈 셀들(810)이 매트릭스 형상으로 배치된 안티퓨즈 어레이(803) 및 프로그램 신호(PGM1~PGMp)에 응답하여 안티퓨즈 셀들(810)을 칼럼 방향으로 프로그램하기 위한 프로그램부들(830) 및 안티퓨즈 셀들(810)에 저장된 데이터를 칼럼 방향으로 독출하기 위한 독출부들(820)을 포함한다. 안티퓨즈 셀들(810) 각각은 안티퓨즈(811)와 선택 트랜지스터(812)를 포함할 수 있다. 안티퓨즈(811)의 제1 단자는 안티패드(805)에 연결되고, 제2 단자는 선택 트랜지스터(812)의 제1 단자에 연결된다. 선택 트랜지스터(812)의 게이트는 워드라인들(WL1~WLq) 각각에 연결되어 워드라인 선택 신호(SWLj)를 인가받을 수 있다. 선택 트랜지스터(812)의 제2 단자는 각 칼럼별로 상응하는 프로그램부(830)와 독출부(820)에 연결될 수 있고, 프로그램부(830)들 각각은 프로그램 신호들(PGM1~PGMp) 각각을 게이트로 수신하고 드레인은 선택 트랜지스터(812)의 제2 단자에 연결되고 소스는 접지에 연결되는 엔모스 트랜지스터로 구성될 수 있다.
도 18은 도 17에서 하나의 안티퓨즈 셀과 독출부의 연결 관계를 나타낸다.
도 18을 참조하면, 안티퓨즈 셀(850)은 안티패드(805)에 제1 단자가 연결되는 안티퓨즈(851) 및 엔모스 트랜지스터들(852~854)을 포함한다. 엔모스 트랜지스터(852)는 제1 노드(N1)에서 안티퓨즈(851)의 제2 단자와 연결되고, 게이트에는 전압(Vpp)이 인가된다. 따라서 엔모스 트랜지스터(852)는 전압(Vpp)에 의하여 항상 턴-온 상태이다. 엔모스 트랜지스터(853)는 엔모스 트랜지스터(852)의 게이트와 소스에 연결되고 게이트에는 프리차지 전압(PCHG)이 인가된다. 엔모스 트랜지스터(853)는 프리차지 전압(PCHG)에 응답하여 제2 노드(N2)를 플로팅 상태로 유지시킨다. 엔모스 트랜지스터(854)는 제2 노드(N2)와 공통 노드(NC) 사이에 연결된다. 엔모스 트랜지스터(854)는 제2 노드(N2)에서 엔모스 트랜지스터들(852, 853)과 연결되고, 공통 노드(NC)에서는 엔모스 트랜지스터(855)에 연결되고 게이트에는 워드라인 선택 신호(SWLi)가 인가된다. 엔모스 트랜지스터(855)는 공통노드(NC)와 접지 사이에 연결되고 게이트에는 프로그램 신호(PGMj)가 인가된다.
독출부(820)는 제2 노드(N2)에 연결되는 스위칭 트랜지스터(821), 피모스 트랜지스터들(822~825), 엔모스 트랜지스터들(826, 827) 및 인버터(828)를 포함할 수 있다.
피모스 트랜지스터(824)는 전원전압(VEXT)과 제3 노드(N3) 사이에 연결되고 게이트에는 전원 안정화 신호(INTB)가 인가된다. 피모스 트랜지스터(822)는 전원전압(VEXT)과 제5 노드(N5) 사이에 연결되고, 게이트로는 제어 신호(CCS1)가 인가된다. 피모스 트랜지스터(823)는 전원전압(VEXT)과 제5 노드(N5) 사이에 연결되고, 게이트로는 제어 신호(CCS2)가 인가된다. 피모스 트랜지스터(825)는 제5 노드(N5)와 제3 노드(N3) 사이에 연결된다. 엔모스 트랜지스터(826)는 제3 노드(N3)와 엔모스 트랜지스터(827) 사이에 연결되고 게이트로는 전원 안정화 신호(INTB)가 인가된다. 엔모스 트랜지스터(827)는 엔모스 트랜지스터(826)와 접지 전압 사이에 연결된다. 인버터(828)는 제3 노드(N3)와 제4 노드(N4) 사이에 연결된다. 제4 노드(N4)는 피모스 트랜지스터(825)의 게이트와 엔모스 트랜지스터(827)의 게이트에 연결된다. 또한 제4 노드(N4), 즉 인버터(828)의 출력은 데이터 핀(829)에 연결된다.
스위칭 트랜지스터(821)는 파워업 신호(PR)에 응답하여 제2 노드(N2)와 제3 노드(N3)를 스위칭한다. 파워업 신호(PR)는 전원인가 초기에 전원전압(VEXT)이 상승함에 따라 상승하다가 전원전압(VEXT)이 일정 레벨에 도달하여 유지되면 소정 시간 동안만 전원전압(VEXT)과 동일하게 일정하게 유지된다. 따라서 전원전압(VEXT)가 인가되면 파워업 신호(PR)가 상승하여 일정 레벨로 유지됨에 따라 제3 노드(N3)에서 제2 노드(N2)로 전류가 흐를 수 있다.
안티퓨즈(851)를 프로그램하는 경우에는 안티패드(805)에는 고전압이 인가되고 프로그램하지 않는 경우에는 접지 전압이 인가된다.
안티퓨즈(851)가 프로그램되는 경우 독출부(820)는 전원인가 초기에 전원전압(VEXT)가 상승함에 따라 제3 노드(N3)를 프리차지한다. 이 때 전원 안정화 신호(INTB)는 전원전압(VEXT)이 상승하는 동안 로우 레벨로 유지되다가 전원전압(VEXT)이 일정한 레벨로 유지되면 하이 레벨로 천이한다. 전원 인가 초기에 전원 안정화 신호(INTB)가 로우 레벨이므로 피모스 트랜지스터(824)를 통하여 전류 경로가 형성된다.　또한 파워업 신호(PR)가 전원전압(VEXT)가 상승함에 따라 상승하므로 스위칭 트랜지스터(821)를 통하여 전류가 제2 노드(N2)로 흐르게 된다. 엔모스 트랜지스터(852)의 게이트가 전압(Vpp)에 연결되어 있으므로 전류가 안티퓨즈(851)로 흐르게 된다.
안티퓨즈(851)가 프로그램밍되어 있어 저항값이 작으므로 제2 노드(N2)의 전압은 소정의 레벨 이상으로 올라가지 않는다. 스위칭 트랜지스터(821)가 제2 노드(N2)와 제3 노드(N3)를 연결하므로 제2 노드(N2)의 전압에 따라 제3 노드(N3)의 전압이 하강하게 된다. 전원전압(VEXT)이 안정화되어 전원 안정화 신호(INTB)가 하이 레벨이 되면 피모스 트랜지스터(824)는 턴-오프되고 엔모스 트랜지스터(826)는 턴-온된다. 제3 노드(N3)의 전압이 하강하므로 인버터(828)는 하이 레벨의 신호를 출력하고, 엔모스 트랜지스터(827)가 턴-온되고 피모스 트랜지스터(825)는 턴-오프되어 제3 노드(N3)의 전압을 로우 레벨로 안정화시킨다. 따라서 안티퓨즈(851)가 정상적으로 프로그램된 경우 데이터 핀(829)에는 하이 레벨의 신호가 출력된다.
피모스 트랜지스터(822, 823)들은 제어 신호들(CCS1, CCS2)에 응답하여 제5 노드(N5)에 공급되는 전류의 양을 조절함으로써 독출부(820)에서 감지할 수 있는 데이터의 레인지를 가변시킬 수 있다.
이와는 반대로 안티퓨즈(851)가 프로그램되지 않은 경우 데이터 핀(829)에는 로우 레벨의 신호가 출력된다.
따라서 도 17 및 도 18을 참조하여 설명한 바와 같이, 안티퓨즈 어레이(803)를 프로그램한 후 독출부(820)를 통하여 안티퓨즈 셀들(810) 각각의 데이터에 기초하여 안티퓨즈들(811) 각각의 상태를 파악할 수 있다.
도 19는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 나타내는 블록도이다.
도 19를 참조하면, 비휘발성 메모리 장치(900)는 컨트롤러(910) 및 안티퓨즈 어레이(920)를 포함한다.
안티퓨즈 어레이(920)는 복수의 안티퓨즈 셀들을 포함한다. 안티퓨즈 어레이(920)는 도 17에 도시된 안티퓨즈 어레이(803)와 동일한 구성을 갖을 수 있다. 안티퓨즈 어레이(920)에 포함되는 복수의 안티퓨즈 셀들은 도 18의 안티퓨즈 셀(850)과 동일한 구성을 가질 수 있다.
컨트롤러(910)는 복수의 워드라인들(WL)을 통해 안티퓨즈 어레이(920)에 연결된다. 컨트롤러(2000)는 동작 모드에 따라 안티퓨즈 어레이(920)에 프로그래밍 동작을 수행하거나 안티퓨즈 어레이(920)로부터 데이터 독출 동작을 수행한다. 이를 위하여 컨트롤러(910)는 어드레스(ADDR)와 데이터(DATA)를 수신하고 안티퓨즈 어레이(920)에 프로그램 신호(PGM)와 워드라인 선택 신호(SWL)를 인가할 수 있다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치(900)는 저장 소자로서 안티퓨즈 셀(850)을 사용하므로, 사용자가 원하는 내용을 한번만 저장할 수 있는 일회 프로그램 가능(One Time Programmable, OTP) 메모리로 사용될 수 있다. 예를 들어, 비휘발성 메모리 장치(900)는 전자기기에서 시스템 정보를 저장하는 ROM(Read Only Memory)으로 사용될 수도 있고, IC(Integrated Circuit)에서 저작권 침해 방지를 위한 식별번호를 저장하는 용도로 사용될 수도 있다.
또한 컨트롤러(910)는 도 17의 프로그램부(830)와 독출부(820)를 포함하여 안티퓨즈 어레이(920)를 프로그램한 후 독출부(820)를 통하여 안티퓨즈 셀(810) 각각의 데이터에 기초하여 안티퓨즈들(811) 각각의 상태를 파악할 수 있다.
도 20은 본 발명의 일 실시예에 따른 리페어 기능을 갖는 메모리 장치를 나타내는 블록도이다.
도 20을 참조하면, 리페어 기능을 갖는 메모리 장치(1100)는 메모리 셀 어레이(1130), 컨트롤러(1110) 및 리던던시(redundancy) 회로(1120)를 포함한다.
메모리 셀 어레이(1130)는 노말 메모리 셀들(1140) 및 리던던시 메모리 셀들(1150)을 포함한다. 리던던시 메모리 셀들(1150)은 노말 메모리 셀들(1140) 중에서 페일(fail)셀들을 대체하는 역할을 한다.
컨트롤러(1110)는 외부로부터 수신되는 어드레스(ADDR)에 기초하여 노말 메모리 셀들(1140)에 데이터(DATA)를 기입하거나 노말 메모리 셀들(1140)로부터 데이터(DATA)를 독출하여 외부로 제공한다.
리던던시 회로(1120)는 복수의 안티퓨즈 셀들(810)을 포함하고, 복수의 안티퓨즈 셀들(810)에 노말 메모리 셀들(1140) 중에서 페일셀의 주소를 저장한다. 리던던시 회로(1120)는 복수의 안티퓨즈 셀들(810)에 저장된 페일셀의 주소를 사용하여 외부로부터 수신되는 어드레스(ADDR)가 상기 페일셀의 주소와 일치하는지 여부를 판단한다. 리던던시 회로(1120)는 어드레스(ADDR)가 상기 페일셀의 주소와 일치하는 경우, 디스에이블 신호(DIS)를 컨트롤러(1110)에 제공하고, 상기 페일셀에 대응되는 리던던시 메모리 셀(1150)에 데이터(DATA)를 기입하거나 리던던시 메모리 셀(1150)로부터 데이터를 독출하여 외부로 제공한다. 또한 리던던시 회로(1120)는 도 17의 프로그램부(830)와 독출부(820)를 포함하여 안티퓨즈 셀들(810)을 프로그램한 후 독출부(820)를 통하여 안티퓨즈 셀(810) 각각의 데이터에 기초하여 안티퓨즈들(811) 각각의 상태를 파악할 수 있다.
컨트롤러(1110)는 리던던시 회로(1120)로부터 디스에이블 신호(DIS)를 수신하는 경우 동작을 멈춘다.
본 발명의 일 실시예에 따른 리페어 기능을 갖는 메모리 장치(1100)는 동적 랜덤 액세스 메모리(Dynamic Random Access Memory, DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory, SRAM), 상변화 메모리 (Phase Random Access Memory, PRAM), 강유전체 메모리(Ferroelectric Random Access Memory, FRAM), 저항 메모리(Resistive Random Access Memory, RRAM) 및 자기 메모리(Magnetic Random Access Memory, MRAM)를 포함하는 모든 형태의 메모리 장치일 수 있다.
도 21은 본 발명의 실시예에 따른 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 21을 참조하면, 모바일 시스템(1200)은 어플리케이션 프로세서(1210), 통신(Connectivity)부(1220), 메모리 장치(1230), 비휘발성 메모리 장치(1240), 사용자 인터페이스(1250) 및 파워 서플라이(1260)를 포함한다. 실시예에 따라, 모바일 시스템(1200)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템일 수 있다.
어플리케이션 프로세서(1210)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(1210)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(1210)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(1210)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
통신부(1220)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 통신부(1220)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다. 예를 들어, 통신부(1220)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GPRS, WCDMA, HSxPA 등의 통신을 지원할 수 있다.
메모리 장치(1230)는 어플리케이션 프로세서(1210)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다. 예를 들어, 메모리 장치(1230)는 DDR SDRAM, LPDDR SDRAM, GDDR SDRAM, RDRAM 등과 같은 동적 랜덤 액세스 메모리일 수 있다. 메모리 장치(1230)는 도 1 내지 도 20을 참조하여 설명한 안티퓨즈를 포함하여 프로그램 시간을 단축할 수 있고 수율을 높일 수 있다.
비휘발성 메모리 장치(1240)는 모바일 시스템(1200)을 부팅하기 위한 부트 이미지를 저장할 수 있다. 예를 들어, 비휘발성 메모리 장치(1240)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리로 구현될 수 있다.
사용자 인터페이스(1250)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다. 파워 서플라이(1260)는 모바일 시스템(1200)의 동작 전압을 공급할 수 있다. 또한, 실시예에 따라, 모바일 시스템(1200)은 카메라 이미지 프로세서(Camera Image Processor; CIS)를 더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
모바일 시스템(1200) 또는 모바일 시스템(1200)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
도 22는 본 발명의 실시예들에 따른 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 22를 참조하면, 컴퓨팅 시스템(1300)은 프로세서(1310), 입출력 허브(1320), 입출력 컨트롤러 허브(1330), 적어도 하나의 메모리 모듈(1340) 및 그래픽 카드(1350)를 포함한다. 실시예에 따라, 컴퓨팅 시스템(1300)은 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(1310)는 특정 계산들 또는 태스크들과 같은 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(1310)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(1310)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 프로세서(1310)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 도 22에는 하나의 프로세서(1310)를 포함하는 컴퓨팅 시스템(1300)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(1300)은 복수의 프로세서들을 포함할 수 있다. 또한, 실시예에 따라, 프로세서(1310)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
프로세서(1310)는 메모리 모듈(1340)의 동작을 제어하는 메모리 컨트롤러(1311)를 포함할 수 있다. 프로세서(1310)에 포함된 메모리 컨트롤러(1311)는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라 불릴 수 있다. 메모리 컨트롤러(1311)와 메모리 모듈(1340) 사이의 메모리 인터페이스는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 메모리 모듈(1340)이 연결될 수 있다. 실시예에 따라, 메모리 컨트롤러(1311)는 입출력 허브(1320) 내에 위치할 수 있다. 메모리 컨트롤러(1311)를 포함하는 입출력 허브(1520)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라 불릴 수 있다.
메모리 모듈(1340)은 메모리 컨트롤러(1311)로부터 제공된 데이터를 저장하는 복수의 메모리 장치들을 포함할 수 있다. 상기 메모리 장치들은 도 1 내지 도 20을 참조하여 설명한 안티퓨즈를 포함하여 프로그램 시간을 단축할 수 있고 수율을 높일 수 있다.
입출력 허브(1320)는 그래픽 카드(1350)와 같은 장치들과 프로세서(1310) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(1320)는 다양한 방식의 인터페이스를 통하여 프로세서(1510)에 연결될 수 있다. 예를 들어, 입출력 허브(1320)와 프로세서(1310)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다. 도 22에는 하나의 입출력 허브(1320)를 포함하는 컴퓨팅 시스템(1300)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(1300)은 복수의 입출력 허브들을 포함할 수 있다.
입출력 허브(1320)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(1320)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다.
그래픽 카드(1350)는 AGP 또는 PCIe를 통하여 입출력 허브(1320)와 연결될 수 있다. 그래픽 카드(1350)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다. 그래픽 카드(1350)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 반도체 메모리 장치를 포함할 수 있다. 실시예에 따라, 입출력 허브(1320)는, 입출력 허브(1320)의 외부에 위치한 그래픽 카드(1350)와 함께, 또는 그래픽 카드(1350) 대신에 입출력 허브(1320)의 내부에 그래픽 장치를 포함할 수 있다. 입출력 허브(1520)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(1320)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.
입출력 컨트롤러 허브(1330)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(1330)는 내부 버스를 통하여 입출력 허브(1320)와 연결될 수 있다. 예를 들어, 입출력 허브(1320)와 입출력 컨트롤러 허브(1330)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 연결될 수 있다.
입출력 컨트롤러 허브(1330)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(1330)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
실시예에 따라, 프로세서(1310), 입출력 허브(1320) 및 입출력 컨트롤러 허브(1330)는 각각 분리된 칩셋들 또는 집적 회로들로 구현되거나, 프로세서(1310), 입출력 허브(1320) 또는 입출력 컨트롤러 허브(1330) 중 2 이상의 구성요소들이 하나의 칩셋으로 구현될 수 있다.
이와 같이 본 발명의 실시예들에 따른 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법에서는 원하는 안티퓨즈들을 선택하여 프로그램하거나 테스트함으로써 프로그램시간이나 테스트 시간을 단축시킬 수 있고, 어드레스 핀들 또는 데이터 핀들을 이용하기 때문에 면적의 증가도 방지할 수 있고 또한 웨이퍼 레벨이나 패키지 레벨에서 안티퓨즈의 상태를 파악하여 결함이 있는 안티퓨즈를 정상적인 안티퓨즈로 대체할 수 있기 때문에 수율을 높일 수 있다.
본 발명의 실시예들은 안티퓨즈를 포함하는 메모리 장치에 유용하게 이용될 수 있다. 또한, 본 발명은 리페어 기능을 갖는 임의의 메모리 장치에 유용하게 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 삭제
  2. 디코더 블록을 활성화하여 안티퓨즈를 선택하기 위한 선택 정보를 수신하는 단계;
    상기 디코더 블록에서 상기 선택 정보를 디코딩하여 적어도 하나의 안티퓨즈를 선택하는 단계;
    상기 선택된 적어도 하나의 안티퓨즈에 대하여 목적 동작을 수행하는 단계; 및
    상기 디코더 블록을 비활성화하는 단계를 포함하고,
    상기 선택 정보는 테스트 모드에서 상기 안티퓨즈들을 포함하는 반도체 메모리 장치에서 복수의 테스트 모드 레지스터들을 이용하여 수신되고, 상기 테스트 모드에서 상기 반도체 메모리 장치의 노멀 동작과 관련되는 커맨드 경로는 비활성화되고,
    상기 선택 정보를 수신하는 단계는,
    테스트 모드 신호에 응답하여 상기 복수의 테스트 모드 레지스터들을 활성화하는 단계;
    상기 테스트 모드 레지스터들에 상기 선택 정보를 설정하는 단계; 및
    상기 선택 정보를 상기 디코더 블록에 전송하는 단계를 포함하는 것을 특징으로 하는 안티퓨즈 선택 방법.
  3. 디코더 블록을 활성화하여 안티퓨즈를 선택하기 위한 선택 정보를 수신하는 단계;
    상기 디코더 블록에서 상기 선택 정보를 디코딩하여 적어도 하나의 안티퓨즈를 선택하는 단계;
    상기 선택된 적어도 하나의 안티퓨즈에 대하여 목적 동작을 수행하는 단계; 및
    상기 디코더 블록을 비활성화하는 단계를 포함하고,
    상기 선택 정보는 테스트 모드에서 반도체 메모리 장치의 복수의 어드레스 핀들을 이용하여 수신되고, 상기 테스트 모드에서 상기 반도체 메모리 장치의 노멀 동작과 관련되는 어드레스 경로는 비활성화되고,
    상기 선택 정보를 수신하는 단계는,
    테스트 모드 신호에 응답하여 상기 복수의 어드레스 핀들을 통하여 상기 선택 정보를 수신하는 단계;
    상기 선택 정보를 상기 복수의 어드레스 핀들 각각에 연결된 복수의 어드레스 버퍼들에 저장하는 단계; 및
    상기 선택 정보를 상기 디코더 블록에 전송하는 단계를 포함하는 것을 특징으로 하는 안티퓨즈 선택 방법.
  4. 디코더 블록을 활성화하여 안티퓨즈를 선택하기 위한 선택 정보를 수신하는 단계;
    상기 디코더 블록에서 상기 선택 정보를 디코딩하여 적어도 하나의 안티퓨즈를 선택하는 단계;
    상기 선택된 적어도 하나의 안티퓨즈에 대하여 목적 동작을 수행하는 단계; 및
    상기 디코더 블록을 비활성화하는 단계를 포함하고,
    상기 선택 정보는 테스트 모드에서 반도체 메모리 장치의 복수의 데이터 핀들을 이용하여 수신되고, 상기 테스트 모드에서 상기 반도체 메모리 장치의 노멀 동작과 관련되는 데이터 경로는 비활성화되고,
    상기 선택 정보를 수신하는 단계는,
    테스트 모드 신호에 응답하여 상기 복수의 데이터 핀들을 통하여 상기 선택 정보를 수신하는 단계;
    상기 선택 정보를 상기 복수의 데이터 핀들 각각에 연결된 복수의 데이터 버퍼들에 저장하는 단계;
    상기 데이터 버퍼들에 연결된 정렬부에서 상기 선택 정보를 정렬하는 단계; 및
    상기 정렬된 선택 정보를 상기 디코더 블록에 전송하는 단계를 포함하는 것을 특징으로 하는 안티퓨즈 선택 방법.
  5. 제4항에 있어서, 상기 선택 정보는 버스트 모드로 상기 데이터 버퍼들 각각에 저장되는 것을 특징으로 하는 안티퓨즈 선택 방법.
  6. 제4항에 있어서, 상기 목적 동작은 상기 선택된 적어도 하나의 안티퓨즈에 대한 프로그램 동작이거나 테스트 동작인 것을 특징으로 하는 안티퓨즈 선택 방법.
  7. 안티퓨즈 모니터링 방법으로서,
    적어도 하나의 안티퓨즈의 제1 단자에 연결된 안티패드에 프로그램 전압보다 낮은 레벨의 테스트 전압을 인가하는 단계;
    상기 적어도 하나의 안티퓨즈의 제2 단자를 접지 전압에 연결하는 단계;
    상기 안티패드에서 상기 적어도 하나의 안티퓨즈로부터의 전류를 측정하는 단계; 및
    상기 측정된 전류에 기초하여 상기 적어도 하나의 안티퓨즈의 상태를 판별하는 단계를 포함하고,
    상기 안티퓨즈 모니터링 방법은 상기 안티퓨즈를 포함하는 반도체 장치가 패키징된 후인 패키지 레벨에서 수행되는 안티퓨즈 모니터링 방법.
  8. 안티퓨즈 모니터링 방법으로서,
    적어도 하나의 안티퓨즈의 제1 단자에 연결된 안티패드에 프로그램 전압보다 낮은 레벨의 테스트 전압을 인가하는 단계;
    상기 적어도 하나의 안티퓨즈의 제2 단자를 접지 전압에 연결하는 단계;
    상기 안티패드와 병렬로 상기 적어도 하나의 안티퓨즈에 연결된 전류 측정 회로에서 저항을 이용하여 상기 적어도 하나의 안티퓨즈로부터 전류를 측정하는 단계; 및
    상기 측정된 전류에 기초하여 상기 적어도 하나의 안티퓨즈의 상태를 판별하는 단계를 포함하고,
    상기 안티퓨즈 모니터링 방법은 상기 안티퓨즈를 포함하는 반도체 장치가 패키징된 후인 패키지 레벨에서 수행되는 안티퓨즈 모니터링 방법.
  9. 삭제
  10. 제8항에 있어서, 상기 저항은 상기 안티퓨즈를 포함하는 상기 반도체 장치의 어드레스 핀 또는 데이터 마스크 핀에 연결되는 것을 특징으로 하는 안티퓨즈 모니터링 방법.
KR1020120043781A 2012-04-26 2012-04-26 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법 KR101878972B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120043781A KR101878972B1 (ko) 2012-04-26 2012-04-26 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법
US13/461,987 US8804448B2 (en) 2012-04-26 2012-05-02 Method of selecting anti-fuses and method of monitoring anti-fuses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120043781A KR101878972B1 (ko) 2012-04-26 2012-04-26 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법

Publications (2)

Publication Number Publication Date
KR20130120690A KR20130120690A (ko) 2013-11-05
KR101878972B1 true KR101878972B1 (ko) 2018-07-16

Family

ID=49477151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120043781A KR101878972B1 (ko) 2012-04-26 2012-04-26 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법

Country Status (2)

Country Link
US (1) US8804448B2 (ko)
KR (1) KR101878972B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140106956A (ko) * 2013-02-27 2014-09-04 삼성전자주식회사 안티 퓨즈를 이용하여 디스에이블 동작을 수행하는 반도체 메모리 장치 및 그 방법
JP2015026709A (ja) * 2013-07-26 2015-02-05 マイクロン テクノロジー， インク． 半導体装置
KR102133356B1 (ko) * 2014-02-24 2020-07-13 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
JP2015207334A (ja) * 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
KR20160017568A (ko) * 2014-08-06 2016-02-16 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
KR20160030717A (ko) * 2014-09-11 2016-03-21 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10598703B2 (en) 2015-07-20 2020-03-24 Eaton Intelligent Power Limited Electric fuse current sensing systems and monitoring methods
KR102479496B1 (ko) * 2016-09-19 2022-12-20 에스케이하이닉스 주식회사 반도체 장치
KR102446716B1 (ko) 2017-11-10 2022-09-26 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
KR102373315B1 (ko) * 2017-10-31 2022-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11289298B2 (en) 2018-05-31 2022-03-29 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse
US11143718B2 (en) 2018-05-31 2021-10-12 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse
US11715540B2 (en) * 2022-01-05 2023-08-01 Nanya Technology Corporation Anti-fuse device
US11855637B2 (en) 2022-02-10 2023-12-26 Changxin Memory Technologies, Inc. Ring oscillator
WO2023178824A1 (zh) * 2022-03-25 2023-09-28 长鑫存储技术有限公司 一种控制方法、半导体存储器和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088726A (ja) * 1993-05-26 1996-01-12 Actel Corp 同時多重アンチヒューズプログラミング方法
KR20010082797A (ko) * 2000-02-21 2001-08-31 박종섭 안티퓨즈 리페어 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240033B1 (en) 1999-01-11 2001-05-29 Hyundai Electronics Industries Co., Ltd. Antifuse circuitry for post-package DRAM repair
JP3866588B2 (ja) * 2002-03-01 2007-01-10 エルピーダメモリ株式会社 半導体集積回路装置
US7336536B2 (en) * 2004-06-25 2008-02-26 Micron Technology, Inc. Handling defective memory blocks of NAND memory devices
TWI393145B (zh) * 2007-10-29 2013-04-11 Elpida Memory Inc 具有反熔絲電路之半導體裝置及將位址寫入至反熔絲電路的方法
JP5592599B2 (ja) 2008-05-14 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088726A (ja) * 1993-05-26 1996-01-12 Actel Corp 同時多重アンチヒューズプログラミング方法
KR20010082797A (ko) * 2000-02-21 2001-08-31 박종섭 안티퓨즈 리페어 회로

Also Published As

Publication number Publication date
US20130286759A1 (en) 2013-10-31
KR20130120690A (ko) 2013-11-05
US8804448B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
KR101878972B1 (ko) 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법
US9870293B2 (en) Memory device performing post package repair (PPR) operation
KR102204390B1 (ko) 빠른 불량 셀 구제 동작의 메모리 장치
CN107039088B (zh) 验证存储器件的修复结果的存储器件、存储器系统以及方法
US9727412B2 (en) Memory device having error notification function
US9754678B2 (en) Method of programming one-time programmable (OTP) memory device and method of testing semiconductor integrated circuit including the same
US9293227B1 (en) Semiconductor memory apparatus and semiconductor integrated circuit apparatus
US7937631B2 (en) Method for self-test and self-repair in a multi-chip package environment
KR102496506B1 (ko) 복수의 퓨즈 비트들을 독출하는 오티피 메모리 장치
US20060092725A1 (en) Redundancy circuit and repair method for a semiconductor memory device
US20150043288A1 (en) Semiconductor memory device having fuse cell array
KR20130003333A (ko) 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
KR20130122260A (ko) 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
KR102520496B1 (ko) 오티피 메모리 장치 및 오피 메모리 장치의 테스트 방법
US10127999B2 (en) Nonvolatile memory and semiconductor device including the same
KR20160041717A (ko) 클럭 신호 처리기 및 이를 포함하는 비휘발성 메모리 장치
KR102000470B1 (ko) 듀티 정정 회로 및 이를 포함하는 시스템
CN115210813A (zh) 为一次性可编程存储器单元提供写入终止的系统和方法
US8711641B2 (en) Memory device, test operation method thereof, and system including the same
KR20090022292A (ko) 안티퓨즈를 구비하는 반도체 메모리 장치
US10094869B2 (en) Repairable semiconductor memory device and test methods for the same
KR20150019442A (ko) 퓨즈 셀들의 프로그래밍 방법 및 메모리 복구 방법
US20180090221A1 (en) Boot-up control circuit and semiconductor apparatus including the same
US9589669B1 (en) Semiconductor devices and semiconductor systems
US20240038319A1 (en) Memory system, operating method of the same, and controller of memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant