CN115210813A - 为一次性可编程存储器单元提供写入终止的系统和方法 - Google Patents

为一次性可编程存储器单元提供写入终止的系统和方法 Download PDF

Info

Publication number
CN115210813A
CN115210813A CN202180018447.XA CN202180018447A CN115210813A CN 115210813 A CN115210813 A CN 115210813A CN 202180018447 A CN202180018447 A CN 202180018447A CN 115210813 A CN115210813 A CN 115210813A
Authority
CN
China
Prior art keywords
bit line
driver
otp
voltage
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180018447.XA
Other languages
English (en)
Inventor
H·李
A·C·科塔
金基中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN115210813A publication Critical patent/CN115210813A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses

Landscapes

  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种一次性可编程(OTP)存储器，包括：第一驱动器，该第一驱动器通过第一位线耦合到参考单元；第二驱动器，该第二驱动器通过第二位线耦合到OTP单元；以及比较器，比较器具有耦合到第一位线和参考单元的第一输入、耦合到第二位线和OTP单元的第二输入，以及耦合到逻辑电路的输出，逻辑电路被配置为控制第一驱动器和第二驱动器。

Description

为一次性可编程存储器单元提供写入终止的系统和方法
优先权要求
本专利申请要求于2020年03月06日提交的、题目为“SYSTEMS AND METHODS TOPROVIDE WRITE TERMINATION FOR ONE TIME PROGRAMMABLE MEMORY CELLS”的非临时申请号16/811,145的优先权，该申请已被转让给本申请的受让人，并且在这里通过引用明确并入本文。
技术领域
本申请涉及一次性编程(OTP)(One Time Program)数据，并且更具体地，涉及用以写入OTP数据的系统和技术。
背景技术
诸如智能电话的移动计算设备包含多处理器芯片来提供计算能力。多处理器芯片在一次性编程(OTP)存储器中具有存储在其上的安全数据。OTP存储器的一个示例包括电子熔丝的阵列，电子熔丝的阵列可以通过选择性地熔断阵列中的熔丝中的一些熔丝来编程一次。例如，熔断的熔丝可以表示二进制1，并且未熔断的熔丝可以表示二进制0。这些熔丝只可以熔断一次，并且在熔断后可能无法修复，因此在编程后，通过熔断熔丝而存储的数据被认为是只读的。
继续该示例，安全数据在芯片的上电或引导期间被读取。可以被存储的安全数据的示例包括硬件密钥、引导只读存储器(ROM)补丁、芯片配置信息和原始设备制造商(OEM)信息。
示例OTP单元包括晶体管和熔丝链，其中晶体管可以导通以允许电流流过熔丝来熔断熔丝。继续该示例，未熔断的熔丝可以具有低电阻，而熔断的熔丝可以具有高电阻。此外，一些现有的OTP存储器可以包括数千个(例如，20000个)OTP单元，每个单元具有其自己的熔丝。过程变化可能使熔丝中的一些熔丝在物理上与其他熔丝不同，使得一些熔丝可能使用比其他熔丝更多的电流来熔断。因此，一些系统可能向所有要被熔断的熔丝施加相对较大的电流量达相对长的时间量，从而确保即使使用比其他熔丝更多电流的熔丝也预期会熔断。换句话说，这种示例系统根据最坏情况处理所有要被熔断的熔丝，以便所有要被熔断的熔丝被熔断。
然而，向所有要被熔断的熔丝施加相对大的电流达相对长的时间量的系统可能会遇到一些缺点。例如，长时间量的大电流量在一些情况下可能会损坏电流路径内的其他电路组件。此外，在OTP存储器内存在过程变化的情况下，以类似方式处理所有要被熔断的熔丝可能产生性能分布，其中在相同系统内，熔断的熔丝的最低电阻与熔断的熔丝的最高电阻显著不同。并且由于一些现有系统没有验证熔丝熔断的机制，而是依靠电流和时间来确保熔丝被熔断，因此有可能一些熔丝可能由于异常变化而根本不熔断，并且这可能降低收益。
附加缺点可以包括对OTP存储器编程所花费的时间。例如，如果要被熔断的每个熔丝需要大约0.5μs，并且OTP存储器包括数千个熔丝来一个接一个地熔断，则对OTP存储器编程所花费的总时间可能显著并且昂贵。
目前需要一种更稳健的技术来对OTP存储器进行编程，确保要被熔断的熔丝被熔断，同时减少编程所花费的时间。
发明内容
各种实施方式包括采用闭环OTP编程技术的系统和方法。在一个示例实施方式中，电流被施加到熔丝，并且当检测到熔丝熔断时，系统通过例如禁用熔断驱动器来停止电流。
在一个实施方式中，系统包括一次性可编程(OTP)存储器，包括：第一驱动器，第一驱动器通过第一位线耦合到参考单元；第二驱动器，第二驱动器通过第二位线耦合到OTP单元；以及比较器，比较器具有耦合到第一位线和参考单元的第一输入、耦合到第二位线和OTP单元的第二输入，以及耦合到逻辑电路的输出，逻辑电路被配置为控制第一驱动器和第二驱动器。
在另一个实施方式中，方法包括：将驱动器控制信号施加到第一驱动器，第一驱动器通过第一位线耦合到参考单元；将驱动器控制信号施加到第二驱动器，第二驱动器通过第二位线耦合到OTP单元；由第一驱动器生成第一电流，从而在耦合到第一位线的比较器的第一输入处生成参考电压；由第二驱动器生成第二电流，从而在耦合到第二位线的比较器的第二输入处生成OTP单元电压；以及响应于与被第二电流熔断的OTP单元相关联的OTP单元电压的改变来调整驱动器控制信号。
在又一个实施方式中，只读存储器(ROM)包括：用于在第一位线上产生第一电流的部件；用于在第二位线上产生第二电流的部件；耦合在第一位线与地之间的参考电阻器；耦合在第二位线与地之间的一次性可编程(OTP)单元；以及用于响应于第二位线处的电压相对于第一位线处的电压的改变而关断第二电流产生部件的部件。
附图说明
图1是根据各种实施方式的示例OTP模块的图示。
图2是根据一种实施方式的一个OTP单元和编程反馈回路的示例物理架构的图示。
图3是根据一种实施方式的一个OTP单元和编程反馈回路的示例物理架构的图示。
图4是根据一种实施方式适配的图2、图3、图9的物理架构的示例时序图的图示。
图5是根据一种实施方式的耦合到多路复用器的多个熔丝的图示。
图6是根据一种实施方式的用于熔丝的示例电流路径的图示。
图7是用于与图2、图3和图9的编程反馈回路一起使用的示例比较器的图示。
图8是图7的比较器内的示例信号电平的图示。
图9是根据一种实施方式的一个OTP单元和编程反馈回路的示例物理架构的图示。
图10是根据一种实施方式的OTP单元电阻的分布的图示。
图11是根据一种实施方式的对OTP单元进行编程的示例方法的图示。
具体实施方式
各种实施方式提供了对OTP单元进行编程的系统和方法。具体地，一些实施方式包括反馈回路来确定熔丝何时熔断。当反馈回路确定熔丝已经熔断时，它可以关断熔断电流。在一些实施方式中，一旦熔丝熔断，系统就移动到下一个要被熔断的熔丝并且执行相同的技术。系统可以以该方式熔断要被熔断的熔丝中的每个熔丝。
一种示例架构包括耦合到参考电阻的第一熔断电流驱动器，并且包括耦合到OTP单元的第二熔断电流驱动器。参考电阻耦合到伪位线上的节点，并且OTP单元的熔丝耦合到其对应位线上的节点。比较器具有来自伪位线上的节点的一个输入，并且具有来自对应位线上的节点的另一个输入。当两个熔断电流驱动器都开启，并且在熔丝熔断之前，对应位线上的节点处的电压可以低于伪位线上的节点处的电压。然而，当熔丝熔断时，情况改变，因为对应位线上的节点处的电压增加，超过了伪位线上的节点处的电压电平。这使得比较器的输出翻转。当比较器的输出翻转时，控制器电路系统继而可以禁用两个驱动器，从而关断针对参考电阻和熔丝的电流。
如上所述，一些系统可以包括数千个OTP单元。因此，示例系统可以移动到下一个要被熔断的熔丝并且执行相同的熔断技术。一个示例系统包括多路复用功能，该多路复用功能由控制电路控制，或者被实现为控制电路的一部分，以将控制(例如，使能)信号施加到多个熔断电流驱动器。例如，当第一OTP单元正被熔断时，多路复用器可以将使能信号施加到第一熔断电流驱动器，并且在第一OTP单元熔断之后，多路复用器可以将使能信号施加到第二熔断电流驱动器以熔断第二OTP单元，等等。多路复用功能还可以将来自每个相应位线的电压多路复用到比较器。多路复用功能可以允许对多个OTP单元使用相同的参考熔断电流驱动器、参考电阻和比较器。
在一个示例中，控制电路系统可以像逻辑门(诸如接收使能信号和来自比较器的信号的或门)一样简单。在另一个示例中，控制电路系统可以更复杂，包括例如多路复用功能。
在一个示例中，可以从写入位线检测输入到比较器的电压。在另一个示例中，可以从读取位线检测输入到比较器的电压。在任何情况下，所检测的电压改变可以是位线电压。测量位线上的电压的一个优点是它可以具有更高的电压，并且因此与测量其他地方(诸如源极线处)的电压相比，它可以具有更大的检测余量。
各种实施方式可以提供优于已知系统的一个或多个优点。例如，与简单地向所有OTP单元施加相同电流量达相同时间量的系统相比，各种实施方式可以节省编程OTP存储器的时间。一个实验表明，即使考虑到过程变化，以20mA熔断典型的熔丝通常需要大约0.5μs。尽管如此，一些现有系统可能对每个熔丝施加20mA多达10μs至20μs，以确保每个熔丝熔断。相比之下，本公开的各种实施方式可以施加电流达足够的时间来熔断每个熔丝，而不是更多，从而与现有系统相比节省一个数量级或一个数量级以上的时间。当然，由于过程变化，一些熔丝可能比其他熔丝花费更长的时间来熔断。但是，预期可以节省总体时间，因为大多数熔丝可以在较短时间量内熔断，并且只有少数熔丝可能花费与现有系统使用的10μs或20μs一样长的时间。
本公开的一些实施方式的另一个优点包括减少的功率使用。具体地，可以预期，用于编程OTP存储器的功率使用将减少，原因与用于编程OTP存储器的时间可以减少的原因相同。也就是说，在多个OTP单元上，可以缩短施加电流的时间量，从而减小功率。
可以预期，在编程OTP存储器时功率的减小和时间的减少会降低成本。例如，降低功率量可以降低对OTP存储器进行编程的实体的电力成本。此外，可以减少人员或机器执行编程所花费的时间，从而减少人员成本和机器成本。
此外，虽然OTP编程通常在其上构建OTP存储器的芯片的制造设施处被执行，但可以预期OTP编程未来在客户设施处更加普遍。可以预期客户(例如，手机制造商)也期望保持他们的低成本，因此，可以预期本文描述的系统和技术会提供竞争优势。
一些实施方式的附加优点可以包括熔断的熔丝电阻上增加的一致性。具体地，在一些应用中，通常预期熔断的熔丝的电阻为大约10kΩ。然而，向所有熔断的熔丝施加相同电压达相同时间的一些系统，可能使一些熔丝稍微熔断不足，并且使一些熔丝稍微熔断过度。当熔丝熔断不足或熔断过度时，其电阻可能与其例如10kΩ的标称值不同。相比之下，本描述的各种实施方式可以施加刚好足够的电流达刚好足够的时间来熔断熔丝，从而减少或避免熔丝熔断不足和熔断过度。总体而言，可以预期，更一致的熔丝熔断会提供更一致的熔断的熔丝电阻，这可以导致更高的产量。实施方式的范围不限于任何特定的熔断电流水平、时间或熔断电阻。
此外，通过参考电阻可以进一步提供减少或避免熔断不足和熔断过度的优点，在本公开的下文中更详细地描述参考电阻。在示例实施方式中，使用相同的参考电阻来编程多个OTP单元，从而提供跨这些多个OTP单元的一致性。
图1是图示可以在其中实现各种实施方式的示例OTP模块100(ROM)的简化图。OTP模块100本身在图1中被示出，但应当理解，它可以被包括在处理设备中，处理设备诸如是中央处理单元(CPU)、数字信号处理器(DSP)、在芯片上具有多个处理核的片上系统(SOC)、包括多个芯片的封装等。
根据本文的示例，其中实现OTP模块100的处理设备可以包括平板计算机、智能电话或其他适当的设备。然而，实施方式的范围不限于智能电话或平板计算机，因为其他实施方式可以包括膝上型计算机或其他适当的设备。事实上，实施方式的范围包括任何特定的计算设备，无论是否移动。
OTP模块100被示为具有两半，该两半基本相似，并且共享全局控制块170和熔断控制器150。OTP模块100具有两个OTP核-左核110a和右核110b。在每一半内，OTP元件被布置成行和列的存储器元件阵列。在该示例中，列被称为位线，并且行被称为字线。ROM行101包括检查模式，并且每一半还包括备用行102。核110包括安全数据。每一行是可以在全局控制块170的指导下从OTP模块100读出的字。
核110中的安全数据的示例可以包括但不限于用于处理设备的配置信息、用于处理设备的硬件密钥、引导ROM补丁、OEM制造商信息等。安全数据通常是由处理设备的制造商或在其中实现处理设备的计算机的制造商所包括的数据，并且安全数据通常仅由处理设备内的底层进程读取，并且不旨在由终端用户可访问。安全数据可以被加密或可以不被加密。
行101包含二进制0和1的预编程检查模式。固件进程在上电期间读取检查模式行101，以确定核110中的安全数据是否已被篡改。以该方式，固件进程可以将其读出的内容与检查模式的已知值进行比较，并且如果存在不匹配，则固件进程可以确定存在对OTP模块的攻击。
使用熔丝将安全数据和检查模式保存在OTP模块100中。例如，熔断的熔丝产生高电阻并且可以被读取为二进制1，而未熔断的熔丝可以具有低电阻并且被读取为二进制0。然而，实施方式的范围可以包括其中熔断的熔丝被读取为二进制0并且未熔断的熔丝被读取为二进制1的系统。此外，实施方式的范围不限于熔丝，因为可以使用其他适当的存储器元件。其他示例包括反熔丝和非易失性RAM。然而，为了便于说明，本文中的示例参考熔丝(例如，电子熔丝或“e-fuse”)。核110和行101的熔丝可以根据本文描述的技术进行编程。
在项140中，OTP模块100还包括感测放大器，感测放大器操作以读取存储在存储器元件中的数据。在项140中，OTP模块100还包括触发器和驱动器以捕获读出的数据。当读取数据时，感测放大器中的每个感测放大器接收对应于在其相应列中选择的特定存储器单元的电压。例如，熔断的熔丝可以引起高电压，并且未熔断的熔丝可以引起低电压。项140的感测放大器可以将来自熔丝的所得电压与参考电压进行比较，然后将所得值输出到项140的触发器。
全局控制块170包括用于解码读取请求以及将控制信号施加到字线、位线、感测放大器和触发器的固件逻辑。全局控制块170还可以包括用于控制全局功率开关130、熔断控制器150和多路复用功能的固件逻辑。
继续该示例，每个熔断数据路径120可以包括用于熔断熔丝的本地功率开关，诸如通过导通或关断字线晶体管来允许电流通过给定熔丝。全局功率开关130可以包括在共享功率域或单独熔断功率域内的功率开关，以用于向熔断驱动器提供功率，这关于图2进行更详细的描述。熔断控制器150也关于图2进行更详细的描述。简而言之，熔断控制器150可以包括开启或关断熔断驱动器的逻辑，并且还可以包括多路复用逻辑。此外，OTP模块100还可以包括静电放电(ESD)保护电路160。
图2是根据一种实施方式的一个OTP单元和编程反馈回路的示例物理架构的图示。图2的架构包括第一熔断驱动器205和第二熔断驱动器215。熔断驱动器205、215中的每个熔断驱动器在被使能时将电流施加到它们相应的位线。驱动器使能信号在图2中被示为driver_en。
首先看左侧，熔断驱动器205耦合到第一位线和参考电阻器202。第一位线仅用于熔丝熔断目的，因此不用于读取或写入并且也不包括OTP单元。因此，左侧位线被称为伪位线。参考电阻器202在节点DBL处耦合到伪位线。字线晶体管204将参考电阻器202耦合到地。尽管在图2中未示出，但字线晶体管204可以由图1的全局控制块170控制。当字线晶体管204导通时，它允许电流流过参考电阻器202，从而在节点DBL处产生可测量的参考电压。
现在看右手侧，熔断驱动器215耦合到第二位线和熔丝212。第二位线用于写入和读取包括熔丝212的OTP单元。因此，第二位线不是伪位线。
当熔断驱动器215被使能信号driver_en使能时，它在字线晶体管214导通时提供流过熔丝212的电流。与字线晶体管204一样，字线晶体管214可以由图1的全局控制块170控制。当电流流过熔丝212并且熔丝212未熔断时，电流可以引起熔丝材料的金属中的电迁移，最终产生通过熔丝212的高电阻路径。一旦产生高电阻路径，就认为熔丝熔断。
例如，在一些示例中，未熔断的熔丝电阻可以是大约50Ω，而熔断的熔丝电阻可以是大约10kΩ。当然，这些电阻的数值仅作为示例，并且实施方式的范围可以包括熔断的熔丝和未熔断的熔丝的任何适当电阻值。当电流穿过处于未熔断状态的熔丝212时，节点BL处的电压相对较低。相反，当电流穿过处于熔断状态的熔丝212时，节点BL处的电压相对较高。因此，在该示例中，参考电阻器202的大小被设计为在节点DBL处引起参考电压，该参考电压大于熔丝212未熔断时节点BL处的电压，并且低于熔丝212熔断时节点BL处的电压。
在本示例中，图2的架构还包括比较器220。比较器220可以包括任何适当的比较器设计，诸如，例如，对称感测放大器设计。示例对称感测放大器设计关于图7更详细地被示出。比较器220包括耦合到节点DBL的反相输入和耦合到节点BL的非反相输入。
熔断控制器150接收比较器的输出，并且作为响应，将driver_en断言或取消断言。在一些实施方式中，熔断控制器150可以包括晶体管逻辑门，或者在另一个实施方式中，可以包括由较大的处理电路提供的基于固件的功能。此外，如下文更详细讨论的，熔断控制器115可以集成多路复用功能或者可以控制其他多路复用功能。
现在来看图2的架构的操作，熔断控制器使能信号blow_en尚未被断言，并且熔断控制器150的输出是数字1，并且熔断驱动器205、215两者关闭。熔断控制器使能信号blow_en可以由例如图1的全局控制块170提供。此外，此时，比较器220尚未被使能，因为它的使能信号sense_en未被断言。此时，各种实施方式可以不使能比较器220以避免测量未定义的电压。
然后，blow_en可以被断言，从而使熔断控制器150的输出变为数字0。驱动器使能信号driver_en的数字0将熔断驱动器205、215开启。随后，可以通过在写入线晶体管204、214的栅极端子处提供适当信号来导通写入线晶体管204、214。当熔断驱动器205、215和写入线晶体管204、214开启时，电流流过参考电阻器202和熔丝212两者。此时，节点DBL处的电压高于节点BL处的电压。然后，可以通过例如全局控制块170将sense_en断言来使能比较器220。
比较器220在其输入处感测两个不同的电压，并且作为响应，输出数字0。如上所述，在一些示例中，熔断熔丝212可能花费大约0.5μs左右。然而，实施方式的范围不限于熔断电流或用于熔断的时间的任何特定值。如上所述，过程变化可能导致一些熔丝花费更长或更短的时间来熔断，即使在施加相同的熔断电流时也是如此。在任何情况下，在一定的时间量之后，熔丝212熔断，并且其电阻增加多个数量级。结果，节点BL处的电压增加，而节点DBL处的电压可以保持不变，这是因为参考电阻器202在熔断程序期间未改变。
如上所述，当熔丝212未熔断时，DBL处的电压可以高于BL处的电压。然而，一旦熔丝212熔断，BL处的电压就高于DBL处的电压。电压由比较器220感测，并且节点DBL、BL处的电压的关系的改变使得比较器将其输出改变为数字1。
熔断控制器150接收来自比较器的输出，该输出现在是数字1。作为响应，熔断控制器150将驱动器使能信号driver_en从数字0改变为数字1，从而禁用熔断驱动器205、215。因此，熔断驱动器205、215停止向它们相应的位线提供电流。关于图2描述的操作导致熔断的熔丝212，其中熔丝212暴露于使其熔断的足够电流，但未暴露于使其过度熔断的足够电流。
在一个示例实施方式中，由熔断控制器150接收数字1并且然后禁用驱动器205、215引起的延迟为大约3μs，与关联于熔断熔丝212的时间相比，该延迟低大约一个数量级。换句话说，在该示例实施方式中，与关联于熔断熔丝212的时间相比，来自比较器220和熔断控制器150的延迟可以忽略不计。当然，实施方式的范围不限于比较器220或熔断控制器150的操作的任何特定时间。
图3是根据一种实施方式的一个OTP单元和编程反馈回路的示例物理架构的图示。在图3的示例中，各种组件与图2中所示的那些组件相同。然而，更详细地示出了熔断控制器150的一个示例实施方式。具体地，在图3的示例中，熔断控制器150包括或门151，或门151具有两个输入。输入中的第一输入接收来自比较器220的输出，并且另一个输入接收反相的blow_en。操作在真值表300中进行指示。根据真值表300，仅当blow_en为数字1并且比较器的输出(write_ter)为数字0时，才开启熔断驱动器205、215。否则，驱动器205、215关断。这与上面关于图2描述的行为一致。
图4是时序图的图示，其适用于图2和图3中所示的实施方式。在时间401处，熔断驱动器205、215开启，字线晶体管204、214也导通，从而允许熔断电流(i_blow)通过参考电阻器202和熔丝212。在时间401处，熔丝212未熔断，因此DBL处的电压(Vref)高于BL处的电压(Vunblown)。然而，在时间402处，熔丝212熔断，并且DBL处的电压(Vref)现在低于BL处的电压(Vblown)。这使得比较器220的输出(write_ter)变高，这改变了驱动器使能信号(driver_en)的状态，从而使得熔断电流i_blow变为零。再次，驱动器205、215关断，从而减少或消除了在熔丝212熔断之后将以其他方式被施加到熔丝212的电流。
当然，图2-图4仅针对单个熔丝212。然而，如关于图1所指出的，核110可以包括以行和列布置的OTP元件的阵列，其中列对应于位线。换句话说，各种实施方式可以使用与图2-图4中所示相同的布置来熔断要被熔断的OTP元件中的每个OTP元件。事实上，在一些实施方式中，要被熔断的OTP元件一个接一个地、逐列和逐行被熔断，直到要被熔断的熔丝中的每个熔丝已经被熔断为止。例如，全局控制块170可以将地址信号施加到熔断控制器150，以控制逐列进行的多路复用器功能。图5中图示了在多路复用器中包括多个位线的一个示例实施方式。
图5的示例实施方式示出了在给定核(110a或110b)中有N个位线的示例。N可以是大于1的任何适当整数，并且在该示例中是64。然而，实施方式的范围不限于任何特定数目的位线。熔断控制器150具有集成的多路复用功能，多路复用功能由N位输入控制，其中N位输入中的0指示对应的熔丝不应当被熔断，并且其中N位输入中的1指示对应的熔丝应当被熔断。熔断控制器150包括其他输入502和504，其中，例如，输入502可以是blow_en，并且输入504可以是write_ter。熔断控制器150可以接收来自全局控制块170的N位输入。
在接收到N位输入之后，熔断控制器150一个接一个地控制驱动器215中的每个驱动器，来熔断或不熔断它们相应的熔丝。具体地，假设N位输入指示驱动器2150应当被熔断，则熔断控制器150可以将作为数字0的driver_en提供给驱动器2150。尽管图5中未示出，但熔断控制器150还使得伪位线的熔断驱动器205开启或关断，如上面关于图2-图4描述的。并且，虽然图5中未进一步示出，但熔断控制器150还可以将输入多路复用到比较器220，以便在熔断控制器150逐位线行进时，比较器220接收来自适当位线BL0-BLN的电压输入。
一旦驱动器2150熔断熔丝2120，熔断控制器150就前进到下一个驱动器2151。假设下一个驱动器2151与要被熔断的熔丝相关联，则熔断控制器150执行相同的熔断技术。然而，假设下一个驱动器2151与不被熔断的熔丝相关联，则熔断控制器150不使驱动器2151生成熔断电流，而是移动到下一个驱动器2152并且继续进行，直到熔断控制器150已经寻址到驱动器215N。
一旦熔断控制器150已经寻址到驱动器215N，则该过程就在下一行(不同的字线)处执行相同的操作。在一个示例中，全局控制块170向熔断控制器150提供新的N位输入，并且熔断控制器150根据新的N位输入来控制驱动器2150-215N中的每个驱动器。该过程继续，直到最后一行中的最后一个驱动器215N已经被寻址为止。也对其他核110a或核110b执行该过程。
在上述示例中，随着熔断控制器150前进通过列和行，熔丝212中的每个熔丝被一个接一个地熔断。如上所述，这种过程可能花费相当长的时间来完成。然而，上述实施方式可以提供总体上花费更短的时间来熔断核110中的熔丝的优点，这是因为减少或消除了否则将被用于过度熔断一些熔丝的时间。
实施方式的范围不限于具有集成多路复用功能的熔断控制器。在一些实施方式中，多路复用功能可以由单独的多路复用器单元执行。此外，一些实施方式可以提供单个驱动器215，并且复用其熔断电流，而不是如图5中所示那样提供N个驱动器。然而，图5中所示的实施方式可以更适于一些应用，因为它避免了熔断电流通过多路复用器，这可能会损坏多路复用器或干扰熔断电流的水平。
图6图示了根据一种实施方式的用于OTP单元的从驱动器到地的示例路径600。在该示例中，驱动器(未示出)可以以如由电源所提供的1.8V提供其电流。然而，实施方式的范围不限于任何特定的电压供给。位线本身具有被指示为R1的寄生电阻。熔丝612具有被指示为Rfuse的电阻。如上面的示例中所指出的，熔丝612的电阻在熔丝未熔断时较小，并且在熔丝熔断时较大。从熔丝612到地的路径包括在字线晶体管614的第一端子处的寄生电阻R2。字线晶体管614还具有相关联的电阻(Rtr)，并且晶体管614的其他端子与地之间的寄生电阻被示为R3。
对于熔丝电流(ifuse)、如上所述的各种电阻和节点BL(对应于图2和图3中的节点BL)处的电压，表610提供了示例值。再次，表610中的值仅作为示例，并且实施方式的范围不限于这些特定值中的任何特定值。相反，可以在其他实施方式中使用任何适当的值。
在该示例中，值得注意的是未熔断状态的BL电压与熔断状态的BL电压之间的差异，该差异为216mV。在一些示例中，216mV为比较器222检测BL处的那些电压中的每个电压与参考电压之间的差异提供了足够的余量，该参考电压大约在那些电压中间。这种电阻值、电压和电流可以在SOC上进行实现，该SOC诸如可以在智能电话或平板计算机中使用。
图7是根据一种实施方式的示例比较器700的图示。比较器700可以被实现为图2和图3中所示的架构中的比较器220。在图7的示例中，比较器700包括对称感测放大器。比较器700包括两个NMOS输入702、704，该两个NMOS输入702、704分别接收来自DBL节点和BL节点的电压。比较器700由晶体管706处的经反相的使能信号sense_en和晶体管708处的使能信号sense_en使能。在图2和图3的示例中还示出了类似的输入。
晶体管702的栅极表示比较器的反相输入。类似地，晶体管704的栅极表示比较器的非反相输入。
图7的感测放大器720将来自BL的电压与来自DBL的参考电压进行比较，并且响应于此而在Vs_out处输出高电压值或低电压值。例如，如果来自节点BL的电压低于节点DBL处的参考电压，则感测放大器可以输出高电压。另一方面，如果从节点BL接收的电压高于节点DBL处的参考电压，则感测放大器可以输出低电压。感测放大器720在它接收到使能信号(sense_en)时执行比较。
在图7的示例中，感测放大器720的输出被施加到反相器710。反相器710将Vs_out反相以提供信号write_ter，如图2和图3中所示。
图8是图7中所示的电路的示例电压图。值得注意的是，当节点BL处的电压摆动大约216mV(如图6中所示)时，输出信号Vs_out摆动大约1.08V的增量。在该示例中，1.08V的摆幅足以触发反相器710，从而确保准确的write_ter信号。当然，实施方式的范围不限于任何特定的电压电平，因为可以不同地设计其他实施方式。然而，注意，图6-图8中所示的电压、电流和电阻值可在片上系统中实现。
此外，比较器700的架构仅作为示例，并且实施方式的范围不限于此。例如，现在已知或以后发现的其他比较器架构可以用于图2和图3的示例中的比较器220。然而，诸如图7的示例中所示的对称感测放大器可以具有对过程变化不太敏感的优点，并且可以具有比其他比较器设计更大的感测余量。
图9是根据一种实施方式的一个OTP单元和编程反馈回路的另一种物理架构的图示。图9的架构类似于图2和图3中所示的架构。但是，图9的架构感测读取位线上的位线电压，而不是写入位线上的电压(如图2和图3中所示的)。换句话说，图9示出了具有读取路径和写入路径的分开的位单元架构。具体地，更仔细地看图9，伪位线包括伪写入位线910和伪读取位线912。类似地，与熔丝212相关联的位线包括写入位线920和读取位线922。
首先看伪位线，它包括写入字线晶体管904和读取字线晶体管906。这与图2和图3的示例形成对比，图2和图3的示例具有字线晶体管204。假设熔断电流在大约20mA的范围内，则可以将字线晶体管204的尺寸设计为足够大以处理该电流量。然而，可以预期，较大的晶体管可能具有较大的泄漏，这通常是不期望的。因此，图9的示例使用两个不同的晶体管904、906来将读取路径与写入路径分开，从而允许将写入路径中的晶体管904被关断并且节省泄漏电流。该实施方式的优点可以包括由较少泄漏带来的增加的能量效率。
现在来看具有熔丝212的位线，它包括写入字线晶体管914和读取字线晶体管916。类似于伪位线侧上的布置，使用两个晶体管914、916将读取路径和写入路径分开。这允许将写入路径中的晶体管914关断以节省泄漏电流。
在一个示例中，全局控制块170可以向晶体管904、906、914、916的栅极提供控制信号，以控制这些晶体管在读取和写入操作期间导通和关断。例如，在写入操作期间，晶体管904、906和晶体管914、916导通，从而允许比较器220感测相应的位线DRBL和RBL上的电压。在读取操作期间，晶体管904、914可以关断，而晶体管906、916可以导通。
与图2和图3的实施方式相比，尽管图9的实施方式将比较器220的输入耦合到读取位线DRBL和RBL，但是图9的实施方式还比较来自位线的电压。比较器220和熔断控制器150与图2和图3的实施方式基本相同地操作。换句话说，一旦比较器220检测到熔丝212熔断，熔断控制器150就使驱动器205、215关断。
图10是根据一种实施方式的OTP单元电阻分布的图示。在图1010的实施方式中，OTP单元电阻沿相对较宽的带分布。R0表示系统设计中的电阻，熔断的熔丝在该电阻处触发比较器220，并且使熔断电流关断。然而，图1010不是使用比较器来使熔断电流关断，而是对应于将相同熔断电流施加到所有要被熔断的OTP单元达相同时间量的实施方式。换句话说，图1010对应于不验证熔丝是否熔断的开环实施方式。图1010示出了少量OTP单元熔断不足，而许多OTP单元熔断过度，并且熔断不足到熔断过度的范围较大。
相比之下，图1020对应于诸如上面关于图1-图9描述的实施方式，其中比较器用于将熔断电流关断。从图1020明显看出，几乎没有OTP单元熔断不足，并且电阻的范围相对较窄。因此，上面关于图1-图9描述的实施方式可以通过施加足够的电流达足够的时间来熔断熔丝来在熔丝电阻上提供增加的精度，从而验证熔丝是否熔断，并且减少或消除过度熔断电流。这种实施方式的一个优点是它们可以通过更精确地写入熔丝并且还验证熔丝是否熔断来提高产量。
此外，图1020中所示的增加的精度可能源于使用相同的参考电阻来验证熔丝的熔断状态。具体地，在图2、图3和图9的架构中，参考电阻器202可以用于验证给定核110a或110b中的熔丝中的每个熔丝的熔断状态。在一些实施方式中，每个核110a、110b可以具有其自己的伪位线和其自己的参考电阻器202，从而验证其阵列中的OTP单元中的每个OTP单元的熔断状态。在其他实施方式中，核110可以共享参考电阻器202。在任何情况下，一个优点可以包括一致性，如图1020所展示的，因为可以相对于一致的参考电压来验证熔丝的熔断状态，而不管其在阵列内的列或行如何。
图11中图示了将数据写入OTP存储器的示例方法1100的流程图。在一个示例中，方法1100由图1的熔断控制器150和全局控制块170执行。可以在设备的制造、组装或验证期间执行方法1100。例如，可以在实现OTP存储器的SOC的制造或验证期间执行方法1100。在另一个示例中，可以在使用SOC的较大设备(例如，智能电话或膝上型计算机)的组装或验证期间执行方法1100。在实施方式中，一旦熔丝熔断，它们就不能被反转，因此每个熔丝可以仅执行一次写入过程并且可以是永久性的。
在动作1110处，将驱动器使能信号施加到第一驱动器，第一驱动器通过第一位线耦合到参考单元。图2、图3和图9中示出了一个示例，在该示例中，熔断驱动器205通过伪位线耦合到参考电阻器202。示例驱动器使能信号被示为driver_en。
在图2、图3、图9的实施方式中，熔断驱动器205被示为耦合在电源(例如，VCC)与地之间的反相器。然而，实施方式的范围不限于使用反相器作为熔断驱动器，因为可以使用任何适当的驱动器电路。此外，虽然driver_en被示为通过低信号(数字0)将驱动器205、215开启，但是应当理解，可以使用针对给定驱动器的任何适当的使能信号。使能信号可以由任何适当的电路提供，诸如熔断控制器150。
在动作1120处，将驱动器使能信号施加到第二驱动器，第二驱动器通过第二位线耦合到OTP单元。图2、图3和图9中示出了一个示例，在该示例中，熔断驱动器215通过位线耦合到熔丝212。此外，在示例中，驱动器使能信号(driver_en)与提供给伪位线和参考电阻器的信号相同，但是实施方式的范围可以包括用于两个驱动器的分开的使能信号。
在动作1130处，第一驱动器生成第一电流，从而生成参考电压。在该示例中，参考电压被施加到耦合到第一位线的比较器的第一输入。
在图2、图3、图9中示出了一个示例，在该示例中，熔断驱动器205生成通过参考电阻器202和字线晶体管204、904的电流，从而在节点DBL处生成参考电压，该参考电压被施加到比较器220的反相输入。
在行动1140处，第二驱动器生成第二电流。图2、图3和图9中示出了一个示例，其中熔断驱动器215生成(分别)通过熔丝212和字线晶体管214、914的电流。熔丝212在其未熔断时具有一电阻，该第一电阻使相对低的电压被施加到比较器220的非反相输入。在图2的示例中，在节点BL处，电压被施加到比较器220。在图9的示例中，电压通过读取位线RBL被施加到比较器220。
继续该示例，第二电流可以使熔丝熔断，从而改变熔丝的电阻。熔丝的电阻的改变可以使位线处的电压和比较器的非反相输入处的电压增加。
在动作1150处，响应于OTP单元电压的改变而调整驱动器使能信号。在图2、图3、图9的示例中，驱动器使能信号通过使用低电压(数字0)值来将驱动器205、215开启。因此，在一些情况下，动作1150可以包括将驱动器使能信号改变为高电压(数字1)值。当然，实施方式的范围不限于将使能信号断言以关断驱动器。相反，其他实施方式可以将使能信号取消断言或以其他方式调整电压或电流事件使能信号，以针对给定驱动器按需关断驱动器。
在动作1150处，响应于与被第二电流熔断的OTP单元相关联的OTP单元电压的改变，调整驱动器使能信号。看图2、图3、图9的示例，节点BL处的电压相对于节点DBL处的电压改变，从而引起比较器220的输出上的改变，这触发熔断控制器以调整驱动器使能信号。
在备选实施方式中，可以利用反熔丝而不是熔丝来执行方法1100。在反熔丝实施方式中，电流被施加到反熔丝，反熔丝最初具有高电阻值，但随着电流流动，它可以引起构成反熔丝的金属上的改变，这可以导致较低的电阻值。换句话说，当反熔丝“熔断”时，它的电阻可以下降。
在方法1100的反熔丝实施方式中，可以使用反熔丝代替熔丝212，并且可以选择参考电阻器202，使得其参考电阻在反熔丝的熔断电阻值与未熔断电阻值之间。在该示例中，当与图2、图3、图9中所示的熔丝实施方式相比，来自图7中所示的感测放大器的输出值可以反转。因此，反熔丝实施方式可以从图7的感测放大器的输出省略反相器710。备选地，反熔丝实施方式可以将又一个反相器(未示出)添加到图7的感测放大器的输出。在又一个示例中，图7的感测放大器实施方式可以保持原样，但到比较器220的输入可以被切换，以便伪位线电压被施加到非反相输入，并且位线电压被施加到反相输入。在任何情况下，一旦反熔丝熔断，它就会使节点BL处的电压下降，从而改变比较器220的输出，并且使熔断控制器调整驱动器使能信号，从而将驱动器205、215关断。
换句话说，实施方式的范围不限于图11中所示的特定方法。相反，各种实施方式可以使用不同的OTP单元(例如，熔丝和反熔丝)、不同的比较器架构、不同的熔断控制器架构等。
其他实施方式可以添加、省略、重新布置或修改一个或多个动作。例如，可以对OTP存储器中每个要被熔断的熔丝执行方法1100。例如，ROM中的OTP单元的阵列可以包括数千个要被熔断的熔丝。在这种情况下，图11的方法可以应用于要被熔断的熔丝中的每个熔丝。因此，方法1100可以进一步包括在OTP单元的阵列中逐列复用，以便每个要被熔断的OTP单元被熔断。一个示例在上面关于图5进行了描述。
正如本领域技术人员现在将理解的，并且根据手头的特定应用，可以在不脱离本公开的精神和范围的情况下，对本公开的材料、装置、配置和设备使用方法进行许多修改、替换和变化。鉴于此，因为本文图示和描述的特定实施方式仅作为本公开的一些示例，因此，本公开的范围不应当限于本文图示和描述的特定实施方式的范围，而是应当与所附权利要求及其功能等价物的范围完全相称。

Claims (31)

1.一种一次性可编程(OTP)存储器，包括：
第一驱动器，所述第一驱动器通过第一位线耦合到参考单元；
第二驱动器，所述第二驱动器通过第二位线耦合到OTP单元；以及
比较器，所述比较器具有耦合到所述第一位线和所述参考单元的第一输入、耦合到所述第二位线和所述OTP单元的第二输入，以及耦合到逻辑电路的输出，所述逻辑电路被配置为控制所述第一驱动器和所述第二驱动器。
2.根据权利要求1所述的OTP存储器，其中所述OTP单元包括电子熔丝(e-fuse)。
3.根据权利要求1所述的OTP存储器，其中所述OTP单元包括反熔丝。
4.根据权利要求1所述的OTP存储器，其中所述比较器包括对称感测放大器。
5.根据权利要求1所述的OTP存储器，其中所述逻辑电路包括或门，所述或门具有被配置为接收使能信号的第一输入和被配置为接收来自所述比较器的输出信号的第二输入。
6.根据权利要求1所述的OTP存储器，其中所述参考单元包括在所述第一位线与字线晶体管之间的电阻器，其中所述电阻器的尺寸被设计为在所述第一位线处引起参考电压，所述参考电压低于所述第二位线处与熔断的所述OTP单元相关联的电压。
7.根据权利要求1所述的OTP存储器，其中所述参考单元包括在所述第一位线与字线晶体管之间的电阻器，其中所述电阻器的尺寸被设计为在所述第一位线处引起参考电压，所述参考电压大于在所述第二位线处与未熔断的所述OTP单元相关联的电压。
8.根据权利要求1所述的OTP存储器，其中所述OTP单元包括在所述第二位线与字线晶体管之间的熔丝。
9.根据权利要求1所述的OTP存储器，其中所述比较器的所述第一输入通过读取字线晶体管耦合到所述第一位线。
10.根据权利要求1所述的OTP存储器，其中所述比较器的所述第二输入通过读取字线晶体管耦合到所述第二位线。
11.根据权利要求1所述的OTP存储器，其中所述第一位线包括读取位线。
12.根据权利要求1所述的OTP存储器，其中所述第二位线包括读取位线。
13.根据权利要求1所述的OTP存储器，还包括：
其中所述逻辑电路包括多路复用器，所述多路复用器耦合到具有附加OTP单元的第三驱动器，并且其中所述多路复用器被配置为向所述第二驱动器和所述第三驱动器提供使能信号。
14.一种方法，包括：
将驱动器控制信号施加到第一驱动器，所述第一驱动器通过第一位线耦合到参考单元；
将所述驱动器控制信号施加到第二驱动器，所述第二驱动器通过第二位线耦合到OTP单元；
由所述第一驱动器生成第一电流，从而在耦合到所述第一位线的比较器的第一输入处生成参考电压；
由所述第二驱动器生成第二电流，从而在耦合到所述第二位线的所述比较器的第二输入处生成OTP单元电压；以及
响应于与被所述第二电流熔断的所述OTP单元相关联的所述OTP单元电压的改变，调整所述驱动器控制信号。
15.根据权利要求14所述的方法，其中调整所述驱动器控制信号包括将针对所述第一驱动器和所述第二驱动器的驱动器使能信号取消断言。
16.根据权利要求14所述的方法，其中调整所述驱动器控制信号包括将针对所述第一驱动器和所述第二驱动器的驱动器使能信号断言。
17.根据权利要求14所述的方法，其中调整所述驱动器控制信号包括使所述第二驱动器停止生成所述第二电流。
18.根据权利要求14所述的方法，其中生成所述第二电流包括：
熔断所述OTP单元的熔丝。
19.根据权利要求14所述的方法，其中生成所述第二电流包括：
熔断所述OTP单元的反熔丝。
20.根据权利要求14所述的方法，还包括：
改变所述比较器的输出信号；以及
基于所述比较器的所述输出信号，调整所述驱动器控制信号。
21.一种只读存储器(ROM)，包括：
用于在第一位线上产生第一电流的部件；
用于在第二位线上产生第二电流的部件；
参考电阻器，耦合在所述第一位线与地之间；
一次性可编程(OTP)单元，耦合在所述第二位线与所述地之间；以及
用于响应于所述第二位线处的电压相对于所述第一位线处的电压的改变而将所述第二电流产生部件关断的部件。
22.根据权利要求21所述的ROM，其中所述关断部件包括比较器，所述比较器具有耦合到所述第一位线的第一输入、耦合到所述第二位线的第二输入，以及耦合到逻辑电路的输出，所述逻辑电路被配置为使能所述第一电流产生部件和所述第二电流产生部件。
23.根据权利要求21所述的ROM，还包括多路复用器，所述多路复用器耦合到所述第二电流产生部件以及用于在第三位线上产生第三电流的部件。
24.根据权利要求23所述的ROM，还包括控制电路，所述控制电路被配置为向所述多路复用器提供N位输入，其中N是等于所述ROM中的OTP单元的数目的整数。
25.根据权利要求21所述的ROM，其中所述关断部件包括感测放大器，所述感测放大器被配置为接收所述第二位线处的所述电压和所述第一位线处的所述电压。
26.根据权利要求21所述的ROM，其中所述OTP单元包括反熔丝。
27.根据权利要求21所述的ROM，其中所述第一电流产生部件包括耦合到所述第一位线的反相器，所述反相器被配置为接收来自所述关断部件的使能信号。
28.根据权利要求21所述的ROM，其中所述关断部件包括：
比较器，所述比较器被配置为接收所述第一位线的所述电压和所述第二位线处的所述电压；以及
或门，所述或门接收所述比较器的输出，并且被配置为向所述第一电流产生部件和所述第二电流产生部件提供使能信号。
29.根据权利要求21所述的ROM，其中所述参考电阻器的尺寸被设计为使得当所述OTP单元熔断时，所述第一位线处的所述电压低于所述第二位线处的所述电压。
30.根据权利要求21所述的ROM，其中所述参考电阻器的尺寸被设计为使得当所述OTP单元未熔断时，所述第一位线处的所述电压高于所述第二位线处的所述电压。
31.根据权利要求21所述的ROM，其中所述关断部件的第一输入通过读取字线晶体管耦合到所述第一位线。
CN202180018447.XA 2020-03-06 2021-03-03 为一次性可编程存储器单元提供写入终止的系统和方法 Pending CN115210813A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/811,145 US11114176B1 (en) 2020-03-06 2020-03-06 Systems and methods to provide write termination for one time programmable memory cells
US16/811,145 2020-03-06
PCT/US2021/020745 WO2021178590A1 (en) 2020-03-06 2021-03-03 Systems and methods to provide write termination for one time programmable memory cells

Publications (1)

Publication Number Publication Date
CN115210813A true CN115210813A (zh) 2022-10-18

Family

ID=75223453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180018447.XA Pending CN115210813A (zh) 2020-03-06 2021-03-03 为一次性可编程存储器单元提供写入终止的系统和方法

Country Status (6)

Country Link
US (1) US11114176B1 (zh)
EP (1) EP4115426A1 (zh)
KR (1) KR102529357B1 (zh)
CN (1) CN115210813A (zh)
TW (1) TW202201418A (zh)
WO (1) WO2021178590A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863584A (zh) * 2019-11-28 2021-05-28 长鑫存储技术有限公司 一次可编程存储器的读写电路
US11817159B2 (en) * 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting anti-fuse memory cell state and memory
KR102501412B1 (ko) * 2021-10-06 2023-02-21 주식회사 키파운드리 프로그램 시간을 줄이기 위한 병렬 프로그램이 가능한 비휘발성 메모리 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7136322B2 (en) 2004-08-05 2006-11-14 Analog Devices, Inc. Programmable semi-fusible link read only memory and method of margin testing same
US8008745B2 (en) * 2005-05-09 2011-08-30 Nantero, Inc. Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements
KR100773398B1 (ko) * 2005-12-14 2007-11-05 삼성전자주식회사 오티피 셀 어레이를 구비한 상 변화 메모리 장치
US7477555B2 (en) * 2006-06-30 2009-01-13 International Business Machines Corporation System and method for differential eFUSE sensing without reference fuses
WO2008051835A1 (en) * 2006-10-24 2008-05-02 Sandisk Corporation Memory device and method for protecting memory cells during programming
JP2010165442A (ja) 2009-01-19 2010-07-29 Toshiba Corp 不揮発性半導体記憶装置
JP2010250866A (ja) * 2009-04-10 2010-11-04 Renesas Electronics Corp 不揮発性半導体記憶装置
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US8964444B2 (en) * 2012-04-25 2015-02-24 Semiconductor Components Industries, Llc One-time programmable memory, integrated circuit including same, and method therefor
US8842482B1 (en) 2012-06-29 2014-09-23 Cypress Semiconductor Corporation Programmable memory with skewed replica and redundant bits for reset control
US9564243B2 (en) * 2014-04-23 2017-02-07 Globalfoundries Singapore Pte. Ltd. Equivalent fuse circuit for a one-time programmable read-only memory array
US9478308B1 (en) * 2015-05-26 2016-10-25 Intel IP Corporation Programmable memory device sense amplifier
US9570192B1 (en) 2016-03-04 2017-02-14 Qualcomm Incorporated System and method for reducing programming voltage stress on memory cell devices

Also Published As

Publication number Publication date
US11114176B1 (en) 2021-09-07
US20210280263A1 (en) 2021-09-09
TW202201418A (zh) 2022-01-01
EP4115426A1 (en) 2023-01-11
WO2021178590A1 (en) 2021-09-10
KR102529357B1 (ko) 2023-05-04
KR20220123725A (ko) 2022-09-08

Similar Documents

Publication Publication Date Title
CN107039083B (zh) 执行封装后修复操作的存储器设备
CN115210813A (zh) 为一次性可编程存储器单元提供写入终止的系统和方法
KR101878972B1 (ko) 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법
JP5671162B2 (ja) メモリデバイスのための電源投入検出システム
KR101890820B1 (ko) 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
KR100998836B1 (ko) 전기적으로 1회 프로그래밍가능하고 1회 소거가능한 퓨즈
CN111435295B (zh) 具非易失性存储器的随机码产生器
US8154941B2 (en) Non-volatile semiconductor memory device and method of writing data therein
JP6107682B2 (ja) 半導体記憶装置及び半導体記憶装置の制御方法
US11036581B2 (en) Non-volatile memory control circuit with parallel error detection and correction
KR102578171B1 (ko) 반도체 시스템
JPH08235899A (ja) 半導体メモリ素子
US6983404B2 (en) Method and apparatus for checking the resistance of programmable elements
KR20180132700A (ko) 1회 프로그램 데이터에 대한 보안을 제공하기 위한 시스템들 및 방법들
US10853542B1 (en) Fuse-based logic repair
TWI623939B (zh) 記憶體裝置與其控制方法
JP2014220026A (ja) 半導体装置及びデータ線の切り替え方法
US20030223282A1 (en) Redundancy circuit and method for semiconductor memory devices
US9431128B2 (en) Semiconductor device including fuse circuit
US20080198642A1 (en) Semiconductor memory device
US11640835B2 (en) Memory device with built-in flexible double redundancy
US11177010B1 (en) Bitcell for data redundancy
US20180090221A1 (en) Boot-up control circuit and semiconductor apparatus including the same
US20060279988A1 (en) System and method for matching resistance in a non-volatile memory
US20240087625A1 (en) Test mode security circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination