JPH088726A - 同時多重アンチヒューズプログラミング方法 - Google Patents
同時多重アンチヒューズプログラミング方法Info
- Publication number
- JPH088726A JPH088726A JP13093494A JP13093494A JPH088726A JP H088726 A JPH088726 A JP H088726A JP 13093494 A JP13093494 A JP 13093494A JP 13093494 A JP13093494 A JP 13093494A JP H088726 A JPH088726 A JP H088726A
- Authority
- JP
- Japan
- Prior art keywords
- programmed
- potential
- antifuse
- conductors
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 多大なプログラミング時間が節約される、複
数のアンチヒューズを同時にプログラミングするための
方法を提供する。 【構成】 共通ノード及び絶縁ノードを、全てのアンチ
ヒューズへの応力を最小限にするように選択された中間
電圧電位に予帯電する段階と、選択されたアンチヒュー
ズの絶縁ノードを第1のプログラミング電圧電位に予帯
電し、共通ノードを第2のプログラミング電圧にした
後、所定の時間待機する段階と、共通ノードと絶縁ノー
ドとの間を流れる電流を測定する段階とを含んでいる。
測定した電流が、所望のアンチヒューズがプログラミン
グされなかったことを示した場合、上記プログラミング
プロセスが予め選択された回数実行される。選択された
アンチヒューズは、プログラミングされた後にソーク電
流を流すことによって個別にソーキングされる。
数のアンチヒューズを同時にプログラミングするための
方法を提供する。 【構成】 共通ノード及び絶縁ノードを、全てのアンチ
ヒューズへの応力を最小限にするように選択された中間
電圧電位に予帯電する段階と、選択されたアンチヒュー
ズの絶縁ノードを第1のプログラミング電圧電位に予帯
電し、共通ノードを第2のプログラミング電圧にした
後、所定の時間待機する段階と、共通ノードと絶縁ノー
ドとの間を流れる電流を測定する段階とを含んでいる。
測定した電流が、所望のアンチヒューズがプログラミン
グされなかったことを示した場合、上記プログラミング
プロセスが予め選択された回数実行される。選択された
アンチヒューズは、プログラミングされた後にソーク電
流を流すことによって個別にソーキングされる。
Description
【0001】
【産業上の利用分野】本発明はユーザプログラマブル回
路技術に関する。本発明は特に、アンチヒューズ技術及
びアンチヒューズアレイを含むユーザプログラマブル回
路で複数のアンチヒューズを同時にプログラミングする
ための方法に関する。
路技術に関する。本発明は特に、アンチヒューズ技術及
びアンチヒューズアレイを含むユーザプログラマブル回
路で複数のアンチヒューズを同時にプログラミングする
ための方法に関する。
【0002】
【従来の技術】アンチヒューズ構造、ユーザプログラマ
ブル集積回路アーキテクチャ、及びユーザプログラマブ
ル集積回路でアンチヒューズをプログラミングするため
の回路及び方法は従来技術として知られている。米国特
許第4,823,181号、米国特許第4,758,7
45号及び米国特許第5,070,384号は、具体的
なアンチヒューズ構造、プログラミング回路及びアンチ
ヒューズを使用する回路アーキテクチャを開示してい
る。米国特許第5,126,282号及び米国特許第
5,130,777号はユーザプログラマブル集積回路
構造でアンチヒューズをプログラミングするための具体
的な方法を開示している。
ブル集積回路アーキテクチャ、及びユーザプログラマブ
ル集積回路でアンチヒューズをプログラミングするため
の回路及び方法は従来技術として知られている。米国特
許第4,823,181号、米国特許第4,758,7
45号及び米国特許第5,070,384号は、具体的
なアンチヒューズ構造、プログラミング回路及びアンチ
ヒューズを使用する回路アーキテクチャを開示してい
る。米国特許第5,126,282号及び米国特許第
5,130,777号はユーザプログラマブル集積回路
構造でアンチヒューズをプログラミングするための具体
的な方法を開示している。
【0003】基本的には、アンチヒューズは、2つの導
電性電極間に配置されたアンチヒューズ材料を破裂させ
て2つの電極間に導電性の低抵抗経路を形成するため
に、通常Vppと呼ばれるプログラミング電位を与えるこ
とによってプログラミングされる。通常のアンチヒュー
ズプログラミングは2つのサイクルを含むと考えられ
る。通常“破裂”サイクルと呼ばれるプログラミングサ
イクルの第1の期間中に、アンチヒューズ材料は導電性
経路を形成するために最初に破裂させられる。アンチヒ
ューズ材料の破裂後、通常“ソーク”サイクルと呼ばれ
るプログラミングサイクルの第2の期間中に、プログラ
ミングされたアンチヒューズの最終抵抗を小さくするた
めに破裂したアンチヒューズ材料中に電流が流される。
アンチヒューズの破裂後、アンチヒューズの両側が同一
電位になるまで電流が流される。この電流の量は、回路
レイアウトの小さな寄生(parasitic)抵抗及
びアンチヒューズの固有抵抗によって規定されるので非
常に大きくなることがある。
電性電極間に配置されたアンチヒューズ材料を破裂させ
て2つの電極間に導電性の低抵抗経路を形成するため
に、通常Vppと呼ばれるプログラミング電位を与えるこ
とによってプログラミングされる。通常のアンチヒュー
ズプログラミングは2つのサイクルを含むと考えられ
る。通常“破裂”サイクルと呼ばれるプログラミングサ
イクルの第1の期間中に、アンチヒューズ材料は導電性
経路を形成するために最初に破裂させられる。アンチヒ
ューズ材料の破裂後、通常“ソーク”サイクルと呼ばれ
るプログラミングサイクルの第2の期間中に、プログラ
ミングされたアンチヒューズの最終抵抗を小さくするた
めに破裂したアンチヒューズ材料中に電流が流される。
アンチヒューズの破裂後、アンチヒューズの両側が同一
電位になるまで電流が流される。この電流の量は、回路
レイアウトの小さな寄生(parasitic)抵抗及
びアンチヒューズの固有抵抗によって規定されるので非
常に大きくなることがある。
【0004】高電流により、多量の瞬時電力がアンチヒ
ューズ構造によって消費される。従って、瞬時放電に使
用可能なエネルギは、アンチヒューズ接点及び通路(v
ias)の損傷又はプログラミング経路に関連する回路
構造の溶融を防止する為に十分低いレベルに制限されね
ばならない。この電流スパイクによって提供される多量
の“瞬時”エネルギの量は、放電ループの実効キャパシ
タンスによって制限される。
ューズ構造によって消費される。従って、瞬時放電に使
用可能なエネルギは、アンチヒューズ接点及び通路(v
ias)の損傷又はプログラミング経路に関連する回路
構造の溶融を防止する為に十分低いレベルに制限されね
ばならない。この電流スパイクによって提供される多量
の“瞬時”エネルギの量は、放電ループの実効キャパシ
タンスによって制限される。
【0005】アンチヒューズを使用する相互接続アーキ
テクチャでは、多数の“クロスアンチヒューズ”、即ち
水平方向及び垂直方向に走る導線の交点に配置されたア
ンチヒューズが1つの導線に接続されている。このよう
な回路構造のキャパシタンスは1つの導線に接続される
クロスアンチヒューズの数と共に増加する。
テクチャでは、多数の“クロスアンチヒューズ”、即ち
水平方向及び垂直方向に走る導線の交点に配置されたア
ンチヒューズが1つの導線に接続されている。このよう
な回路構造のキャパシタンスは1つの導線に接続される
クロスアンチヒューズの数と共に増加する。
【0006】FPGA(フィールド・プログラマブル・
ゲート・アレイ)アーキテクチャのようなアンチヒュー
ズベースのアーキテクチャでは、未使用の回路入力は、
電源経路のひとつと接続されている1つの導線によって
終端される。これらの導線は、1つの導線に共通接続さ
れている多数のアンチヒューズによって大きなキャパシ
タンスが生じる最悪の例である。論理モジュール回路を
相互接続するためにアンチヒューズをプログラミング機
構として使用する平均的なFPGAアレイでは、論理モ
ジュールへの全入力の半分以上は、電源経路のひとつと
接続されている導線と接続されている。
ゲート・アレイ)アーキテクチャのようなアンチヒュー
ズベースのアーキテクチャでは、未使用の回路入力は、
電源経路のひとつと接続されている1つの導線によって
終端される。これらの導線は、1つの導線に共通接続さ
れている多数のアンチヒューズによって大きなキャパシ
タンスが生じる最悪の例である。論理モジュール回路を
相互接続するためにアンチヒューズをプログラミング機
構として使用する平均的なFPGAアレイでは、論理モ
ジュールへの全入力の半分以上は、電源経路のひとつと
接続されている導線と接続されている。
【0007】各論理モジュール入力が約1pFのキャパ
シタンスを有するならば、これらの導線は、最小のFP
GAアレイでも接続しなければならない入力が数百個あ
るので、導線当り数百pFのキャパシタンスを有する。
このような特性を持つ集積回路の寸法が増すと、このキ
ャパシタンスも増す。アンチヒューズをプログラミング
するために使用されるプログラミングスキーマ(pro
gramming scheme)によっては、これら
の導線のキャパシタンスは、アンチヒューズ構造を破損
又は破壊させるのに十分なエネルギを蓄えることがあ
る。
シタンスを有するならば、これらの導線は、最小のFP
GAアレイでも接続しなければならない入力が数百個あ
るので、導線当り数百pFのキャパシタンスを有する。
このような特性を持つ集積回路の寸法が増すと、このキ
ャパシタンスも増す。アンチヒューズをプログラミング
するために使用されるプログラミングスキーマ(pro
gramming scheme)によっては、これら
の導線のキャパシタンスは、アンチヒューズ構造を破損
又は破壊させるのに十分なエネルギを蓄えることがあ
る。
【0008】
【発明が解決しようする課題】広く使用されている従来
のアンチヒューズプログラミング方法では、破裂サイク
ル及びソークサイクルは組合わされている。まずアンチ
ヒューズ材料が破裂され、次に破裂直後にアンチヒュー
ズ内でのソーク電流の通電を開始するために、プログラ
ミング電圧電源へDC又はAC接続され、その接続を維
持することによってアンチヒューズに応力が加えられ
る。プログラミングデバイス上での電圧降下及び外部電
子機器の電流制限回路によって、このソーク電流は大型
導線上の電圧を降下させることがある。同一の導線上で
複数のアンチヒューズを同時にプログラミングする場合
は、破裂させる第1のアンチヒューズ内を流れる電流に
よって、残りのアンチヒューズのプログラミング電圧が
降下する。プログラミング電圧が1V下がると、プログ
ラミング時間は意図した時間の3倍〜10倍になる。こ
の問題は、第2のアンチヒューズが破裂して、通電し始
めるとさらに大きくなる。
のアンチヒューズプログラミング方法では、破裂サイク
ル及びソークサイクルは組合わされている。まずアンチ
ヒューズ材料が破裂され、次に破裂直後にアンチヒュー
ズ内でのソーク電流の通電を開始するために、プログラ
ミング電圧電源へDC又はAC接続され、その接続を維
持することによってアンチヒューズに応力が加えられ
る。プログラミングデバイス上での電圧降下及び外部電
子機器の電流制限回路によって、このソーク電流は大型
導線上の電圧を降下させることがある。同一の導線上で
複数のアンチヒューズを同時にプログラミングする場合
は、破裂させる第1のアンチヒューズ内を流れる電流に
よって、残りのアンチヒューズのプログラミング電圧が
降下する。プログラミング電圧が1V下がると、プログ
ラミング時間は意図した時間の3倍〜10倍になる。こ
の問題は、第2のアンチヒューズが破裂して、通電し始
めるとさらに大きくなる。
【0009】ある既存のアンチヒューズアーキテクチャ
は、アンチヒューズの破裂時に、交差する導線に接続し
ているプログラミングされていないアンチヒューズキャ
パシタンス間に電圧が再度分配されるように、プログラ
ミング電圧用トランジスタを使用している。キャパシタ
ンスが小さくなるとキャパシタンスが大きい時よりも電
圧変化が大きくなり、従って、破裂中に、接続されたア
ンチヒューズの数が少ない導線では電圧変動が大きくな
るが、接続されたアンチヒューズの数が多い導線ではほ
とんど電圧変動がない(即ち1ボルトより遥かに小さく
なる)。プログラミングデバイスは通常約−10VのV
BII値を有する。あるアーキテクチャでは、相互に接続
された導線のキャパシタンスは小さすぎて、電圧のV
BIIを上回る瞬時上昇を避けることができない為プログ
ラミングデバイスのVdsはVBIIを上回る。このよう
に、アンチヒューズアーキテクチャのプログラミングは
不注意によって、プログラミングトランジスタ及びアン
チヒューズの破裂を引き起こすことがある。
は、アンチヒューズの破裂時に、交差する導線に接続し
ているプログラミングされていないアンチヒューズキャ
パシタンス間に電圧が再度分配されるように、プログラ
ミング電圧用トランジスタを使用している。キャパシタ
ンスが小さくなるとキャパシタンスが大きい時よりも電
圧変化が大きくなり、従って、破裂中に、接続されたア
ンチヒューズの数が少ない導線では電圧変動が大きくな
るが、接続されたアンチヒューズの数が多い導線ではほ
とんど電圧変動がない(即ち1ボルトより遥かに小さく
なる)。プログラミングデバイスは通常約−10VのV
BII値を有する。あるアーキテクチャでは、相互に接続
された導線のキャパシタンスは小さすぎて、電圧のV
BIIを上回る瞬時上昇を避けることができない為プログ
ラミングデバイスのVdsはVBIIを上回る。このよう
に、アンチヒューズアーキテクチャのプログラミングは
不注意によって、プログラミングトランジスタ及びアン
チヒューズの破裂を引き起こすことがある。
【0010】
【課題を解決するための手段】本発明によれば、それぞ
れが共通ノードに接続された第1の電極を有し、且つそ
れぞれが他の各アンチヒューズのノードとは絶縁された
絶縁ノードに接続された第2の電極を有する複数のアン
チヒューズを同時にプログラミングするための方法は、
共通ノード及び絶縁ノードを、全てのアンチヒューズへ
のストレスを最小限にするように選択された中間電位に
予帯電する段階と、選択されたアンチヒューズの絶縁ノ
ードを第1のプログラミング電位に予帯電する段階と、
前記共通ノード上に第2のプログラミング電位を与える
段階と、前記第1及び第2のプログラミング電位は、こ
れらの電位間の差が前記アンチヒューズをプログラミン
グするのに十分であり且つ前記中間電位はこれらの電位
間のほぼ中央に位置するように選択されており、所定の
時間待機する段階と、共通ノードと絶縁ノードとの間を
流れる電流を測定する段階とを含んでいる。測定した電
流によって、所望のアンチヒューズがプログラミングさ
れなかったことが検知された場合、プログラミングプロ
セスが予め選択された回数実行される。選択されたアン
チヒューズは、プログラミングされた後にソーク電流を
流すことによって個別にソーキングされる。
れが共通ノードに接続された第1の電極を有し、且つそ
れぞれが他の各アンチヒューズのノードとは絶縁された
絶縁ノードに接続された第2の電極を有する複数のアン
チヒューズを同時にプログラミングするための方法は、
共通ノード及び絶縁ノードを、全てのアンチヒューズへ
のストレスを最小限にするように選択された中間電位に
予帯電する段階と、選択されたアンチヒューズの絶縁ノ
ードを第1のプログラミング電位に予帯電する段階と、
前記共通ノード上に第2のプログラミング電位を与える
段階と、前記第1及び第2のプログラミング電位は、こ
れらの電位間の差が前記アンチヒューズをプログラミン
グするのに十分であり且つ前記中間電位はこれらの電位
間のほぼ中央に位置するように選択されており、所定の
時間待機する段階と、共通ノードと絶縁ノードとの間を
流れる電流を測定する段階とを含んでいる。測定した電
流によって、所望のアンチヒューズがプログラミングさ
れなかったことが検知された場合、プログラミングプロ
セスが予め選択された回数実行される。選択されたアン
チヒューズは、プログラミングされた後にソーク電流を
流すことによって個別にソーキングされる。
【0011】本発明のプログラミング方法は、破裂サイ
クルとソークサイクルとに分かれているため、2つ以上
の破裂したアンチヒューズを流れるソーク電流によって
起こる共通ノード上のプログラミング電圧の降下は排除
される。従って、アンチヒューズへストレスをかける時
間を増さずに破裂サイクル中に2つ以上のアンチヒュー
ズを同時にプログラミングすることが可能となる。例え
ば共通ノードに接続された多数のアンチヒューズを含ん
でいるアンチヒューズアーキテクチャでは、プログラミ
ング時間における未使用ゲート入力の接続解除のため時
間の節約は多大となる。
クルとソークサイクルとに分かれているため、2つ以上
の破裂したアンチヒューズを流れるソーク電流によって
起こる共通ノード上のプログラミング電圧の降下は排除
される。従って、アンチヒューズへストレスをかける時
間を増さずに破裂サイクル中に2つ以上のアンチヒュー
ズを同時にプログラミングすることが可能となる。例え
ば共通ノードに接続された多数のアンチヒューズを含ん
でいるアンチヒューズアーキテクチャでは、プログラミ
ング時間における未使用ゲート入力の接続解除のため時
間の節約は多大となる。
【0012】
【実施例】本発明の以下の説明が単に例示的であって、
何等限定するものでないことは当業者には自明である。
このような当業者には本発明の他の実施態様が容易に提
案されよう。
何等限定するものでないことは当業者には自明である。
このような当業者には本発明の他の実施態様が容易に提
案されよう。
【0013】まず図1のアンチヒューズアーキテクチャ
の一部分の簡略図は、単一の回路ノードに接続された複
数のアンチヒューズを示している。このようなアンチヒ
ューズを含む回路の実際の実施態様では、複数の導線2
6,28,30,32,34,36,38,40を導線
42に選択的に接続するために複数のアンチヒューズ1
0,12,14,16,18,20,22,24が使用
される。このような構造は一括相互接続、又は例えば導
線42に印加された電圧への未使用回路ノードを接続す
るために使用される。
の一部分の簡略図は、単一の回路ノードに接続された複
数のアンチヒューズを示している。このようなアンチヒ
ューズを含む回路の実際の実施態様では、複数の導線2
6,28,30,32,34,36,38,40を導線
42に選択的に接続するために複数のアンチヒューズ1
0,12,14,16,18,20,22,24が使用
される。このような構造は一括相互接続、又は例えば導
線42に印加された電圧への未使用回路ノードを接続す
るために使用される。
【0014】導線42に接続するよう多数のアンチヒュ
ーズをプログラミングする場合、従来のプログラミング
技術を使用するのが困難であることが図1から分かる。
例えば、アンチヒューズ10,12,14,16,18
をプログラミングしなければならない場合、プログラミ
ング電圧Vppが導線42に印加され、導線26,28,
30,32,34は接地される。他の導線36,38,
40は、アンチヒューズ20,22,24が非プログラ
ミング状態を保つようストレスを避けるために通常Vpp
/2の中間電位に設定される。各アンチヒューズのプロ
グラミング時に、電流はVpp電源から多数に分岐する並
列経路を通じてアースに流れる。プログラミングするア
ンチヒューズの数が十分に多い場合、多くの負荷がVpp
電源上に置かれるため、出力電圧値が、アンチヒューズ
を確実にプログラミングするのに必要な値より低くなる
か又はアンチヒューズを含むチップの回路内部を破壊す
る程大きいプログラミング電流が必要となる。
ーズをプログラミングする場合、従来のプログラミング
技術を使用するのが困難であることが図1から分かる。
例えば、アンチヒューズ10,12,14,16,18
をプログラミングしなければならない場合、プログラミ
ング電圧Vppが導線42に印加され、導線26,28,
30,32,34は接地される。他の導線36,38,
40は、アンチヒューズ20,22,24が非プログラ
ミング状態を保つようストレスを避けるために通常Vpp
/2の中間電位に設定される。各アンチヒューズのプロ
グラミング時に、電流はVpp電源から多数に分岐する並
列経路を通じてアースに流れる。プログラミングするア
ンチヒューズの数が十分に多い場合、多くの負荷がVpp
電源上に置かれるため、出力電圧値が、アンチヒューズ
を確実にプログラミングするのに必要な値より低くなる
か又はアンチヒューズを含むチップの回路内部を破壊す
る程大きいプログラミング電流が必要となる。
【0015】本発明のプログラミング方法ではこの問題
は回避され、一回の破裂サイクル中に多数のアンチヒュ
ーズを破裂させて、プログラミングすることができる。
次に、アンチヒューズを個別にソーキングする事によっ
て総プログラミング時間が大幅に削減される。本発明の
プログラミング方法を図2から図5に示す。
は回避され、一回の破裂サイクル中に多数のアンチヒュ
ーズを破裂させて、プログラミングすることができる。
次に、アンチヒューズを個別にソーキングする事によっ
て総プログラミング時間が大幅に削減される。本発明の
プログラミング方法を図2から図5に示す。
【0016】以下で図2を参照する。図2は図1の回路
に、導線26,28,30,32,34,36,38,
40,42と、ブロック62,64で示したプログラミ
ング回路から与えられる種々のプログラミング電位に接
続するために使用されるスイッチ44,46,48,5
0,52,54,56,58,60を加えたものであ
る。スイッチ44,46,48,50,52,54,5
6,58,60が、通常図1の回路を含む集積回路に配
置されているトランジスタのようなデバイスを表してい
ることは当業者には自明である。このようなプログラミ
ング回路は充電ポンプ回路(charge pump
s)、オフチッププログラミング電圧源からのステアリ
ング回路等を含む。このような回路のアーキテクチャは
当業者にはよく知られており、特定のプログラミング回
路の詳細は設計に依存する。このような回路形態の詳細
は本発明の範囲外であり、本発明内容を過度に複雑にし
ないためここでは触れない。以下では、アンチヒューズ
14,16,18,20,22をプログラミングし、且
つアンチヒューズ10,12,24は非プログラミング
状態に保つものと仮定する。
に、導線26,28,30,32,34,36,38,
40,42と、ブロック62,64で示したプログラミ
ング回路から与えられる種々のプログラミング電位に接
続するために使用されるスイッチ44,46,48,5
0,52,54,56,58,60を加えたものであ
る。スイッチ44,46,48,50,52,54,5
6,58,60が、通常図1の回路を含む集積回路に配
置されているトランジスタのようなデバイスを表してい
ることは当業者には自明である。このようなプログラミ
ング回路は充電ポンプ回路(charge pump
s)、オフチッププログラミング電圧源からのステアリ
ング回路等を含む。このような回路のアーキテクチャは
当業者にはよく知られており、特定のプログラミング回
路の詳細は設計に依存する。このような回路形態の詳細
は本発明の範囲外であり、本発明内容を過度に複雑にし
ないためここでは触れない。以下では、アンチヒューズ
14,16,18,20,22をプログラミングし、且
つアンチヒューズ10,12,24は非プログラミング
状態に保つものと仮定する。
【0017】まず図2に示すように、全ての導線26,
28,30,32,34,36,38,40,42は動
的にVpp/2に帯電される。これは、プログラミング回
路62,64に電圧Vpp/2を発生させ、導線26,2
8,30,32,34,36,38,40,42の固有
キャパシタンスを前記電圧値に帯電させるのに十分な時
間スイッチ44,46,48,50,52,54,5
6,58,60を閉鎖して実現される。次に、スイッチ
44,46,48,50,52,54,56,58,6
0が再度開放されると、図2に示すように全ての導線2
6,28,30,32,34,36,38,40,42
は電位Vpp/2に帯電されている。当業者には、“動的
に予帯電されている”という用語で、導線を前記電圧に
帯電させ、次に導線を帯電電圧で“浮遊”させるために
充電源を除去することを意味するということが解るであ
ろう。
28,30,32,34,36,38,40,42は動
的にVpp/2に帯電される。これは、プログラミング回
路62,64に電圧Vpp/2を発生させ、導線26,2
8,30,32,34,36,38,40,42の固有
キャパシタンスを前記電圧値に帯電させるのに十分な時
間スイッチ44,46,48,50,52,54,5
6,58,60を閉鎖して実現される。次に、スイッチ
44,46,48,50,52,54,56,58,6
0が再度開放されると、図2に示すように全ての導線2
6,28,30,32,34,36,38,40,42
は電位Vpp/2に帯電されている。当業者には、“動的
に予帯電されている”という用語で、導線を前記電圧に
帯電させ、次に導線を帯電電圧で“浮遊”させるために
充電源を除去することを意味するということが解るであ
ろう。
【0018】以下で図3を参照する。プログラミング回
路62が0ボルトを発生し、スイッチ48,50,5
2,54,56は、導線30,32,34,36,38
のキャパシタンスを0ボルトに帯電させるのに十分な時
間閉鎖される。次に、スイッチ48,50,52,5
4,56が再度開放されると、図3に示すように導線3
0,32,34,36,38はいずれも0ボルトに帯電
されている。
路62が0ボルトを発生し、スイッチ48,50,5
2,54,56は、導線30,32,34,36,38
のキャパシタンスを0ボルトに帯電させるのに十分な時
間閉鎖される。次に、スイッチ48,50,52,5
4,56が再度開放されると、図3に示すように導線3
0,32,34,36,38はいずれも0ボルトに帯電
されている。
【0019】アンチヒューズ14,16,18,20,
22の破裂サイクルの状態を図4に示す。プログラミン
グ回路64が電位Vppを発生し、スイッチ60は閉鎖さ
れる。導線30,32,34,36,38は0ボルトに
帯電されるので、アンチヒューズ14,16,18,2
0,22はストレスを受けて、プログラミングされる。
当業者には、導線30,32,34,36,38が互い
に分離されているため、アンチヒューズ14,16,1
8,20,22のひとつのプログラミングが他のアンチ
ヒューズの導線上の電位に影響しないことが分かるであ
ろう。
22の破裂サイクルの状態を図4に示す。プログラミン
グ回路64が電位Vppを発生し、スイッチ60は閉鎖さ
れる。導線30,32,34,36,38は0ボルトに
帯電されるので、アンチヒューズ14,16,18,2
0,22はストレスを受けて、プログラミングされる。
当業者には、導線30,32,34,36,38が互い
に分離されているため、アンチヒューズ14,16,1
8,20,22のひとつのプログラミングが他のアンチ
ヒューズの導線上の電位に影響しないことが分かるであ
ろう。
【0020】各アンチヒューズ14,16,18,2
0,22のプログラミング時に、アンチヒューズの垂直
な導線30,32,34,36,38のひとつをVpp電
位に帯電させるのに十分な電流のみがプログラミング回
路64のVpp電源から提供される。付加的な電流は提供
されず、従って各連続するアンチヒューズのプログラミ
ング時に、Vpp電源の消費電流は、新たにアース経路が
増えても漸進的には増加しない。
0,22のプログラミング時に、アンチヒューズの垂直
な導線30,32,34,36,38のひとつをVpp電
位に帯電させるのに十分な電流のみがプログラミング回
路64のVpp電源から提供される。付加的な電流は提供
されず、従って各連続するアンチヒューズのプログラミ
ング時に、Vpp電源の消費電流は、新たにアース経路が
増えても漸進的には増加しない。
【0021】導線26,28,40は電位Vpp/2に帯
電しているので、アンチヒューズ10,12,24はそ
れほどストレスを受けず、プログラミングされない。こ
のように、アンチヒューズ14,16,18,20,2
2,24の破裂サイクルは単一の破裂サイクルであり、
選択されなかったアンチヒューズはプログラミングされ
ない。
電しているので、アンチヒューズ10,12,24はそ
れほどストレスを受けず、プログラミングされない。こ
のように、アンチヒューズ14,16,18,20,2
2,24の破裂サイクルは単一の破裂サイクルであり、
選択されなかったアンチヒューズはプログラミングされ
ない。
【0022】アンチヒューズが図4に示すように、使用
する型のアンチヒューズをプログラミングするのに十分
な計算された所定時間ストレスを受けた後に、プログラ
ミング回路64は電圧をVpp/2に下げ、スイッチ4
8,50,52,54,56は個別に一度に一つずつ閉
鎖される。Vpp電源から流れる電流は図4に示すように
電流計66によって測定され、プログラミングされたア
ンチヒューズの特性値と比較される。導線30,32,
34,36又は38の測定電流値のいずれかが、アンチ
ヒューズがプログラミングされなかったことを示せば、
破裂サイクルが反復される。破裂サイクルは、プログラ
ミングされなかったアンチヒューズに欠陥があると指摘
される前に所与の回数反復され得る。
する型のアンチヒューズをプログラミングするのに十分
な計算された所定時間ストレスを受けた後に、プログラ
ミング回路64は電圧をVpp/2に下げ、スイッチ4
8,50,52,54,56は個別に一度に一つずつ閉
鎖される。Vpp電源から流れる電流は図4に示すように
電流計66によって測定され、プログラミングされたア
ンチヒューズの特性値と比較される。導線30,32,
34,36又は38の測定電流値のいずれかが、アンチ
ヒューズがプログラミングされなかったことを示せば、
破裂サイクルが反復される。破裂サイクルは、プログラ
ミングされなかったアンチヒューズに欠陥があると指摘
される前に所与の回数反復され得る。
【0023】上記のような破裂サイクルが正しく実行さ
れた後に、他の共通導線に接続されたアンチヒューズの
ための破裂サイクルが実行される。通常のFPGAアー
キテクチャでは、意図されるデバイスのプログラミング
のためには、このようなサイクルが数百回必要である。
れた後に、他の共通導線に接続されたアンチヒューズの
ための破裂サイクルが実行される。通常のFPGAアー
キテクチャでは、意図されるデバイスのプログラミング
のためには、このようなサイクルが数百回必要である。
【0024】全てのアンチヒューズがプログラミングさ
れた後に、従来技術のプログラミングプロセスと同様に
各アンチヒューズは個別にソーキングされる。プログラ
ミングサイクルのこの部分は、例えばアンチヒューズ1
4を用いて図5に示す。図5は図1から図4の回路の一
部分を図示しており、導線30,42、アンチヒューズ
14及びプログラミング回路62,64を示している。
プログラミング回路62,64はソーキング電圧を発生
し、スイッチ48,60は閉鎖される。ソーク電流は米
国特許第5,008,855号に開示されているように
DC電流として印加されるか又は米国特許第5,12
6,282号に開示されているようにAC電流として印
加される。ソーク電流の大きさは、アンチヒューズの種
類及び組成(compositor)に依存し且つ当業
者によって簡単に選択される。
れた後に、従来技術のプログラミングプロセスと同様に
各アンチヒューズは個別にソーキングされる。プログラ
ミングサイクルのこの部分は、例えばアンチヒューズ1
4を用いて図5に示す。図5は図1から図4の回路の一
部分を図示しており、導線30,42、アンチヒューズ
14及びプログラミング回路62,64を示している。
プログラミング回路62,64はソーキング電圧を発生
し、スイッチ48,60は閉鎖される。ソーク電流は米
国特許第5,008,855号に開示されているように
DC電流として印加されるか又は米国特許第5,12
6,282号に開示されているようにAC電流として印
加される。ソーク電流の大きさは、アンチヒューズの種
類及び組成(compositor)に依存し且つ当業
者によって簡単に選択される。
【0025】以下で図6を参照する。図6は、本発明の
方法のフローチャートを示す。まずステップ70で、共
通導線(図1〜図4の参照番号42)及び共通導線と交
差する全ての導線(図1〜図4の参照番号26,28,
30,32,34,36,38,40)が動的にVpp/
2に予帯電される。次にステップ72で、プログラミン
グするアンチヒューズに接続された全ての交差する導線
が動的に0ボルトに予帯電される。ステップ74で、V
ppが選択された時間中共通導線に印加される。選択され
た時間は、回路で使用される型のアンチヒューズをプロ
グラミングするのに十分な時間である。
方法のフローチャートを示す。まずステップ70で、共
通導線(図1〜図4の参照番号42)及び共通導線と交
差する全ての導線(図1〜図4の参照番号26,28,
30,32,34,36,38,40)が動的にVpp/
2に予帯電される。次にステップ72で、プログラミン
グするアンチヒューズに接続された全ての交差する導線
が動的に0ボルトに予帯電される。ステップ74で、V
ppが選択された時間中共通導線に印加される。選択され
た時間は、回路で使用される型のアンチヒューズをプロ
グラミングするのに十分な時間である。
【0026】次にステップ76で、選択された時間が経
過した後、全てのアンチヒューズが意図したようにプロ
グラミングされたかどうかを判断するための検査手順に
備えて共通導線上の電圧がVpp/2に下げられる。検査
手順はステップ78で実施される。ここでは、個々のア
ンチヒューズがプログラミングされたかどうかを確認す
るためにこれらのアンチヒューズに電流が流される。ソ
ークサイクルは最終抵抗を下げるために個々のアンチヒ
ューズにソーク電流を通すことを含んでいるので、前記
ステップをアンチヒューズのためのソークサイクルと組
み合わせることができることは当業者には自明である。
過した後、全てのアンチヒューズが意図したようにプロ
グラミングされたかどうかを判断するための検査手順に
備えて共通導線上の電圧がVpp/2に下げられる。検査
手順はステップ78で実施される。ここでは、個々のア
ンチヒューズがプログラミングされたかどうかを確認す
るためにこれらのアンチヒューズに電流が流される。ソ
ークサイクルは最終抵抗を下げるために個々のアンチヒ
ューズにソーク電流を通すことを含んでいるので、前記
ステップをアンチヒューズのためのソークサイクルと組
み合わせることができることは当業者には自明である。
【0027】次にステップ80では、個々のアンチヒュ
ーズを流れる電流のいずれも、アンチヒューズがプログ
ラミングされたことを示すほど十分に大きいかどうかが
判断される。電流が十分に大きくなければ、手順はステ
ップ70に戻る。十分に大きければ、手順はステップ8
2に進む。ステップ82では、次のアンチヒューズグル
ープが選択され、ステップ70〜80を用いてプログラ
ミングされるか、又は他にアンチヒューズグループが存
在しなければ、既に破裂された個々のアンチヒューズの
最終抵抗を下げるためにソーキングされる。
ーズを流れる電流のいずれも、アンチヒューズがプログ
ラミングされたことを示すほど十分に大きいかどうかが
判断される。電流が十分に大きくなければ、手順はステ
ップ70に戻る。十分に大きければ、手順はステップ8
2に進む。ステップ82では、次のアンチヒューズグル
ープが選択され、ステップ70〜80を用いてプログラ
ミングされるか、又は他にアンチヒューズグループが存
在しなければ、既に破裂された個々のアンチヒューズの
最終抵抗を下げるためにソーキングされる。
【0028】このプログラミング方法を使用すれば以下
のような幾つかの利点がある。まず、(スイッチ44,
46,48,50,52,54,56,58,60によ
って示される)プログラミングデバイスは破裂サイクル
中オフ状態なので、最大放電キャパシタンスは安全な値
に制限される。
のような幾つかの利点がある。まず、(スイッチ44,
46,48,50,52,54,56,58,60によ
って示される)プログラミングデバイスは破裂サイクル
中オフ状態なので、最大放電キャパシタンスは安全な値
に制限される。
【0029】更に、本発明を用いれば、かなりの時間が
節約される。例えば水平導線を本発明に従って1000
個の垂直導線に接続する場合、1000個の各垂直導線
が0ボルトに放電され、他の導線は全てVpp/2に予帯
電され、Vppが水平導線に印加される。各クロスアンチ
ヒューズの破裂時に、各垂直導線の電位はVppに上昇す
る。通常Vppを供給する上昇装置での電圧降下を引き起
こすDC電流はないので、水平導線はVppに保持され
る。本発明の方法を使用すれば、1回のプログラミング
サイクル中に多数のアンチヒューズを破裂させることが
可能である。本実施例では、1,000個のアンチヒュ
ーズを破裂させるのに必要な時間は、1個のアンチヒュ
ーズを破裂させるのに必要な時間に圧縮された(破裂時
間は1,000分の1に短縮)。
節約される。例えば水平導線を本発明に従って1000
個の垂直導線に接続する場合、1000個の各垂直導線
が0ボルトに放電され、他の導線は全てVpp/2に予帯
電され、Vppが水平導線に印加される。各クロスアンチ
ヒューズの破裂時に、各垂直導線の電位はVppに上昇す
る。通常Vppを供給する上昇装置での電圧降下を引き起
こすDC電流はないので、水平導線はVppに保持され
る。本発明の方法を使用すれば、1回のプログラミング
サイクル中に多数のアンチヒューズを破裂させることが
可能である。本実施例では、1,000個のアンチヒュ
ーズを破裂させるのに必要な時間は、1個のアンチヒュ
ーズを破裂させるのに必要な時間に圧縮された(破裂時
間は1,000分の1に短縮)。
【0030】更には、プログラミングデバイス(即ちス
イッチ)はオフ状態なので、破裂サイクル中にVBIIを
入力して、破壊することはできない。従って、破裂サイ
クル中にプログラミングデバイスをオフ状態にすること
によって、プログラミングデバイスの破壊を防止するこ
ともできる。
イッチ)はオフ状態なので、破裂サイクル中にVBIIを
入力して、破壊することはできない。従って、破裂サイ
クル中にプログラミングデバイスをオフ状態にすること
によって、プログラミングデバイスの破壊を防止するこ
ともできる。
【0031】本発明のプログラミング方法によって、セ
グメンテーションデバイスを通常のアンチヒューズベー
スの相互接続アレイで設計する際に制御しなければなら
ない変数のリストからVBiiは除去される。この付加的
な自由度によって、装置設計者はプログラミングデバイ
スの利得を改善して、アンチヒューズを含む集積回路の
他の分野で改良及び/又は簡略化を実現することができ
る。
グメンテーションデバイスを通常のアンチヒューズベー
スの相互接続アレイで設計する際に制御しなければなら
ない変数のリストからVBiiは除去される。この付加的
な自由度によって、装置設計者はプログラミングデバイ
スの利得を改善して、アンチヒューズを含む集積回路の
他の分野で改良及び/又は簡略化を実現することができ
る。
【0032】以上、本発明の実施態様を図示説明した
が、本明細書に記載の発明の範囲を逸脱することなく前
述した実施態様以外に多くの変形が可能であることは当
業者には自明である。従って、本発明は前述の特許請求
の範囲を除いて、何等限定されるものではない。
が、本明細書に記載の発明の範囲を逸脱することなく前
述した実施態様以外に多くの変形が可能であることは当
業者には自明である。従って、本発明は前述の特許請求
の範囲を除いて、何等限定されるものではない。
【図1】単一の回路ノードに接続された複数のアンチヒ
ューズを示すアンチヒューズアーキテクチャの一部分の
概略図である。
ューズを示すアンチヒューズアーキテクチャの一部分の
概略図である。
【図2】本発明のアンチヒューズプログラミングサイク
ルの第1の部分中における図1のアーキテクチャを示す
概略図である。
ルの第1の部分中における図1のアーキテクチャを示す
概略図である。
【図3】本発明のアンチヒューズプログラミングサイク
ルの第2の部分中における図1のアーキテクチャを示す
概略図である。
ルの第2の部分中における図1のアーキテクチャを示す
概略図である。
【図4】本発明のアンチヒューズプログラミングサイク
ルの第3の部分中における図1のアーキテクチャを示す
概略図である。
ルの第3の部分中における図1のアーキテクチャを示す
概略図である。
【図5】本発明のアンチヒューズプログラミングサイク
ルの第4の部分中における図1のアーキテクチャを示す
概略図である。
ルの第4の部分中における図1のアーキテクチャを示す
概略図である。
【図6】本発明の通常のアンチヒューズプログラミング
サイクルのフローチャートである。
サイクルのフローチャートである。
10、12、14、16、18、20、22、24 ア
ンチヒューズ 26、28、30、32、34、36、38、40、4
2 導線 44、46、48、50、52、54、56、58、6
0 スイッチ 62、64 プログラミング回路 66 電流計
ンチヒューズ 26、28、30、32、34、36、38、40、4
2 導線 44、46、48、50、52、54、56、58、6
0 スイッチ 62、64 プログラミング回路 66 電流計
Claims (12)
- 【請求項1】 共通導線と複数の個別に交差する導線と
の交点に配置された複数のアンチヒューズのプログラミ
ング方法であって、プログラミングすべきでないアンチ
ヒューズと個別に交差する導線の各々を、プログラミン
グ電位差のほぼ半分に等しい電圧レベルに動的に予帯電
する段階と、プログラミングすべきアンチヒューズと個
別に交差する導線の各々を、前記プログラミング電位差
の第1の電位に動的に予帯電する段階と、機能アンチヒ
ューズを適切にプログラミングするのに十分であるよう
に選択された時間中、前記共通導線を前記プログラミン
グ電位差の第2の電位にする段階とを含むプログラミン
グ方法。 - 【請求項2】 前記時間が経過した後に、前記第2の電
位を、前記アンチヒューズのうちプログラミングされな
かったものへの応力を避けるために選択された電位に下
げる段階と、プログラミングすべき各アンチヒューズを
流れる電流を、プログラミングされたアンチヒューズに
よって示される電流の大きさと比較する段階と、プログ
ラミングすべき前記アンチヒューズのいずれかひとつを
流れる電流がプログラミングされたアンチヒューズによ
って示される電流の大きさよりも小さい場合にのみ請求
項1に記載の段階を反復する段階とを含む請求項1に記
載の方法。 - 【請求項3】 プログラミングされた前記アンチヒュー
ズの各々にソーク電流を流す段階を含む請求項1に記載
の方法。 - 【請求項4】 プログラミング電圧でプログラミングさ
れるように構成され且つ共通導線と複数の個別に交差す
る導線との交点に配置された複数のアンチヒューズのプ
ログラミング方法であって、第1の電位と第2の電位と
の差は前記プログラミング電圧を含んでおり、プログラ
ミングすべきでないアンチヒューズと個別に交差する導
線の各々を、前記第1の電位と前記第2の電位との間で
選択された中間電位に動的に予帯電する段階と、プログ
ラミングすべきアンチヒューズと個別に交差する導線の
各々を、前記第1の電位に動的に予帯電する段階と、ア
ンチヒューズが適切にプログラミングされるのに十分で
あるように選択された時間中、前記共通導線を前記第2
の電位にする段階とを含む方法。 - 【請求項5】 前記時間が経過した後に、前記共通導線
上の電圧を前記選択された中間電位に下げ、プログラミ
ングすべき各アンチヒューズを流れる電流を、プログラ
ミングされたアンチヒューズによって示される電流の大
きさと比較する段階と、プログラミングすべき前記アン
チヒューズのいずれかひとつを流れる電流がプログラミ
ングされたアンチヒューズによって示される電流の大き
さよりも小さい場合にのみ請求項1に記載の段階を反復
する段階とを含む請求項4に記載の方法。 - 【請求項6】 プログラミングされた前記アンチヒュー
ズの各々にソーク電流を流す段階を含む請求項4に記載
の方法。 - 【請求項7】 複数の共通導線と接続されており、それ
ぞれが該共通導線のひとつと交差する複数の個別に交差
する導線との交点に配置されており、複数の共通導線に
接続されている複数のアンチヒューズのプログラミング
方法であって、(1)前記共通導線のひとつを選択する
段階と、(2)第1の電位と第2の電位との差はプログ
ラミング電圧を含んでおり、前記個別に交差する導線を
選択された前記共通導線に接続するためにプログラミン
グすべきでないアンチヒューズと個別に交差する導線の
各々を、前記第1の電位と前記第2の電位との間の中間
電位に動的に予帯電する段階と、(3)プログラミング
すべきアンチヒューズと個別に交差する導線の各々を、
前記第1の電位に動的に予帯電する段階と、(4)アン
チヒューズを適切にプログラミングするのに十分である
ように選択された時間中、前記共通導線を前記第2の電
位にする段階と、(5)前記共通導線の各々について段
階(1)〜(4)を反復する段階とを含む方法。 - 【請求項8】 前記(1)〜(4)の各段階に、前記時
間が経過した後に、前記第2の電位を、前記アンチヒュ
ーズのうちプログラミングされなかったものへの応力を
避けるために選択された電位に下げる段階と、プログラ
ミングすべき各アンチヒューズを流れる電流を、プログ
ラミングされたアンチヒューズによって示される電流の
大きさと比較する段階と、プログラミングすべき前記ア
ンチヒューズの任意のひとつを流れる電流がプログラミ
ングされたアンチヒューズによって示される電流の大き
さよりも小さい場合にのみ請求項1に記載の段階を反復
する段階とを含む請求項7に記載の方法。 - 【請求項9】 プログラミングされた前記アンチヒュー
ズの各々にソーク電流を流す段階を含む請求項7に記載
の方法。 - 【請求項10】 プログラミング電圧でプログラミング
されるように構成され且つそれぞれが複数の共通導線の
ひとつと、該共通導線のひとつと交差している複数の個
別に交差する導線との交点に配置されており、複数の共
通導線に接続されている複数のアンチヒューズのプログ
ラミング方法であって、(1)前記共通導線のひとつを
選択する段階と、(2)第1の電位と第2の電位との差
は前記プログラミング電圧を含んでおり、前記個別に交
差する導線を選択された前記共通導線に接続するために
プログラミングすべきでないアンチヒューズと個別に交
差する導線の各々を、前記第1の電位と前記第2の電位
との間で選択された中間電位に動的に予帯電する段階
と、(3)プログラミングすべきアンチヒューズと個別
に交差する導線の各々を、前記第1の電位に動的に予帯
電する段階と、(4)アンチヒューズを適切にプログラ
ミングするのに十分であるように選択された時間中、前
記共通導線を前記第2の電位にする段階と、(5)前記
共通導線の各々について段階(1)〜(4)を反復する
段階とを含む方法。 - 【請求項11】 前記(1)〜(4)の各段階に、前記
時間が経過した後に、前記第2の電位を前記選択された
中間電位付近に下げる段階と、プログラミングすべき各
アンチヒューズを流れる電流を、プログラミングされた
アンチヒューズによって示される電流の大きさと比較す
る段階と、プログラミングすべき前記アンチヒューズの
任意のひとつを流れる電流がプログラミングされたアン
チヒューズによって示される電流の大きさよりも小さい
場合にのみ請求項1に記載の段階を反復する段階とを含
む請求項10に記載の方法。 - 【請求項12】 プログラミングされた前記アンチヒュ
ーズの各々にソーク電流を流す段階を含む請求項10に
記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US067381 | 1993-05-26 | ||
US08/067,381 US5371414A (en) | 1993-05-26 | 1993-05-26 | Simultaneous multiple antifuse programming method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH088726A true JPH088726A (ja) | 1996-01-12 |
Family
ID=22075632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13093494A Pending JPH088726A (ja) | 1993-05-26 | 1994-05-20 | 同時多重アンチヒューズプログラミング方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5371414A (ja) |
EP (1) | EP0626726A3 (ja) |
JP (1) | JPH088726A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0931360A (ja) * | 1995-07-21 | 1997-02-04 | Dainippon Ink & Chem Inc | 水性顔料分散体の製造方法、および該水性顔料分散体を含有する水性着色剤組成物 |
US8208281B2 (en) | 2009-02-25 | 2012-06-26 | Samsung Electronics Co., Ltd. | Semiconductor devices supporting multiple fuse programming modes |
KR20130120690A (ko) * | 2012-04-26 | 2013-11-05 | 삼성전자주식회사 | 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4139153C2 (de) * | 1991-11-28 | 1995-01-19 | Siemens Ag | Verfahren zum Programmieren von programmierbaren integrierten Schaltkreisen |
US5294846A (en) * | 1992-08-17 | 1994-03-15 | Paivinen John O | Method and apparatus for programming anti-fuse devices |
JPH06318864A (ja) * | 1993-05-07 | 1994-11-15 | Toshiba Corp | フィールドプログラマブルゲートアレイ |
US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
US5444290A (en) * | 1994-05-26 | 1995-08-22 | Symetrix Corporation | Method and apparatus for programming antifuse elements using combined AC and DC electric fields |
US5572458A (en) * | 1994-06-30 | 1996-11-05 | Vlsi Technology, Inc. | Multi-level vROM programming method and circuit |
US5469379A (en) * | 1994-06-30 | 1995-11-21 | Vlsi Technology, Inc. | Multi-level vROM programming method and circuit |
US5485105A (en) * | 1994-08-01 | 1996-01-16 | Texas Instruments Inc. | Apparatus and method for programming field programmable arrays |
US5552720A (en) * | 1994-12-01 | 1996-09-03 | Quicklogic Corporation | Method for simultaneous programming of multiple antifuses |
US5495181A (en) * | 1994-12-01 | 1996-02-27 | Quicklogic Corporation | Integrated circuit facilitating simultaneous programming of multiple antifuses |
US5583819A (en) * | 1995-01-27 | 1996-12-10 | Single Chip Holdings, Inc. | Apparatus and method of use of radiofrequency identification tags |
US5684732A (en) * | 1995-03-24 | 1997-11-04 | Kawasaki Steel Corporation | Semiconductor devices |
US6903991B2 (en) | 1995-08-31 | 2005-06-07 | Micron Technology, Inc. | Circuit for programming antifuse bits |
US6445605B1 (en) | 1997-07-11 | 2002-09-03 | Micron Technology, Inc. | Circuit for programming antifuse bits |
US5689455A (en) * | 1995-08-31 | 1997-11-18 | Micron Technology, Inc. | Circuit for programming antifuse bits |
US5741720A (en) * | 1995-10-04 | 1998-04-21 | Actel Corporation | Method of programming an improved metal-to-metal via-type antifuse |
US5661412A (en) * | 1995-10-10 | 1997-08-26 | Quicklogic Corporation | Reducing programming time of a field programmable gate array employing antifuses |
US5672994A (en) * | 1995-12-21 | 1997-09-30 | International Business Machines Corporation | Antifuse circuit using standard MOSFET devices |
US5668751A (en) * | 1996-08-01 | 1997-09-16 | Micron Technology, Inc. | Antifuse programming method and apparatus |
US5724282A (en) * | 1996-09-06 | 1998-03-03 | Micron Technology, Inc. | System and method for an antifuse bank |
US5859562A (en) * | 1996-12-24 | 1999-01-12 | Actel Corporation | Programming circuit for antifuses using bipolar and SCR devices |
KR100359857B1 (ko) * | 1998-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 크로스커플드피드백루프를갖는앤티퓨즈의프로그래밍회로 |
US6169416B1 (en) | 1998-09-01 | 2001-01-02 | Quicklogic Corporation | Programming architecture for field programmable gate array |
KR100564421B1 (ko) * | 1998-12-31 | 2006-06-23 | 주식회사 하이닉스반도체 | 메모리 소자의 데이터폭 설정회로 |
US6529038B2 (en) * | 2000-12-13 | 2003-03-04 | Actel Corporation | Antifuse programming method |
EP2287777A1 (en) | 2001-02-12 | 2011-02-23 | Symbol Technologies, Inc. | Radio frequency identification architecture |
US6618295B2 (en) | 2001-03-21 | 2003-09-09 | Matrix Semiconductor, Inc. | Method and apparatus for biasing selected and unselected array lines when writing a memory array |
US6441676B1 (en) | 2001-03-30 | 2002-08-27 | Intel Corporation | Externally programmable antifuse |
JP4111932B2 (ja) * | 2004-05-21 | 2008-07-02 | 富士通株式会社 | クロック分周器とそのトリガ信号発生回路 |
US7248094B1 (en) * | 2004-11-24 | 2007-07-24 | Actel Corporation | Circuit and method for supplying programming potential at voltages larger than BVDss of programming transistors |
CN113078898B (zh) * | 2021-04-15 | 2023-07-14 | 泉芯电子技术(深圳)有限公司 | 反熔丝修调电路及其修调方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4758745B1 (en) * | 1986-09-19 | 1994-11-15 | Actel Corp | User programmable integrated circuit interconnect architecture and test method |
US5008855A (en) * | 1989-07-18 | 1991-04-16 | Actel Corporation | Method of programming anti-fuse element |
US5126282A (en) * | 1990-05-16 | 1992-06-30 | Actel Corporation | Methods of reducing anti-fuse resistance during programming |
US5130777A (en) * | 1991-01-04 | 1992-07-14 | Actel Corporation | Apparatus for improving antifuse programming yield and reducing antifuse programming time |
US5221865A (en) * | 1991-06-21 | 1993-06-22 | Crosspoint Solutions, Inc. | Programmable input/output buffer circuit with test capability |
WO1993003497A1 (en) * | 1991-07-31 | 1993-02-18 | Quicklogic Corporation | Programming of antifuses |
US5272388A (en) * | 1992-06-09 | 1993-12-21 | Actel Corporation | High-yield methods for programming antifuses |
US5294846A (en) * | 1992-08-17 | 1994-03-15 | Paivinen John O | Method and apparatus for programming anti-fuse devices |
-
1993
- 1993-05-26 US US08/067,381 patent/US5371414A/en not_active Expired - Lifetime
-
1994
- 1994-03-10 EP EP94301707A patent/EP0626726A3/en not_active Withdrawn
- 1994-05-20 JP JP13093494A patent/JPH088726A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0931360A (ja) * | 1995-07-21 | 1997-02-04 | Dainippon Ink & Chem Inc | 水性顔料分散体の製造方法、および該水性顔料分散体を含有する水性着色剤組成物 |
US8208281B2 (en) | 2009-02-25 | 2012-06-26 | Samsung Electronics Co., Ltd. | Semiconductor devices supporting multiple fuse programming modes |
KR20130120690A (ko) * | 2012-04-26 | 2013-11-05 | 삼성전자주식회사 | 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법 |
KR101878972B1 (ko) * | 2012-04-26 | 2018-07-16 | 삼성전자주식회사 | 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP0626726A3 (en) | 1995-09-20 |
US5371414A (en) | 1994-12-06 |
EP0626726A2 (en) | 1994-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH088726A (ja) | 同時多重アンチヒューズプログラミング方法 | |
US5194759A (en) | Methods for preventing disturbance of antifuses during programming | |
US5424655A (en) | Programmable application specific integrated circuit employing antifuses and methods therefor | |
US5495181A (en) | Integrated circuit facilitating simultaneous programming of multiple antifuses | |
JP4833214B2 (ja) | 差異感知技術による低電圧プログラマブルeFUSE | |
US6420925B1 (en) | Programmable latch device with integrated programmable element | |
US6055173A (en) | Circuit for programming antifuse bits | |
US5973978A (en) | Anti-fuse programming path | |
JP2006139900A (ja) | 内部発生されたプログラミング電圧を用いてアンチヒューズをプログラムする方法及び装置 | |
US5834970A (en) | Thin film transistor redundancy structure | |
US5544070A (en) | Programmed programmable device and method for programming antifuses of a programmable device | |
US7146585B2 (en) | Programmable element latch circuit | |
US5912579A (en) | Circuit for cancelling and replacing redundant elements | |
JP2002074980A (ja) | 半導体集積回路装置 | |
US6529038B2 (en) | Antifuse programming method | |
US6570806B2 (en) | System and method for improving DRAM single cell fail fixability and flexibility repair at module level and universal laser fuse/anti-fuse latch therefor | |
JPS63166094A (ja) | メモリ内で冗長素子に切換えるためのスイッチ素子を備える集積回路 | |
EP2132874B1 (en) | Method and device for programming anti-fuses | |
US6661693B2 (en) | Circuit for programming antifuse bits | |
US6445605B1 (en) | Circuit for programming antifuse bits | |
US5656949A (en) | Architecture for FPGAs | |
US6456546B2 (en) | Repair circuit using antifuse | |
EP0173357B1 (en) | Binary circuit with selectable output polarity | |
EP0120034A4 (en) | REDUNDANCY OF A E? 2 PROM IN A MODULE. | |
US7269814B1 (en) | Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA |