JPH088726A - 同時多重アンチヒューズプログラミング方法 - Google Patents

同時多重アンチヒューズプログラミング方法

Info

Publication number
JPH088726A
JPH088726A JP13093494A JP13093494A JPH088726A JP H088726 A JPH088726 A JP H088726A JP 13093494 A JP13093494 A JP 13093494A JP 13093494 A JP13093494 A JP 13093494A JP H088726 A JPH088726 A JP H088726A
Authority
JP
Japan
Prior art keywords
programmed
potential
antifuse
conductors
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13093494A
Other languages
English (en)
Inventor
Douglas C Galbraith
ダグラス・シー・ガルブレイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi SoC Corp
Original Assignee
Actel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actel Corp filed Critical Actel Corp
Publication of JPH088726A publication Critical patent/JPH088726A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 多大なプログラミング時間が節約される、複
数のアンチヒューズを同時にプログラミングするための
方法を提供する。 【構成】 共通ノード及び絶縁ノードを、全てのアンチ
ヒューズへの応力を最小限にするように選択された中間
電圧電位に予帯電する段階と、選択されたアンチヒュー
ズの絶縁ノードを第１のプログラミング電圧電位に予帯
電し、共通ノードを第２のプログラミング電圧にした
後、所定の時間待機する段階と、共通ノードと絶縁ノー
ドとの間を流れる電流を測定する段階とを含んでいる。
測定した電流が、所望のアンチヒューズがプログラミン
グされなかったことを示した場合、上記プログラミング
プロセスが予め選択された回数実行される。選択された
アンチヒューズは、プログラミングされた後にソーク電
流を流すことによって個別にソーキングされる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はユーザプログラマブル回
路技術に関する。本発明は特に、アンチヒューズ技術及
びアンチヒューズアレイを含むユーザプログラマブル回
路で複数のアンチヒューズを同時にプログラミングする
ための方法に関する。
【０００２】
【従来の技術】アンチヒューズ構造、ユーザプログラマ
ブル集積回路アーキテクチャ、及びユーザプログラマブ
ル集積回路でアンチヒューズをプログラミングするため
の回路及び方法は従来技術として知られている。米国特
許第４，８２３，１８１号、米国特許第４，７５８，７
４５号及び米国特許第５，０７０，３８４号は、具体的
なアンチヒューズ構造、プログラミング回路及びアンチ
ヒューズを使用する回路アーキテクチャを開示してい
る。米国特許第５，１２６，２８２号及び米国特許第
５，１３０，７７７号はユーザプログラマブル集積回路
構造でアンチヒューズをプログラミングするための具体
的な方法を開示している。
【０００３】基本的には、アンチヒューズは、２つの導
電性電極間に配置されたアンチヒューズ材料を破裂させ
て２つの電極間に導電性の低抵抗経路を形成するため
に、通常Ｖppと呼ばれるプログラミング電位を与えるこ
とによってプログラミングされる。通常のアンチヒュー
ズプログラミングは２つのサイクルを含むと考えられ
る。通常“破裂”サイクルと呼ばれるプログラミングサ
イクルの第１の期間中に、アンチヒューズ材料は導電性
経路を形成するために最初に破裂させられる。アンチヒ
ューズ材料の破裂後、通常“ソーク”サイクルと呼ばれ
るプログラミングサイクルの第２の期間中に、プログラ
ミングされたアンチヒューズの最終抵抗を小さくするた
めに破裂したアンチヒューズ材料中に電流が流される。
アンチヒューズの破裂後、アンチヒューズの両側が同一
電位になるまで電流が流される。この電流の量は、回路
レイアウトの小さな寄生（ｐａｒａｓｉｔｉｃ）抵抗及
びアンチヒューズの固有抵抗によって規定されるので非
常に大きくなることがある。
【０００４】高電流により、多量の瞬時電力がアンチヒ
ューズ構造によって消費される。従って、瞬時放電に使
用可能なエネルギは、アンチヒューズ接点及び通路（ｖ
ｉａｓ）の損傷又はプログラミング経路に関連する回路
構造の溶融を防止する為に十分低いレベルに制限されね
ばならない。この電流スパイクによって提供される多量
の“瞬時”エネルギの量は、放電ループの実効キャパシ
タンスによって制限される。
【０００５】アンチヒューズを使用する相互接続アーキ
テクチャでは、多数の“クロスアンチヒューズ”、即ち
水平方向及び垂直方向に走る導線の交点に配置されたア
ンチヒューズが１つの導線に接続されている。このよう
な回路構造のキャパシタンスは１つの導線に接続される
クロスアンチヒューズの数と共に増加する。
【０００６】ＦＰＧＡ（フィールド・プログラマブル・
ゲート・アレイ）アーキテクチャのようなアンチヒュー
ズベースのアーキテクチャでは、未使用の回路入力は、
電源経路のひとつと接続されている１つの導線によって
終端される。これらの導線は、１つの導線に共通接続さ
れている多数のアンチヒューズによって大きなキャパシ
タンスが生じる最悪の例である。論理モジュール回路を
相互接続するためにアンチヒューズをプログラミング機
構として使用する平均的なＦＰＧＡアレイでは、論理モ
ジュールへの全入力の半分以上は、電源経路のひとつと
接続されている導線と接続されている。
【０００７】各論理モジュール入力が約１ｐＦのキャパ
シタンスを有するならば、これらの導線は、最小のＦＰ
ＧＡアレイでも接続しなければならない入力が数百個あ
るので、導線当り数百ｐＦのキャパシタンスを有する。
このような特性を持つ集積回路の寸法が増すと、このキ
ャパシタンスも増す。アンチヒューズをプログラミング
するために使用されるプログラミングスキーマ（ｐｒｏ
ｇｒａｍｍｉｎｇ ｓｃｈｅｍｅ）によっては、これら
の導線のキャパシタンスは、アンチヒューズ構造を破損
又は破壊させるのに十分なエネルギを蓄えることがあ
る。
【０００８】
【発明が解決しようする課題】広く使用されている従来
のアンチヒューズプログラミング方法では、破裂サイク
ル及びソークサイクルは組合わされている。まずアンチ
ヒューズ材料が破裂され、次に破裂直後にアンチヒュー
ズ内でのソーク電流の通電を開始するために、プログラ
ミング電圧電源へＤＣ又はＡＣ接続され、その接続を維
持することによってアンチヒューズに応力が加えられ
る。プログラミングデバイス上での電圧降下及び外部電
子機器の電流制限回路によって、このソーク電流は大型
導線上の電圧を降下させることがある。同一の導線上で
複数のアンチヒューズを同時にプログラミングする場合
は、破裂させる第１のアンチヒューズ内を流れる電流に
よって、残りのアンチヒューズのプログラミング電圧が
降下する。プログラミング電圧が１Ｖ下がると、プログ
ラミング時間は意図した時間の３倍〜１０倍になる。こ
の問題は、第２のアンチヒューズが破裂して、通電し始
めるとさらに大きくなる。
【０００９】ある既存のアンチヒューズアーキテクチャ
は、アンチヒューズの破裂時に、交差する導線に接続し
ているプログラミングされていないアンチヒューズキャ
パシタンス間に電圧が再度分配されるように、プログラ
ミング電圧用トランジスタを使用している。キャパシタ
ンスが小さくなるとキャパシタンスが大きい時よりも電
圧変化が大きくなり、従って、破裂中に、接続されたア
ンチヒューズの数が少ない導線では電圧変動が大きくな
るが、接続されたアンチヒューズの数が多い導線ではほ
とんど電圧変動がない（即ち１ボルトより遥かに小さく
なる）。プログラミングデバイスは通常約−１０ＶのＶ
BII値を有する。あるアーキテクチャでは、相互に接続
された導線のキャパシタンスは小さすぎて、電圧のＶ
BIIを上回る瞬時上昇を避けることができない為プログ
ラミングデバイスのＶdsはＶBIIを上回る。このよう
に、アンチヒューズアーキテクチャのプログラミングは
不注意によって、プログラミングトランジスタ及びアン
チヒューズの破裂を引き起こすことがある。
【００１０】
【課題を解決するための手段】本発明によれば、それぞ
れが共通ノードに接続された第１の電極を有し、且つそ
れぞれが他の各アンチヒューズのノードとは絶縁された
絶縁ノードに接続された第２の電極を有する複数のアン
チヒューズを同時にプログラミングするための方法は、
共通ノード及び絶縁ノードを、全てのアンチヒューズへ
のストレスを最小限にするように選択された中間電位に
予帯電する段階と、選択されたアンチヒューズの絶縁ノ
ードを第１のプログラミング電位に予帯電する段階と、
前記共通ノード上に第２のプログラミング電位を与える
段階と、前記第１及び第２のプログラミング電位は、こ
れらの電位間の差が前記アンチヒューズをプログラミン
グするのに十分であり且つ前記中間電位はこれらの電位
間のほぼ中央に位置するように選択されており、所定の
時間待機する段階と、共通ノードと絶縁ノードとの間を
流れる電流を測定する段階とを含んでいる。測定した電
流によって、所望のアンチヒューズがプログラミングさ
れなかったことが検知された場合、プログラミングプロ
セスが予め選択された回数実行される。選択されたアン
チヒューズは、プログラミングされた後にソーク電流を
流すことによって個別にソーキングされる。
【００１１】本発明のプログラミング方法は、破裂サイ
クルとソークサイクルとに分かれているため、２つ以上
の破裂したアンチヒューズを流れるソーク電流によって
起こる共通ノード上のプログラミング電圧の降下は排除
される。従って、アンチヒューズへストレスをかける時
間を増さずに破裂サイクル中に２つ以上のアンチヒュー
ズを同時にプログラミングすることが可能となる。例え
ば共通ノードに接続された多数のアンチヒューズを含ん
でいるアンチヒューズアーキテクチャでは、プログラミ
ング時間における未使用ゲート入力の接続解除のため時
間の節約は多大となる。
【００１２】
【実施例】本発明の以下の説明が単に例示的であって、
何等限定するものでないことは当業者には自明である。
このような当業者には本発明の他の実施態様が容易に提
案されよう。
【００１３】まず図１のアンチヒューズアーキテクチャ
の一部分の簡略図は、単一の回路ノードに接続された複
数のアンチヒューズを示している。このようなアンチヒ
ューズを含む回路の実際の実施態様では、複数の導線２
６，２８，３０，３２，３４，３６，３８，４０を導線
４２に選択的に接続するために複数のアンチヒューズ１
０，１２，１４，１６，１８，２０，２２，２４が使用
される。このような構造は一括相互接続、又は例えば導
線４２に印加された電圧への未使用回路ノードを接続す
るために使用される。
【００１４】導線４２に接続するよう多数のアンチヒュ
ーズをプログラミングする場合、従来のプログラミング
技術を使用するのが困難であることが図１から分かる。
例えば、アンチヒューズ１０，１２，１４，１６，１８
をプログラミングしなければならない場合、プログラミ
ング電圧Ｖppが導線４２に印加され、導線２６，２８，
３０，３２，３４は接地される。他の導線３６，３８，
４０は、アンチヒューズ２０，２２，２４が非プログラ
ミング状態を保つようストレスを避けるために通常Ｖpp
／２の中間電位に設定される。各アンチヒューズのプロ
グラミング時に、電流はＶpp電源から多数に分岐する並
列経路を通じてアースに流れる。プログラミングするア
ンチヒューズの数が十分に多い場合、多くの負荷がＶpp
電源上に置かれるため、出力電圧値が、アンチヒューズ
を確実にプログラミングするのに必要な値より低くなる
か又はアンチヒューズを含むチップの回路内部を破壊す
る程大きいプログラミング電流が必要となる。
【００１５】本発明のプログラミング方法ではこの問題
は回避され、一回の破裂サイクル中に多数のアンチヒュ
ーズを破裂させて、プログラミングすることができる。
次に、アンチヒューズを個別にソーキングする事によっ
て総プログラミング時間が大幅に削減される。本発明の
プログラミング方法を図２から図５に示す。
【００１６】以下で図２を参照する。図２は図１の回路
に、導線２６，２８，３０，３２，３４，３６，３８，
４０，４２と、ブロック６２，６４で示したプログラミ
ング回路から与えられる種々のプログラミング電位に接
続するために使用されるスイッチ４４，４６，４８，５
０，５２，５４，５６，５８，６０を加えたものであ
る。スイッチ４４，４６，４８，５０，５２，５４，５
６，５８，６０が、通常図１の回路を含む集積回路に配
置されているトランジスタのようなデバイスを表してい
ることは当業者には自明である。このようなプログラミ
ング回路は充電ポンプ回路（ｃｈａｒｇｅ ｐｕｍｐ
ｓ）、オフチッププログラミング電圧源からのステアリ
ング回路等を含む。このような回路のアーキテクチャは
当業者にはよく知られており、特定のプログラミング回
路の詳細は設計に依存する。このような回路形態の詳細
は本発明の範囲外であり、本発明内容を過度に複雑にし
ないためここでは触れない。以下では、アンチヒューズ
１４，１６，１８，２０，２２をプログラミングし、且
つアンチヒューズ１０，１２，２４は非プログラミング
状態に保つものと仮定する。
【００１７】まず図２に示すように、全ての導線２６，
２８，３０，３２，３４，３６，３８，４０，４２は動
的にＶpp／２に帯電される。これは、プログラミング回
路６２，６４に電圧Ｖpp／２を発生させ、導線２６，２
８，３０，３２，３４，３６，３８，４０，４２の固有
キャパシタンスを前記電圧値に帯電させるのに十分な時
間スイッチ４４，４６，４８，５０，５２，５４，５
６，５８，６０を閉鎖して実現される。次に、スイッチ
４４，４６，４８，５０，５２，５４，５６，５８，６
０が再度開放されると、図２に示すように全ての導線２
６，２８，３０，３２，３４，３６，３８，４０，４２
は電位Ｖpp／２に帯電されている。当業者には、“動的
に予帯電されている”という用語で、導線を前記電圧に
帯電させ、次に導線を帯電電圧で“浮遊”させるために
充電源を除去することを意味するということが解るであ
ろう。
【００１８】以下で図３を参照する。プログラミング回
路６２が０ボルトを発生し、スイッチ４８，５０，５
２，５４，５６は、導線３０，３２，３４，３６，３８
のキャパシタンスを０ボルトに帯電させるのに十分な時
間閉鎖される。次に、スイッチ４８，５０，５２，５
４，５６が再度開放されると、図３に示すように導線３
０，３２，３４，３６，３８はいずれも０ボルトに帯電
されている。
【００１９】アンチヒューズ１４，１６，１８，２０，
２２の破裂サイクルの状態を図４に示す。プログラミン
グ回路６４が電位Ｖppを発生し、スイッチ６０は閉鎖さ
れる。導線３０，３２，３４，３６，３８は０ボルトに
帯電されるので、アンチヒューズ１４，１６，１８，２
０，２２はストレスを受けて、プログラミングされる。
当業者には、導線３０，３２，３４，３６，３８が互い
に分離されているため、アンチヒューズ１４，１６，１
８，２０，２２のひとつのプログラミングが他のアンチ
ヒューズの導線上の電位に影響しないことが分かるであ
ろう。
【００２０】各アンチヒューズ１４，１６，１８，２
０，２２のプログラミング時に、アンチヒューズの垂直
な導線３０，３２，３４，３６，３８のひとつをＶpp電
位に帯電させるのに十分な電流のみがプログラミング回
路６４のＶpp電源から提供される。付加的な電流は提供
されず、従って各連続するアンチヒューズのプログラミ
ング時に、Ｖpp電源の消費電流は、新たにアース経路が
増えても漸進的には増加しない。
【００２１】導線２６，２８，４０は電位Ｖpp／２に帯
電しているので、アンチヒューズ１０，１２，２４はそ
れほどストレスを受けず、プログラミングされない。こ
のように、アンチヒューズ１４，１６，１８，２０，２
２，２４の破裂サイクルは単一の破裂サイクルであり、
選択されなかったアンチヒューズはプログラミングされ
ない。
【００２２】アンチヒューズが図４に示すように、使用
する型のアンチヒューズをプログラミングするのに十分
な計算された所定時間ストレスを受けた後に、プログラ
ミング回路６４は電圧をＶpp／２に下げ、スイッチ４
８，５０，５２，５４，５６は個別に一度に一つずつ閉
鎖される。Ｖpp電源から流れる電流は図４に示すように
電流計６６によって測定され、プログラミングされたア
ンチヒューズの特性値と比較される。導線３０，３２，
３４，３６又は３８の測定電流値のいずれかが、アンチ
ヒューズがプログラミングされなかったことを示せば、
破裂サイクルが反復される。破裂サイクルは、プログラ
ミングされなかったアンチヒューズに欠陥があると指摘
される前に所与の回数反復され得る。
【００２３】上記のような破裂サイクルが正しく実行さ
れた後に、他の共通導線に接続されたアンチヒューズの
ための破裂サイクルが実行される。通常のＦＰＧＡアー
キテクチャでは、意図されるデバイスのプログラミング
のためには、このようなサイクルが数百回必要である。
【００２４】全てのアンチヒューズがプログラミングさ
れた後に、従来技術のプログラミングプロセスと同様に
各アンチヒューズは個別にソーキングされる。プログラ
ミングサイクルのこの部分は、例えばアンチヒューズ１
４を用いて図５に示す。図５は図１から図４の回路の一
部分を図示しており、導線３０，４２、アンチヒューズ
１４及びプログラミング回路６２，６４を示している。
プログラミング回路６２，６４はソーキング電圧を発生
し、スイッチ４８，６０は閉鎖される。ソーク電流は米
国特許第５，００８，８５５号に開示されているように
ＤＣ電流として印加されるか又は米国特許第５，１２
６，２８２号に開示されているようにＡＣ電流として印
加される。ソーク電流の大きさは、アンチヒューズの種
類及び組成（ｃｏｍｐｏｓｉｔｏｒ）に依存し且つ当業
者によって簡単に選択される。
【００２５】以下で図６を参照する。図６は、本発明の
方法のフローチャートを示す。まずステップ７０で、共
通導線（図１〜図４の参照番号４２）及び共通導線と交
差する全ての導線（図１〜図４の参照番号２６，２８，
３０，３２，３４，３６，３８，４０）が動的にＶpp／
２に予帯電される。次にステップ７２で、プログラミン
グするアンチヒューズに接続された全ての交差する導線
が動的に０ボルトに予帯電される。ステップ７４で、Ｖ
ppが選択された時間中共通導線に印加される。選択され
た時間は、回路で使用される型のアンチヒューズをプロ
グラミングするのに十分な時間である。
【００２６】次にステップ７６で、選択された時間が経
過した後、全てのアンチヒューズが意図したようにプロ
グラミングされたかどうかを判断するための検査手順に
備えて共通導線上の電圧がＶpp／２に下げられる。検査
手順はステップ７８で実施される。ここでは、個々のア
ンチヒューズがプログラミングされたかどうかを確認す
るためにこれらのアンチヒューズに電流が流される。ソ
ークサイクルは最終抵抗を下げるために個々のアンチヒ
ューズにソーク電流を通すことを含んでいるので、前記
ステップをアンチヒューズのためのソークサイクルと組
み合わせることができることは当業者には自明である。
【００２７】次にステップ８０では、個々のアンチヒュ
ーズを流れる電流のいずれも、アンチヒューズがプログ
ラミングされたことを示すほど十分に大きいかどうかが
判断される。電流が十分に大きくなければ、手順はステ
ップ７０に戻る。十分に大きければ、手順はステップ８
２に進む。ステップ８２では、次のアンチヒューズグル
ープが選択され、ステップ７０〜８０を用いてプログラ
ミングされるか、又は他にアンチヒューズグループが存
在しなければ、既に破裂された個々のアンチヒューズの
最終抵抗を下げるためにソーキングされる。
【００２８】このプログラミング方法を使用すれば以下
のような幾つかの利点がある。まず、（スイッチ４４，
４６，４８，５０，５２，５４，５６，５８，６０によ
って示される）プログラミングデバイスは破裂サイクル
中オフ状態なので、最大放電キャパシタンスは安全な値
に制限される。
【００２９】更に、本発明を用いれば、かなりの時間が
節約される。例えば水平導線を本発明に従って１０００
個の垂直導線に接続する場合、１０００個の各垂直導線
が０ボルトに放電され、他の導線は全てＶpp／２に予帯
電され、Ｖppが水平導線に印加される。各クロスアンチ
ヒューズの破裂時に、各垂直導線の電位はＶppに上昇す
る。通常Ｖppを供給する上昇装置での電圧降下を引き起
こすＤＣ電流はないので、水平導線はＶppに保持され
る。本発明の方法を使用すれば、１回のプログラミング
サイクル中に多数のアンチヒューズを破裂させることが
可能である。本実施例では、１，０００個のアンチヒュ
ーズを破裂させるのに必要な時間は、１個のアンチヒュ
ーズを破裂させるのに必要な時間に圧縮された（破裂時
間は１，０００分の１に短縮）。
【００３０】更には、プログラミングデバイス（即ちス
イッチ）はオフ状態なので、破裂サイクル中にＶＢIIを
入力して、破壊することはできない。従って、破裂サイ
クル中にプログラミングデバイスをオフ状態にすること
によって、プログラミングデバイスの破壊を防止するこ
ともできる。
【００３１】本発明のプログラミング方法によって、セ
グメンテーションデバイスを通常のアンチヒューズベー
スの相互接続アレイで設計する際に制御しなければなら
ない変数のリストからＶＢiiは除去される。この付加的
な自由度によって、装置設計者はプログラミングデバイ
スの利得を改善して、アンチヒューズを含む集積回路の
他の分野で改良及び／又は簡略化を実現することができ
る。
【００３２】以上、本発明の実施態様を図示説明した
が、本明細書に記載の発明の範囲を逸脱することなく前
述した実施態様以外に多くの変形が可能であることは当
業者には自明である。従って、本発明は前述の特許請求
の範囲を除いて、何等限定されるものではない。
【図面の簡単な説明】
【図１】単一の回路ノードに接続された複数のアンチヒ
ューズを示すアンチヒューズアーキテクチャの一部分の
概略図である。
【図２】本発明のアンチヒューズプログラミングサイク
ルの第１の部分中における図１のアーキテクチャを示す
概略図である。
【図３】本発明のアンチヒューズプログラミングサイク
ルの第２の部分中における図１のアーキテクチャを示す
概略図である。
【図４】本発明のアンチヒューズプログラミングサイク
ルの第３の部分中における図１のアーキテクチャを示す
概略図である。
【図５】本発明のアンチヒューズプログラミングサイク
ルの第４の部分中における図１のアーキテクチャを示す
概略図である。
【図６】本発明の通常のアンチヒューズプログラミング
サイクルのフローチャートである。
【符号の説明】
１０、１２、１４、１６、１８、２０、２２、２４ ア
ンチヒューズ ２６、２８、３０、３２、３４、３６、３８、４０、４
２ 導線 ４４、４６、４８、５０、５２、５４、５６、５８、６
０ スイッチ ６２、６４ プログラミング回路 ６６ 電流計

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 共通導線と複数の個別に交差する導線と
    の交点に配置された複数のアンチヒューズのプログラミ
    ング方法であって、プログラミングすべきでないアンチ
    ヒューズと個別に交差する導線の各々を、プログラミン
    グ電位差のほぼ半分に等しい電圧レベルに動的に予帯電
    する段階と、プログラミングすべきアンチヒューズと個
    別に交差する導線の各々を、前記プログラミング電位差
    の第１の電位に動的に予帯電する段階と、機能アンチヒ
    ューズを適切にプログラミングするのに十分であるよう
    に選択された時間中、前記共通導線を前記プログラミン
    グ電位差の第２の電位にする段階とを含むプログラミン
    グ方法。
  2. 【請求項２】 前記時間が経過した後に、前記第２の電
    位を、前記アンチヒューズのうちプログラミングされな
    かったものへの応力を避けるために選択された電位に下
    げる段階と、プログラミングすべき各アンチヒューズを
    流れる電流を、プログラミングされたアンチヒューズに
    よって示される電流の大きさと比較する段階と、プログ
    ラミングすべき前記アンチヒューズのいずれかひとつを
    流れる電流がプログラミングされたアンチヒューズによ
    って示される電流の大きさよりも小さい場合にのみ請求
    項１に記載の段階を反復する段階とを含む請求項１に記
    載の方法。
  3. 【請求項３】 プログラミングされた前記アンチヒュー
    ズの各々にソーク電流を流す段階を含む請求項１に記載
    の方法。
  4. 【請求項４】 プログラミング電圧でプログラミングさ
    れるように構成され且つ共通導線と複数の個別に交差す
    る導線との交点に配置された複数のアンチヒューズのプ
    ログラミング方法であって、第１の電位と第２の電位と
    の差は前記プログラミング電圧を含んでおり、プログラ
    ミングすべきでないアンチヒューズと個別に交差する導
    線の各々を、前記第１の電位と前記第２の電位との間で
    選択された中間電位に動的に予帯電する段階と、プログ
    ラミングすべきアンチヒューズと個別に交差する導線の
    各々を、前記第１の電位に動的に予帯電する段階と、ア
    ンチヒューズが適切にプログラミングされるのに十分で
    あるように選択された時間中、前記共通導線を前記第２
    の電位にする段階とを含む方法。
  5. 【請求項５】 前記時間が経過した後に、前記共通導線
    上の電圧を前記選択された中間電位に下げ、プログラミ
    ングすべき各アンチヒューズを流れる電流を、プログラ
    ミングされたアンチヒューズによって示される電流の大
    きさと比較する段階と、プログラミングすべき前記アン
    チヒューズのいずれかひとつを流れる電流がプログラミ
    ングされたアンチヒューズによって示される電流の大き
    さよりも小さい場合にのみ請求項１に記載の段階を反復
    する段階とを含む請求項４に記載の方法。
  6. 【請求項６】 プログラミングされた前記アンチヒュー
    ズの各々にソーク電流を流す段階を含む請求項４に記載
    の方法。
  7. 【請求項７】 複数の共通導線と接続されており、それ
    ぞれが該共通導線のひとつと交差する複数の個別に交差
    する導線との交点に配置されており、複数の共通導線に
    接続されている複数のアンチヒューズのプログラミング
    方法であって、（１）前記共通導線のひとつを選択する
    段階と、（２）第１の電位と第２の電位との差はプログ
    ラミング電圧を含んでおり、前記個別に交差する導線を
    選択された前記共通導線に接続するためにプログラミン
    グすべきでないアンチヒューズと個別に交差する導線の
    各々を、前記第１の電位と前記第２の電位との間の中間
    電位に動的に予帯電する段階と、（３）プログラミング
    すべきアンチヒューズと個別に交差する導線の各々を、
    前記第１の電位に動的に予帯電する段階と、（４）アン
    チヒューズを適切にプログラミングするのに十分である
    ように選択された時間中、前記共通導線を前記第２の電
    位にする段階と、（５）前記共通導線の各々について段
    階（１）〜（４）を反復する段階とを含む方法。
  8. 【請求項８】 前記（１）〜（４）の各段階に、前記時
    間が経過した後に、前記第２の電位を、前記アンチヒュ
    ーズのうちプログラミングされなかったものへの応力を
    避けるために選択された電位に下げる段階と、プログラ
    ミングすべき各アンチヒューズを流れる電流を、プログ
    ラミングされたアンチヒューズによって示される電流の
    大きさと比較する段階と、プログラミングすべき前記ア
    ンチヒューズの任意のひとつを流れる電流がプログラミ
    ングされたアンチヒューズによって示される電流の大き
    さよりも小さい場合にのみ請求項１に記載の段階を反復
    する段階とを含む請求項７に記載の方法。
  9. 【請求項９】 プログラミングされた前記アンチヒュー
    ズの各々にソーク電流を流す段階を含む請求項７に記載
    の方法。
  10. 【請求項１０】 プログラミング電圧でプログラミング
    されるように構成され且つそれぞれが複数の共通導線の
    ひとつと、該共通導線のひとつと交差している複数の個
    別に交差する導線との交点に配置されており、複数の共
    通導線に接続されている複数のアンチヒューズのプログ
    ラミング方法であって、（１）前記共通導線のひとつを
    選択する段階と、（２）第１の電位と第２の電位との差
    は前記プログラミング電圧を含んでおり、前記個別に交
    差する導線を選択された前記共通導線に接続するために
    プログラミングすべきでないアンチヒューズと個別に交
    差する導線の各々を、前記第１の電位と前記第２の電位
    との間で選択された中間電位に動的に予帯電する段階
    と、（３）プログラミングすべきアンチヒューズと個別
    に交差する導線の各々を、前記第１の電位に動的に予帯
    電する段階と、（４）アンチヒューズを適切にプログラ
    ミングするのに十分であるように選択された時間中、前
    記共通導線を前記第２の電位にする段階と、（５）前記
    共通導線の各々について段階（１）〜（４）を反復する
    段階とを含む方法。
  11. 【請求項１１】 前記（１）〜（４）の各段階に、前記
    時間が経過した後に、前記第２の電位を前記選択された
    中間電位付近に下げる段階と、プログラミングすべき各
    アンチヒューズを流れる電流を、プログラミングされた
    アンチヒューズによって示される電流の大きさと比較す
    る段階と、プログラミングすべき前記アンチヒューズの
    任意のひとつを流れる電流がプログラミングされたアン
    チヒューズによって示される電流の大きさよりも小さい
    場合にのみ請求項１に記載の段階を反復する段階とを含
    む請求項１０に記載の方法。
  12. 【請求項１２】 プログラミングされた前記アンチヒュ
    ーズの各々にソーク電流を流す段階を含む請求項１０に
    記載の方法。
JP13093494A 1993-05-26 1994-05-20 同時多重アンチヒューズプログラミング方法 Pending JPH088726A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US067381 1993-05-26
US08/067,381 US5371414A (en) 1993-05-26 1993-05-26 Simultaneous multiple antifuse programming method

Publications (1)

Publication Number Publication Date
JPH088726A true JPH088726A (ja) 1996-01-12

Family

ID=22075632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13093494A Pending JPH088726A (ja) 1993-05-26 1994-05-20 同時多重アンチヒューズプログラミング方法

Country Status (3)

Country Link
US (1) US5371414A (ja)
EP (1) EP0626726A3 (ja)
JP (1) JPH088726A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0931360A (ja) * 1995-07-21 1997-02-04 Dainippon Ink & Chem Inc 水性顔料分散体の製造方法、および該水性顔料分散体を含有する水性着色剤組成物
US8208281B2 (en) 2009-02-25 2012-06-26 Samsung Electronics Co., Ltd. Semiconductor devices supporting multiple fuse programming modes
KR20130120690A (ko) * 2012-04-26 2013-11-05 삼성전자주식회사 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4139153C2 (de) * 1991-11-28 1995-01-19 Siemens Ag Verfahren zum Programmieren von programmierbaren integrierten Schaltkreisen
US5294846A (en) * 1992-08-17 1994-03-15 Paivinen John O Method and apparatus for programming anti-fuse devices
JPH06318864A (ja) * 1993-05-07 1994-11-15 Toshiba Corp フィールドプログラマブルゲートアレイ
US5424655A (en) * 1994-05-20 1995-06-13 Quicklogic Corporation Programmable application specific integrated circuit employing antifuses and methods therefor
US5444290A (en) * 1994-05-26 1995-08-22 Symetrix Corporation Method and apparatus for programming antifuse elements using combined AC and DC electric fields
US5572458A (en) * 1994-06-30 1996-11-05 Vlsi Technology, Inc. Multi-level vROM programming method and circuit
US5469379A (en) * 1994-06-30 1995-11-21 Vlsi Technology, Inc. Multi-level vROM programming method and circuit
US5485105A (en) * 1994-08-01 1996-01-16 Texas Instruments Inc. Apparatus and method for programming field programmable arrays
US5552720A (en) * 1994-12-01 1996-09-03 Quicklogic Corporation Method for simultaneous programming of multiple antifuses
US5495181A (en) * 1994-12-01 1996-02-27 Quicklogic Corporation Integrated circuit facilitating simultaneous programming of multiple antifuses
US5583819A (en) * 1995-01-27 1996-12-10 Single Chip Holdings, Inc. Apparatus and method of use of radiofrequency identification tags
US5684732A (en) * 1995-03-24 1997-11-04 Kawasaki Steel Corporation Semiconductor devices
US6903991B2 (en) 1995-08-31 2005-06-07 Micron Technology, Inc. Circuit for programming antifuse bits
US6445605B1 (en) 1997-07-11 2002-09-03 Micron Technology, Inc. Circuit for programming antifuse bits
US5689455A (en) * 1995-08-31 1997-11-18 Micron Technology, Inc. Circuit for programming antifuse bits
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5661412A (en) * 1995-10-10 1997-08-26 Quicklogic Corporation Reducing programming time of a field programmable gate array employing antifuses
US5672994A (en) * 1995-12-21 1997-09-30 International Business Machines Corporation Antifuse circuit using standard MOSFET devices
US5668751A (en) * 1996-08-01 1997-09-16 Micron Technology, Inc. Antifuse programming method and apparatus
US5724282A (en) * 1996-09-06 1998-03-03 Micron Technology, Inc. System and method for an antifuse bank
US5859562A (en) * 1996-12-24 1999-01-12 Actel Corporation Programming circuit for antifuses using bipolar and SCR devices
KR100359857B1 (ko) * 1998-06-30 2003-01-08 주식회사 하이닉스반도체 크로스커플드피드백루프를갖는앤티퓨즈의프로그래밍회로
US6169416B1 (en) 1998-09-01 2001-01-02 Quicklogic Corporation Programming architecture for field programmable gate array
KR100564421B1 (ko) * 1998-12-31 2006-06-23 주식회사 하이닉스반도체 메모리 소자의 데이터폭 설정회로
US6529038B2 (en) * 2000-12-13 2003-03-04 Actel Corporation Antifuse programming method
EP2287777A1 (en) 2001-02-12 2011-02-23 Symbol Technologies, Inc. Radio frequency identification architecture
US6618295B2 (en) 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6441676B1 (en) 2001-03-30 2002-08-27 Intel Corporation Externally programmable antifuse
JP4111932B2 (ja) * 2004-05-21 2008-07-02 富士通株式会社 クロック分周器とそのトリガ信号発生回路
US7248094B1 (en) * 2004-11-24 2007-07-24 Actel Corporation Circuit and method for supplying programming potential at voltages larger than BVDss of programming transistors
CN113078898B (zh) * 2021-04-15 2023-07-14 泉芯电子技术(深圳)有限公司 反熔丝修调电路及其修调方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758745B1 (en) * 1986-09-19 1994-11-15 Actel Corp User programmable integrated circuit interconnect architecture and test method
US5008855A (en) * 1989-07-18 1991-04-16 Actel Corporation Method of programming anti-fuse element
US5126282A (en) * 1990-05-16 1992-06-30 Actel Corporation Methods of reducing anti-fuse resistance during programming
US5130777A (en) * 1991-01-04 1992-07-14 Actel Corporation Apparatus for improving antifuse programming yield and reducing antifuse programming time
US5221865A (en) * 1991-06-21 1993-06-22 Crosspoint Solutions, Inc. Programmable input/output buffer circuit with test capability
WO1993003497A1 (en) * 1991-07-31 1993-02-18 Quicklogic Corporation Programming of antifuses
US5272388A (en) * 1992-06-09 1993-12-21 Actel Corporation High-yield methods for programming antifuses
US5294846A (en) * 1992-08-17 1994-03-15 Paivinen John O Method and apparatus for programming anti-fuse devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0931360A (ja) * 1995-07-21 1997-02-04 Dainippon Ink & Chem Inc 水性顔料分散体の製造方法、および該水性顔料分散体を含有する水性着色剤組成物
US8208281B2 (en) 2009-02-25 2012-06-26 Samsung Electronics Co., Ltd. Semiconductor devices supporting multiple fuse programming modes
KR20130120690A (ko) * 2012-04-26 2013-11-05 삼성전자주식회사 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법
KR101878972B1 (ko) * 2012-04-26 2018-07-16 삼성전자주식회사 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법

Also Published As

Publication number Publication date
EP0626726A3 (en) 1995-09-20
US5371414A (en) 1994-12-06
EP0626726A2 (en) 1994-11-30

Similar Documents

Publication Publication Date Title
JPH088726A (ja) 同時多重アンチヒューズプログラミング方法
US5194759A (en) Methods for preventing disturbance of antifuses during programming
US5424655A (en) Programmable application specific integrated circuit employing antifuses and methods therefor
US5495181A (en) Integrated circuit facilitating simultaneous programming of multiple antifuses
JP4833214B2 (ja) 差異感知技術による低電圧プログラマブルｅＦＵＳＥ
US6420925B1 (en) Programmable latch device with integrated programmable element
US6055173A (en) Circuit for programming antifuse bits
US5973978A (en) Anti-fuse programming path
JP2006139900A (ja) 内部発生されたプログラミング電圧を用いてアンチヒューズをプログラムする方法及び装置
US5834970A (en) Thin film transistor redundancy structure
US5544070A (en) Programmed programmable device and method for programming antifuses of a programmable device
US7146585B2 (en) Programmable element latch circuit
US5912579A (en) Circuit for cancelling and replacing redundant elements
JP2002074980A (ja) 半導体集積回路装置
US6529038B2 (en) Antifuse programming method
US6570806B2 (en) System and method for improving DRAM single cell fail fixability and flexibility repair at module level and universal laser fuse/anti-fuse latch therefor
JPS63166094A (ja) メモリ内で冗長素子に切換えるためのスイッチ素子を備える集積回路
EP2132874B1 (en) Method and device for programming anti-fuses
US6661693B2 (en) Circuit for programming antifuse bits
US6445605B1 (en) Circuit for programming antifuse bits
US5656949A (en) Architecture for FPGAs
US6456546B2 (en) Repair circuit using antifuse
EP0173357B1 (en) Binary circuit with selectable output polarity
EP0120034A4 (en) REDUNDANCY OF A E? 2 PROM IN A MODULE.
US7269814B1 (en) Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA