KR20210004322A - 메모리 시스템에서 맵정보 및 리드카운트를 전송하는 장치 및 방법 - Google Patents

메모리 시스템에서 맵정보 및 리드카운트를 전송하는 장치 및 방법 Download PDF

Info

Publication number
KR20210004322A
KR20210004322A KR1020190080573A KR20190080573A KR20210004322A KR 20210004322 A KR20210004322 A KR 20210004322A KR 1020190080573 A KR1020190080573 A KR 1020190080573A KR 20190080573 A KR20190080573 A KR 20190080573A KR 20210004322 A KR20210004322 A KR 20210004322A
Authority
KR
South Korea
Prior art keywords
physical address
host
memory
data
count
Prior art date
Application number
KR1020190080573A
Other languages
English (en)
Inventor
이종환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190080573A priority Critical patent/KR20210004322A/ko
Priority to CN201911376135.7A priority patent/CN112181280A/zh
Priority to US16/732,958 priority patent/US11029867B2/en
Priority to US16/838,567 priority patent/US11422942B2/en
Publication of KR20210004322A publication Critical patent/KR20210004322A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 데이터 처리 시스템에 포함된 메모리 시스템이 맵정보 및 리드카운트를 호스트 혹은 컴퓨팅 장치에 전송하는 장치에 관한 것으로서, 다수의 메모리 블록을 포함하는 비휘발성 메모리 장치, 및 호스트로부터 입력된 리드명령에 제1논리주소와 제1물리주소 및 제1리드카운트가 포함되는 경우, 제1물리주소가 유효하면, 제1물리주소에 대응하는 제1블록으로부터 제1데이터를 리드하며, 리드명령의 응답에 제1데이터 및 제1리드카운트의 갱신값을 포함시켜 호스트로 출력하는 컨트롤러를 포함한다.

Description

메모리 시스템에서 맵정보 및 리드카운트를 전송하는 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING MAP INFORMATION AND READ COUNT IN MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 데이터 처리 시스템에 포함된 메모리 시스템이 맵정보 및 리드카운트를 호스트 혹은 컴퓨팅 장치에 전송하는 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은 메모리 시스템과 호스트 등의 구성 요소 또는 자원을 포함하는 데이터 처리 시스템에서 구성 요소 간 데이터 전달을 위한 데이터 처리 시스템을 제공할 수 있다.
또한, 본 발명의 실시 예들은 데이터 처리 시스템 내 메모리 시스템에서 호스트 혹은 컴퓨팅 장치에 맵정보 및 리드카운트를 전송할 수 있어, 호스트 혹은 컴퓨팅 장치가 맵정보 및 리드카운트를 포함하는 명령어를 메모리 시스템에 전송하도록 함으로써, 메모리 시스템의 동작성능을 향상시킬 수 있는 장치를 제공할 수 있다.
또한, 본 발명의 실시 예들은 데이터 처리 시스템 내 메모리 시스템에서 호스팅 혹은 컴퓨팅 장치에 맵정보 및 그에 대응하는 리드카운트를 전송하여 호스팅 혹은 컴퓨팅 장치 내부에서 리드카운트를 관리하도록 할 수 있어, 메모리 시스템에 갑작스런 전원 오프(Sudden Power Off : SPO)가 발생하는 경우에도 메모리 시스템의 리드카운트를 유효한 상태로 유지하여, 메모리 시스템의 동작성능을 향상시킬 수 있는 장치를 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 메모리 시스템은, 다수의 메모리 블록을 포함하는 비휘발성 메모리 장치; 및 호스트로부터 입력된 리드명령에 제1논리주소와 제1물리주소 및 제1리드카운트가 포함되는 경우, 상기 제1물리주소에 대응하는 제1블록으로부터 제1데이터를 리드하며, 상기 리드명령의 응답에 상기 제1데이터 및 상기 제1리드카운트의 갱신정보를 포함시켜 상기 호스트로 출력하는 컨트롤러를 포함할 수 있다.
또한, 상기 컨트롤러는, 상기 제1물리주소가 유효한 경우, 상기 제1블록으로부터 상기 제1데이터를 리드하며, 상기 제1물리주소가 유효하지 않은 경우, 상기 제1물리주소 및 상기 제1리드카운트를 무시하고, 상기 제1논리주소에 대응하는 제2물리주소를 검색하며, 상기 제2물리주소에 대응하는 제2블록으로부터 제2데이터를 리드하고, 상기 제2블록의 리드카운트를 업데이트하여 제2리드카운트를 생성하며, 상기 리드명령의 응답에 상기 제2데이터와 상기 제2리드카운트 및 상기 제1논리주소를 상기 제2물리주소에 연관시킨 업데이트 맵정보를 포함시켜 상기 호스트로 출력할 수 있다.
또한, 상기 갱신정보는, 상기 리드명령의 수행에 따라 증가된 상기 제1리드카운트의 값일 수 있다.
또한, 상기 갱신정보는, 상기 리드명령의 수행에 따라 상기 제1리드카운트의 값이 증가되었음을 상기 호스트에 알려주기 위한 코드일 수 있다.
또한, 상기 컨트롤러는, 상기 호스트로부터 제2논리주소와 라이트 데이터를 포함하는 라이트명령이 입력되는 경우, 상기 제2논리주소와 상기 라이트 데이터를 저장하는 상기 비휘발성 메모리 장치의 물리주소를 연관시키는 제1맵정보를 생성하고, 상기 호스트로부터 입력되는 맵 전달명령에 응답하여 상기 제1맵정보 중 일부의 제2맵정보 및 상기 제2맵정보에 대응하는 메모리 블록의 리드카운트를 상기 호스트로 출력할 수 있다.
또한, 상기 컨트롤러는, 상기 제1맵정보를 참조하여 상기 제1논리주소에 대응하는 상기 제2물리주소를 검색하며, 상기 제2물리주소는 상기 제2맵정보에 포함되지 않을 수 있다.
또한, 상기 컨트롤러는, 상기 제1블록으로부터 상기 제1데이터를 리드하는 동작에 대응하여 상기 제1리드카운트를 업데이트하고, 업데이트된 상기 제1리드카운트를 상기 제1블록의 리드카운트에 적용할 수 있다.
본 발명의 실시예에 따른 데이터 처리 시스템은, 리드명령에 제1논리주소에 대응하는 제1물리주소 및 제1리드카운트를 포함시켜 출력하는 호스트; 및 다수의 메모리 블록이 포함된 비휘발성 메모리 장치를 포함하며, 상기 호스트로부터 입력된 리드명령에 제1논리주소와 제1물리주소 및 제1리드카운트가 포함되는 경우, 상기 제1물리주소에 대응하는 제1블록으로부터 제1데이터를 리드하며, 상기 리드명령의 응답에 상기 제1데이터 및 상기 제1리드카운트의 갱신정보를 포함시켜 상기 호스트로 출력하는 메모리 시스템을 포함할 수 있다.
또한, 상기 메모리 시스템은, 상기 제1물리주소가 유효한 경우, 상기 제1블록으로부터 상기 제1데이터를 리드하며, 상기 제1물리주소가 유효하지 않은 경우, 상기 제1물리주소 및 상기 제1리드카운트를 무시하고, 상기 제1논리주소에 대응하는 제2물리주소를 검색하며, 상기 제2물리주소에 대응하는 제2블록으로부터 제2데이터를 리드하고, 상기 제2블록의 리드카운트를 업데이트하여 제2리드카운트를 생성하며, 상기 리드명령의 응답에 상기 제2데이터와 상기 제2리드카운트 및 상기 제1논리주소를 상기 제2물리주소에 연관시킨 업데이트 맵정보를 포함시켜 상기 호스트로 출력할 수 있다.
또한, 상기 메모리 시스템은, 상기 호스트로부터 제2논리주소와 라이트 데이터를 포함하는 라이트명령이 입력되는 경우, 상기 제2논리주소와 상기 라이트 데이터를 저장하는 상기 비휘발성 메모리 장치의 물리주소를 연관시키는 제1맵정보를 생성하고, 상기 호스트로부터 입력되는 맵 전달명령에 응답하여 상기 제1맵정보 중 일부의 제2 맵정보 및 상기 제2맵정보에 대응하는 메모리 블록의 리드카운트를 상기 호스트로 출력할 수 있다.
또한, 상기 메모리 시스템은, 상기 제1물리주소가 유효한 경우, 상기 제1블록으로부터 상기 제1데이터를 리드하며, 상기 제1물리주소가 유효하지 않은 경우, 상기 제1물리주소 및 상기 제1리드카운트를 무시하고, 상기 제1맵정보를 참조하여 상기 제1논리주소에 대응하는 제2물리주소를 검색하며, 상기 제2물리주소에 대응하는 제2블록으로부터 제2데이터를 리드하고, 상기 제2블록의 리드카운트를 업데이트하여 제2리트카운트를 생성하며, 상기 리드명령의 응답에 상기 제2데이터와 상기 제2리드카운트 및 상기 제1논리주소를 상기 제2물리주소에 연관시킨 업데이트 맵정보를 포함시켜 상기 호스트로 출력할 수 있다.
또한, 상기 호스트는, 내부메모리를 포함하며, 상기 맵 전달명령을 생성하여 상기 메모리 시스템으로 출력한 후, 상기 메모리 시스템으로부터 입력되는 상기 맵 전달명령의 응답에 포함된 상기 제2맵정보 및 상기 제2맵정보에 대응하는 상기 메모리 블록의 리드카운트를 상기 내부메모리에 저장할 수 있다.
또한, 상기 갱신정보는, 상기 리드명령이 상기 메모리 시스템에서 수행됨에 따라 증가된 상기 제1리드카운트의 값이며, 상기 호스트는, 상기 내부메모리에 저장된 상기 제2맵정보를 참조하여 상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 선택하고, 상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 상기 리드명령과 함께 상기 메모리 시스템으로 출력한 후, 상기 메모리 시스템으로부터 입력되는 상기 리드명령의 응답에 상기 제1데이터 및 상기 갱신정보가 포함된 경우, 상기 내부메모리에 저장된 상기 제1물리주소에 대응하는 상기 제1리드카운트의 값을 상기 갱신정보로 변경할 수 있다.
또한, 상기 갱신정보는, 상기 리드명령이 상기 메모리 시스템에서 수행됨에 따라 상기 제1리드카운트의 값이 증가되었음을 상기 호스트에 알려주기 위한 코드이며, 상기 호스트는, 상기 내부메모리에 저장된 상기 제2맵정보를 참조하여 상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 선택하고, 상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 상기 리드명령과 함께 상기 메모리 시스템으로 출력한 후, 상기 메모리 시스템으로부터 입력되는 상기 리드명령의 응답에 상기 제1데이터 및 상기 갱신정보가 포함된 경우, 상기 내부메모리에 저장된 상기 제1물리주소에 대응하는 상기 제1리드카운트의 값을 상기 갱신정보 대응하는 만큼 증가시킬 수 있다.
또한, 상기 호스트는, 상기 내부메모리에 저장된 상기 제2맵정보를 참조하여 상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 선택하고, 상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 상기 리드명령과 함께 상기 메모리 시스템으로 출력한 후, 상기 메모리 시스템으로부터 입력되는 상기 리드명령의 응답에 상기 제2데이터와 상기 제2리드카운트 및 상기 업데이트 맵정보가 포함된 경우, 상기 업데이트 맵정보를 참조하여 상기 내부메모리에 저장된 상기 제2맵정보에서 상기 제1논리주소가 상기 제2물리주소에 연관되도록 업데이트하고, 상기 제2리드카운트 값을 상기 제2물리주소에 대응시켜 상기 내부메모리에 저장할 수 있다.
또한, 상기 메모리 블록에는 다수의 페이지가 포함되며, 상기 비휘발성 메모리 장치의 물리주소에는, 상기 메모리 블록을 구분하기 위한 블록물리주소 및 상기 페이지를 구분하기 위한 페이지물리주소가 포함되고, 상기 호스트는, 상기 내부메모리에 저장된 상기 제2맵정보의 물리주소에 포함된 블록물리주소를 참조하여, 상기 메모리 블록의 리드카운트를 관리하기 위한 리드카운트 정보를 생성하여 상기 내부메모리에 저장할 수 있다.
또한, 상기 메모리 시스템은, 상기 제1블록으로부터 상기 제1데이터를 리드하는 동작에 대응하여 상기 제1리드카운트를 업데이트하고, 업데이트된 상기 제1리드카운트를 상기 제1블록의 리드카운트에 적용할 수 있다.
본 발명의 실시예에 따른 메모리 시스템의 동작방법은, 다수의 메모리 블록이 포함된 비휘발성 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서, 호스트로부터 입력된 리드명령에 제1논리주소와 제1물리주소 및 제1리드카운트가 포함되는 경우, 상기 제1물리주소에 대응하는 제1블록으로부터 제1데이터를 리드하는 제1리드단계; 및 상기 리드명령의 응답에 상기 제1데이터 및 상기 제1리드카운트의 갱신정보를 포함시켜 상기 호스트로 출력하는 제1출력단계를 포함할 수 있다.
또한, 상기 제1물리주소의 유효성을 판단하는 판단단계를 더 포함하며, 상기 판단단계에서 상기 제1물리주소가 유효한 경우, 상기 제1리드단계 및 상기 제1출력단계를 수행할 수 있다.
또한, 상기 판단단계에서 상기 제1물리주소가 유효하지 않은 경우, 상기 제1물리주소 및 상기 제1리드카운트를 무시하고, 상기 제1논리주소에 대응하는 제2물리주소를 검색하며, 검색된 상기 제2물리주소에 대응하는 제2블록으로부터 제2데이터를 리드하는 제2리드단계; 상기 제2리드단계의 수행에 따라 상기 제2블록의 리드카운트를 업데이트하여 제2리드카운트를 생성하는 단계; 및 상기 리드명령의 응답에 상기 제2데이터와 상기 제2리드카운트 및 상기 제1논리주소를 상기 제2물리주소에 연관시킨 업데이트 맵정보를 포함시켜 상기 호스트로 출력하는 제3출력단계를 더 포함할 수 있다.
또한, 상기 갱신정보는, 상기 리드명령의 수행에 따라 증가된 상기 제1리드카운트의 값일 수 있다.
또한, 상기 갱신정보는, 상기 리드명령의 수행에 따라 상기 제1리드카운트의 값이 증가되었음을 상기 호스트에 알려주기 위한 코드일 수 있다.
또한, 상기 호스트로부터 제2논리주소와 라이트 데이터를 포함하는 라이트명령이 입력되는 경우, 상기 제2논리주소와 상기 라이트 데이터를 저장하는 상기 비휘발성 메모리 장치의 물리주소를 연관시키는 제1맵정보를 생성하는 단계; 및 상기 호스트로부터 입력되는 맵 전달명령에 응답하여 상기 제1맵정보 중 일부의 제2맵정보 및 상기 제2맵정보에 대응하는 메모리 블록의 리드카운트를 상기 호스트로 출력하는 제2출력단계를 포함할 수 있다.
또한, 상기 제2리드단계에서는, 상기 제1맵정보를 참조하여 상기 제1논리주소에 대응하는 상기 제2물리주소를 검색하며, 상기 제2물리주소는 상기 제2맵정보에 포함되지 않을 수 있다.
또한, 상기 제1리드단계의 수행에 따라 상기 제1리드카운트를 업데이트하고, 업데이트된 상기 제1리드카운트를 상기 제1블록의 리드카운트에 적용하는 단계를 더 포함할 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 실시예들에 따른 데이터 처리 시스템은, 메모리 시스템에 포함된 메모리 블록들의 리드카운트를 호스팅 또는 컴퓨팅 장치에 전송하여 관리함으로써, 메모리 시스템에 갑작스런 전원 오프(Sudden Power Off : SPO)가 발생하는 경우에도, 호스팅 혹은 컴퓨팅 장치가 내부에 저장된 리드카운트를 기준으로 메모리 시스템에 포함된 메모리 블록들의 리드카운트의 정확한 값을 복구할 수 있다. 따라서, 메모리 시스템 내부에서 리드카운트에 기초하여 수행될 수 있는 백그라운드 동작이 불필요하게 수행되는 것을 방지할 수 있으며, 이를 통해, 메모리 시스템의 동작성능을 향상시킬 수 있다.
도 1a 및 도 1b는 본 발명의 일실시예에 따른 맵정보 및 리드카운트의 공유 방법을 설명한다.
도 2는 본 발명의 일 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한다.
도 3은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 구성을 설명한다.
도 4는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 읽기 동작을 설명한다.
도 5는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제1예를 설명한다.
도 6은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제1 동작을 설명한다.
도 7a 및 도 7b은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜젝션의 제2예를 설명한다.
도 8은 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜젝션의 제3예를 설명한다.
도 9는 본 발명의 일 실시예에 따른 내부메모리를 포함하는 호스트의 일 예를 설명한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 및 도 1b는 본 발명의 일실시예에 따른 맵정보 및 리드카운트의 공유 방법을 설명한다.
도 1a을 참조하면, 호스트(102)와 메모리 시스템(110)이 연동할 수 있다. 호스트(102)는 컴퓨팅 장치로 이해될 수 있으며, 모바일 장치, 컴퓨터, 서버 등의 형태로 구현될 수 있다. 호스트(102)와 연동하는 메모리 시스템(110)은 호스트(102)로부터 명령을 수신하고, 수신한 명령에 대응하여 데이터를 저장하거나 출력할 수 있다.
메모리 시스템(110)은 비휘발성 메모리셀을 포함하는 저장 공간, 즉, 비휘발성 메모리 장치를 포함할 수 있다. 예를 들면, 메모리 시스템(110)은 플래시 메모리, 솔리드 스테이트 드라이브(solid-state drive, SSD) 등의 형태로 구현될 수 있다.
비휘발성 메모리 장치에 호스트(102)가 요구한 데이터를 저장하기 위해서, 메모리 시스템(110)은 호스트(102)가 사용하는 파일 시스템과 비휘발성 메모리 장치를 연결시키는 맵핑(mapping)을 수행할 수 있다. 예를 들면, 호스트(102)가 사용하는 파일 시스템에 따른 데이터의 주소를 논리주소 혹은 논리 블록 주소라고 부를 수 있고, 비휘발성 메모리 장치에서 데이터의 주소를 물리주소라고 부를 수 있다. 호스트(102)가 리드명령과 함께 논리주소를 메모리 시스템(110)에 전달하는 경우, 메모리 시스템(110)은 논리주소에 대응하는 물리주소를 탐색한 후 탐색된 물리주소에 저장된 데이터를 호스트(102)에 출력할 수 있다. 이러한 과정 중 메모리 시스템(110)이 호스트(102)가 전달한 논리주소에 대응하는 물리주소를 탐색하는 과정에서 맵핑(mapping)이 수행될 수 있다.
메모리 시스템(110)이 수행하는 맵핑을 호스트(102)가 수행할 수 있다면, 메모리 시스템(110)이 호스트(102)가 전달한 리드명령에 대응하는 데이터를 출력하는 데 소요되는 시간이 줄어들 수 있다. 이를 위해, 호스트(102)가 맵핑을 통해 물리주소를 메모리 시스템(110)에 전달하기 위해서, 호스트(102)가 맵핑을 수행하기 위한 맵정보를 저장하거나 맵정보에 직접 액세스할 수 있다.
그리고, 비휘발성 메모리 장치는, 다수의 페이지를 포함하는 다수의 메모리 블록을 포함할 수 있다. 여기서, 메모리 시스템(110)은, 비휘발성 메모리 장치에 대한 리드/라이트 동작을 페이지 단위로 수행할 수 있고, 이레이즈 동작을 블록 단위로 수행할 수 있다. 또한, 메모리 시스템(110)은, 비휘발성 메모리 장치의 신뢰성 및 수명을 관리하기 위해 블록 단위로 연산되는 리드/라이트/이레이즈 카운트 데이터 등을 생성할 수 있다. 여기서, 라이트/이레이즈 카운트의 경우, 라이트/이레이즈 동작을 수행하는 것과 거의 동일한 시점에서 비휘발성 메모리 장치에 프로그램될 수 있으므로, 메모리 시스템(110)에 갑작스런 전원 오프(Sudden Power Off : SPO)가 발생하는 경우에도 비교적 큰 차이 없이 거의 정확한 값을 유지할 수 있다. 하지만, 리드카운트의 경우, 리드 동작의 수행시점과는 큰 차이를 가질 수 있는 별도의 체크포인트 시점에서 비휘발성 메모리 장치에 프로그램될 수 있으므로, 갑작스런 전원오프(SPO)가 발생하는 경우 쉽게 소실될 수 있다. 따라서, 기존에는 갑작스런 전원오프(SPO)가 발생하는 경우 메모리 블록들의 리드카운트 값을 임의로 증가시키는 방식을 사용하였지만, 이는 정확도가 매우 떨어지는 문제가 있을 수 있다.
도 1a 및 도 1b를 참조하면, 메모리 시스템(110)은 호스트(102)에 맵정보(L2P MAP INFO) 및 리드카운트(RD_CNT)를 전송할 수 있다. 메모리 시스템(110)으로부터 맵정보(L2P MAP INFO) 및 리드카운트(RD_CNT)를 수신한 호스트(102)는 맵정보 및 리드카운트를 호스트(102)가 포함하는 메모리에 저장할 수 있다. 메모리 시스템(110)이 호스트(102)에 맵정보 및 리드카운트 전체를 전송하고, 호스트(102)가 전송된 맵정보 및 리드카운트 전체를 저장할 수 있다면, 메모리 시스템(110)은 로그를 기록할 필요가 없을 수 있다. 하지만, 호스트(102)는 메모리 시스템(110)이 관리하는 맵정보 및 리드카운트 전체를 저장하기 위해, 메모리 내 저장 공간을 할당하기 어려울 수 있다. 따라서, 메모리 시스템(110)은 호스트(102)가 자주 사용하는 데이터 혹은 논리주소에 대한 맵정보 및 그에 대응하는 리드카운트를 선별적으로 호스트(102)에 전송할 수 있다.
한편, 맵정보 및 리드카운트를 호스트(102)에 전송한 메모리 시스템(110)은 전송된 맵정보에 대한 로그(log)를 생성할 수 있다. 로그(log)의 형식, 형태는 다양할 수 있다. 실시예에 따라, 로그(log)는 히스토리(history)와 같은 데이터의 형태로, 메모리 시스템(110)이 맵정보 및 리드카운트를 호스트(102)에 전송하는 이벤트가 발생할 때마다 전송된 맵정보를 기록할 수 있다. 여기서, 리 시스템(110)에서 호스트(102)로 전송되는 리드카운트는, 맵정보에 대응하여 결정되기 때문에 별도의 로그를 기록할 필요가 없을 수 있다. 메모리 시스템(110)은 호스트(102)에 전송할 수 있는 맵정보의 크기에 대응하여 로그 또는 히스토리에 기록되는 전송된 맵정보의 양이 결정될 수 있다. 예를 들어, 메모리 시스템(110)이 호스트(102)에 전송할 수 있는 맵정보의 크기가 512KB라고 가정할 수 있다. 메모리 시스템(110)이 호스트(102)에 512KB보다 많은 양의 맵정보를 전송할 수 있지만, 로그(log)에 기록하는 전송된 맵정보의 양은 512KB까지로 제한할 수 있다. 메모리 시스템(110)이 호스트(102)에 한번에 전송할 수 있는 맵정보의 양은 호스트(102)가 저장할 수 있는 맵정보의 양보다 작을 수 있다. 예를 들면, 맵정보는 세그먼트(segment) 단위로 그에 대응하는 리드카운트와 함께 호스트(102)에 전송될 수 있다. 메모리 시스템(110)은 복수번의 전송을 통해 호스트(102)에 맵정보 및 리드카운트를 전달할 수 있으며, 연속적으로 혹은 간헐적으로 맵정보 및 리드카운트를 호스트(102)에 전달할 수도 있다.
실시예에 따라, 메모리 시스템(110)이 호스트(102)에 1MB보다 많은 양의 맵정보 및 그에 대응하는 리드카운트를 전송하는 경우, 호스트(102)는 메모리 시스템(110)이 전송한 시간 순서에 따라 오래된 맵정보 및 그에 대응하는 리드카운트를 삭제할 수 있다. 또한, 메모리 시스템(110)이 호스트(102)에 전송된 맵정보 및 그에 대응하는 리드카운트 중에는 업데이트 정보가 포함될 수 있다. 호스트(102)가 메모리 시스템(110)으로부터 전송된 맵정보 및 그에 대응하는 리드카운트를 저장하기 위해 할당한 공간은 휘발성 메모리셀을 포함하고 있으므로, 호스트(102)는 다른 맵정보 및 그에 대응하는 리드카운트의 삭제 없이 대응하는 맵정보 및 그에 대응하는 리드카운트를 업데이트(갱신)할 수도 있다.
호스트(102)는 저장된 맵정보 및 리드카운트를 바탕으로 메모리 시스템(110)에 전달하는 명령에 물리주소(PBA1) 및 그에 대응하는 리드카운트(RD_CNT1)를 포함할 수 있다. 즉, 맵핑을 수행하는 호스트(102)는 메모리 시스템(110)에 전달하는 명령에 대응하는 논리주소를 바탕으로, 논리주소에 대응하는 물리주소를 저장하고 있는 맵정보에서 찾을 수 있다. 또한, 물리주소(PBA1)가 존재하면, 그에 대응하는 리드카운트(RD_CNT1)를 찾을 수 있다. 이렇게, 물리주소(PBA1) 및 그에 대응하는 리드카운트(RD_CNT1)가 존재하면, 호스트(102)는 메모리 시스템(110)에 물리주소 및 리드카운트(RD_CNT1)를 포함하는 명령을 전달할 수 있다.
좀 더 구체적으로, 도 1a를 참조하면, 호스트(102)는, 맵 전달명령을 생성하여 메모리 시스템(110)으로부터 맵정보(L2P MAP INFO) 및 그에 대응하는 메모리 블록의 리드카운트(RD_CNT)를 입력받아 내부메모리에 저장할 수 있다. 이때, 메모리 시스템(110)은, 호스트(102)로 출력한 맵정보(L2P MAP INFO)에 대응하는 로그를 생성할 수 있다. 이때, 호스트(102)에서 생성되는 맵 전달명령은, 특별한 제한이 없을 수 있다. 즉, 호스트(102)와 메모리 시스템(110) 사이에서 미리 약속된 특정 명령, 또는 이미 사용되는 명령을 맵 전달명령으로서 사용할 수 있다. 예컨대, 호스트(102)는 라이트명령을 맵 전달명령으로써 생성하여 메모리 시스템(110)으로 전송하고, 메모리 시스템(110)은 라이트명령을 맵 전달명령으로서 인식하여 라이트명령에 대한 응답으로 맵정보(L2P MAP INFO) 및 그에 대응하는 메모리 블록의 리드카운트(RD_CNT)를 호스트(102)로 출력할 수 있다. 그리고, 호스트(102)는, 내부에 저장된 맵정보(L2P MAP INFO)를 참조하여 리드명령(RD_CMD)과 함께 제1논리주소와 제1물리주소(PBA1) 및 제1리드카운트(RD_CNT1)를 메모리 시스템(110)으로 출력할 수 있다.
메모리 시스템(110)은, 호스트(102)로부터 입력된 리드명령(RD_CMD)에 제1논리주소와 제1물리주소(PBA1) 및 제1리드카운트(RD_CNT1)가 포함되는 경우, 제1물리주소(PBA1)가 유효한지 여부를 확인할 수 있다. 제1물리주소(PBA1)가 유효하면(WHEN VALID PBA1), 메모리 시스템(110)은, 제1물리주소(PBA1)에 대응하는 제1메모리블록으로부터 제1데이터(DATA1)를 리드할 수 있다. 이때, 제1물리주소(PBA1)가 유효한 물리주소이므로, 제1리드카운트(RD_CNT1)는 제1메모리블록에 대해 정확한 리드카운트일 수 있다. 따라서, 메모리 시스템(110)은, 제1메모리블록으로부터 제1데이터(DATA1)를 리드하는 동작에 대응하여 제1리드카운트(RD_CNT1)를 업데이트(UPDATING)하고, 업데이트된 제1리드카운트(RD_CNT1)를 제1메모리블록의 리드카운트로서 적용할 수 있다. 그리고, 메모리 시스템(110)은, 리드명령(RD_CMD)의 응답에 제1데이터(DATA1)와 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)을 포함시켜 호스트(102)로 출력할 수 있다.
여기서, 메모리 시스템(110)이 호스트(102)로 출력하는 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)은, 호스트(102)와의 약속에 따라 두 가지 방식 중 어느 하나의 방식을 선택하여 생성하는 방식이 달라질 수 있다.
도 1a 및 도 7a를 참조하여 설명될 수 있는 첫 번째 방식은, 제1리드카운트(RD_CNT1)의 값을 기 설정된 값만큼 증가시킨 값일 수 있다. 예컨대, 호스트(102)로부터 입력된 제1리드카운트(RD_CNT1)의 값이 10인 경우, 메모리 시스템(110)은, 제1리드카운트(RD_CNT1)의 값을 기 설정된 값인 1만큼 증가시켜 11의 값을 갖는 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)을 생성할 수 있다. 이렇게 생성된 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)을 메모리 시스템(110)은, 리드명령(RD_CMD)의 응답에 제1데이터(DATA1)와 함께 포함시켜 출력할 수 있다.
호스트(102)는, 메모리 시스템(110)으로부터 입력된 리드명령(RD_CMD)의 응답에 첫 번째 방식을 통해 생성된 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)이 포함된 경우, 입력된 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)을 내부메모리에 그대로 저장할 수 있다(STORING UPDATED RD_CNT1). 예컨대, 호스트(102)는, 내부메모리에 저장되어 있던 10값을 갖는 제1리드카운트(RD_CNT1)를, 메모리 시스템(110)으로부터 입력된 갱신값(UPDATED)인 11값으로 변경하여 저장할 수 있다.
도 1a 및 도 7b를 참조하여 설명될 수 있는 두 번째 방식은, 제1리드카운트(RD_CNT1)의 값을 기 설정된 값만큼 증가시키기 위한 코드값일 수 있다.
예컨대, 호스트(102)로부터 입력된 제1리드카운트(RD_CNT1)의 값이 10이고, 제1리드카운트(RD_CNT1)의 값을 기 설정된 값인 1만큼 증가시켜야 하는 경우, 메모리 시스템(110)은, 1값을 갖는 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)을 생성할 수 있다. 이렇게 생성된 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)을 메모리 시스템(110)은, 리드명령(RD_CMD)의 응답에 제1데이터(DATA1)와 함께 포함시켜 출력할 수 있다.
호스트(102)는, 메모리 시스템(110)으로부터 입력된 리드명령(RD_CMD)의 응답에 두 번째 방식을 통해 생성된 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)이 포함된 경우, 입력된 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)에 응답하여 내부메모리에 저장된 제1리드카운트의 값을 증가시킬 수 있다(INCREASING VALUE OF STORED RD_CNT1). 예컨대, 호스트(102)는, 내부메모리에 저장되어 있던 10값을 갖는 제1리드카운트(RD_CNT1)에, 메모리 시스템(110)으로부터 입력된 갱신값(UPDATED)인 1값만큼 증가시켜, 내부메모리에 저장된 제1리드카운트(RD_CNT1)가 11값을 갖도록 할 수 있다.
한편, 메모리 시스템(110) 내부에서 설정된 동작이 수행되면, 메모리 시스템(110) 내부에서 관리되는 일부 맵정보가 업데이트될 수 있다. 이렇게, 메모리 시스템(110) 내부에서 설정된 동작으로 인해 일부 맵정보가 업데이트되었다는 것을 메모리 시스템(110)이 호스트(102)에 알려주기 전까지 호스트(102)는 알 수 없다. 따라서, 호스트(102) 내부에 저장된 일부 맵정보는 불필요한 맵정보가 될 수 있다. 즉, 호스트(102)가 리드명령에 대응하는 물리주소(PBA1)를 전달할 때, 전달하는 물리주소가 메모리 시스템(110) 내부에서 업데이트된 맵정보에 대응하는 경우, 메모리 시스템(110)에서는 호스트(102)로부터 입력받은 물리주소를 그대로 사용할 수 없고, 대신 새로운 물리주소를 다시 검색한 뒤 검색된 물리주소를 사용하여 데이터를 액세스하고 출력할 수 있다. 이와 같은 경우, 호스트(102)에서 메모리 시스템(110)으로 물리주소가 전송되었음에도 불구하고, 메모리 시스템(110)에서 리드명령에 대응하는 커맨드 동작에 소요되는 시간이 크게 늘어날 수 있다.
도 1b를 참조하면, 호스트(102)는, 메모리 시스템(110)으로부터 맵정보(L2P MAP INFO) 및 그에 대응하는 메모리 블록의 리드카운트(RD_CNT)를 입력받아 내부메모리에 저장할 수 있다. 이때, 메모리 시스템(110)은, 호스트(102)로 출력한 맵정보(L2P MAP INFO)에 대응하는 로그를 생성할 수 있다.
호스트(102)는, 내부에 저장된 맵정보(L2P MAP INFO)를 참조하여 리드명령(RD_CMD)과 함께 제1논리주소와 제1물리주소(PBA1) 및 제1리드카운트(RD_CNT1)를 메모리 시스템(110)으로 출력할 수 있다.
메모리 시스템(110)은, 호스트(102)로부터 입력된 리드명령(RD_CMD)에 제1논리주소와 제1물리주소(PBA1) 및 제1리드카운트(RD_CNT1)가 포함되는 경우, 제1물리주소(PBA1)가 유효한지 여부를 확인할 수 있다. 제1물리주소(PBA1)가 유효하지 않으면(WHEN INVALID PBA1), 메모리 시스템(110)은, 제1물리주소(PBA1)를 그대로 사용할 수 없다. 또한, 제1물리주소(PBA1)가 유효하지 않기 때문에 그에 대응하는 제1리드카운트(RD_CNT1)도 유효하지 않을 수 있다. 따라서, 메모리 시스템(110)은, 제1물리주소(PBA1)가 유효하지 않으면(WHEN INVALID PBA1), 제1물리주소(PBA1) 및 그에 대응하는 제1리드카운트(RD_CNT1)를 모두 무시하고, 제1논리주소에 대응하는 제2물리주소(PBA2)를 새롭게 검색할 수 있다. 메모리 시스템(110)은, 새롭게 검색된 제2물리주소(PBA2)를 사용하여 제2물리주소(PBA2)에 대응하는 제2메모리블록으로부터 제2데이터(DATA2)를 리드할 수 있다. 그리고, 메모리 시스템(110)은, 제2메모리블록에 대응하는 리드카운트를 업데이트하여 제2리드카운트(RD_CNT2)를 생성할 수 있다. 즉, 호스트(102)로부터 입력된 제1리드카운트(RD_CNT1)를 무시하고, 대신 메모리 시스템(110) 내부에서 관리되던 제2메모리블록에 대응하는 리드카운트를 업데이트하여 제2리드카운트(RD_CNT2)를 생성할 수 있다. 그리고, 메모리 시스템(110)은, 리드명령(RD_CMD)의 응답에 제2데이터(DATA2)와 제2리드카운트(RD_CNT2) 및 제1논리주소에 제2물리주소(PBA2)를 연관시킨 업데이트 맵정보(UPDATED L2P MAP(LBA1:PBA2))를 포함시켜 호스트(102)로 출력할 수 있다.
호스트(102)는, 메모리 시스템(110)으로부터 입력된 리드명령(RD_CMD)의 응답에 제2데이터(DATA2)와 제2리드카운트(RD_CNT2) 및 업데이트 맵정보(UPDATED L2P MAP(LBA1:PBA2))가 포함된 경우, 업데이트 맵정보(UPDATED L2P MAP(LBA1:PBA2))를 참조하여 호스트(102)의 내부메모리에 저장된 맵정보에서 제1논리주소(LBA1)가 제2물리주소(PBA2)에 연관되도록 업데이트(UPDATED L2P MAP)하고, 제2리드카운트(RD_CNT2)를 제2물리주소(PBA2)에 대응시켜 저장할 수 있다.
도 2는 본 발명의 일 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한다.
도 2를 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다. 호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages, 미도시)을 포함한다. 또한, 복수의 페이지들 각각은, 복수의 워드라인(WL: Word Line, 미도시)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane, 미도시)을 포함할 수 있다. 또한, 메모리 장치(150)는, 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die, 미도시)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함할 수 있다.
여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
그리고, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
그리고, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하는 과정 중 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저장할 수 있다. 컨트롤러(130)가 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 때, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터는 메모리(144)에 저장될 수 있다. 예를 들어, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장할 수 있다. 이러한 데이터 저장을 위해, 메모리(144)는 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도면에 도시된 것과 같이 컨트롤러(130)의 내부에 존재할 수 있다. 또는, 메모리(144)는, 도면에 도시된 것과는 다르게 컨트롤러(130)의 외부에 존재할 수 있으며, 이와 같은 경우에는, 별도의 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현되어야 할 것이다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행할 수 있다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
또한, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 이때, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152, 154, 156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작을 포함할 수 있다. 또한, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152, 154, 156) 간 또는 메모리 블록들(152, 154, 156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작을 포함할 수 있다. 또한, 메모리 장치(150)에 대한 백그라운드 동작은, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152, 154, 156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 또는 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
또한, 컨트롤러(130)의 프로세서(134)에는 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있다. 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행할 수 있다. 여기서, 배드 블록 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다.
한편, 컨트롤러(130)의 프로그램 동작과 리드 동작 및 이레이즈 동작을 설명하면 다음과 같다.
먼저, 컨트롤러(130)는, 호스트(102)로부터 수신된 프로그램 커맨드에 해당하는 프로그램 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼(buffer)/캐시(cache)에 저장한 후, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 메모리 블록들(152, 154, 156)에 저장하는 동작을 수행할 수 있다. 또한, 메모리 장치(150)로의 프로그램 동작에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 메모리 블록들(152, 154, 156)에 저장할 수 있다.
또한, 호스트(102)로부터 리드 커맨드를 수신할 경우, 컨트롤러(130)는 리드 커맨드에 해당하는 데이터의 맵 데이터를 확인하여 메모리 장치(150)로부터 리드 커맨드에 해당하는 데이터를 리드하며, 리드된 데이터를 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공할 수 있다.
또한, 컨트롤러(130)는, 호스트(102)로부터 이레이즈 커맨드를 수신할 경우, 이레이즈 커맨드에 해당하는 메모리 블록을 확인한 후, 확인한 메모리 블록에 저장된 데이터를 이레이즈하며, 이레이즈된 데이터에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 메모리 블록들(152, 154, 156)에 저장하는 이레이즈 동작을 수행할 수 있다.
여기서, 맵 데이터에는, 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보, 및 물리적/논리적(P2L: Physical to Logical) 정보가 포함될 수 있다.
그리고, 커맨드에 해당하는 데이터는, 유저 데이터(user data) 및 메타 데이터(meta data)를 포함할 수 있다. 이때, 메타 데이터에는 유저 데이터가 메모리 장치(150)에 저장되는 것에 대응하여 컨트롤러(130)에서 생성되는 맵 데이터가 포함될 수 있다. 또한, 메타 데이터는 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보를 포함할 수 있다. 다시 말해, 메타 데이터에는 호스트(102)로부터 수신된 커맨드에 해당하는 유저 데이터를 제외하고 커맨드 동작을 위한 정보들 및 데이터가 포함될 수 있다.
즉, 호스트(102)로부터 라이트 커맨드를 수신할 경우, 컨트롤러(130)는 라이트 커맨드에 해당하는 프로그램 동작들을 수행한다. 이때, 라이트 커맨드에 해당하는 유저 데이터를 메모리 장치(150)의 메모리 블록들(152, 154, 156) 중 적어도 하나(예컨대, 메모리 블록들에서 이레이즈 동작이 수행된 빈(empty) 메모리 블록들, 오픈 메모리 블록(open memory block)들, 또는 프리 메모리 블록(free memory block))에 저장할 수 있다. 또한, 컨트롤러(130)는 메모리 블록들에 저장된 유저 데이터에 대한 논리적/물리적 주소정보(L2P map) 및 물리적/논리적 주소정보(P2L map)를 맵 테이블 또는 맵 리스트 형태로 메모리 장치(150)의 메모리 블록들 중 빈 메모리 블록들, 오픈 메모리 블록들, 또는 프리 메모리 블록들에 저장할 수 있다.
메모리 장치(150)에 저장되는 유저 데이터는 기 설정된 크기의 세그먼트 단위로 구분될 수 있다. 기 설정된 크기는 메모리 시스템(110)이 호스트(102)와의 연동을 위해 요구된 최소 데이터 크기와 동일할 수 있다. 실시예에 따라, 유저 데이터의 단위인 데이터 세그먼트(data segment)는 메모리 장치(150) 내 구성과 제어 방법에 대응하여 크기가 결정될 수 있다. 컨트롤러(130)는 유저 데이터의 데이터 세그먼트(data segment)들을 메모리 장치(150)의 메모리 블록들에 저장하면서, 저장된 데이터 세그먼트에 대응하는 맵 주소를 생성하거나 갱신할 수 있다. 맵 주소를 포함하는 메타 데이터의 단위인 메타 세그먼트(meta segment)들(예를 들면, 맵 데이터의 맵세그먼트(map segment)들로서 논리적/물리적(L2P) 세그먼트들과 물리적/논리적(P2L) 세그먼트들)은 컨트롤러(130)에 의해 생성되거나 또는 메모리 블록들에 저장된 맵세그먼트들을 메모리(144)에 로딩된 뒤 업데이트되면, 메모리 장치(150)의 메모리 블록들에 저장될 수 있다.
도 1a와 도 1b 및 도 2를 참조하면, 메모리 시스템(110)은, 호스트(102)로부터 입력되는 논리주소에 대응하여 메모리 장치(150) 내 데이터의 물리주소를 매핑하는 제1맵정보(L2P MAP INFO1)를 생성할 수 있다. 좀 더 구체적으로, 메모리 시스템(110)은, 호스트(102)로부터 제2논리주소와 라이트 데이터를 포함하는 라이트명령이 입력되는 경우, 제2논리주소와 라이트 데이터를 저장하는 메모리 장치(150)의 물리주소를 연관시키는 제1맵정보(L2P MAP INFO1)를 생성할 수 있다. 이때, 메모리 시스템(110)에서 생성한 전체 제1맵정보(L2P MAP INFO1)는 메모리 장치(150) 내 적어도 한 개 이상의 일부 메모리 블록(MEMORY BLOCK<2>)에 비휘발성 상태로 저장될 수 있다. 또한, 메모리 장치(150)에 비휘발성 상태로 저장된 전체 제1맵정보(L2P MAP INFO1) 중 적어도 일부의 제1맵정보(SOME L2P MAP INFO1)는 컨트롤러(130) 내부의 메모리(144)에 저장될 수 있다. 또한, 메모리 시스템(110)은, 비휘발성 메모리 장치(150)에 포함된 메모리 블록들(152, 156, 156) 각각의 리드카운트(RD_CNT)를 관리하며, 전체 리드카운트 또는 일부의 리드카운트는 컨트롤러(130) 내부의 메모리(144)에 저장될 수 있다. 그리고, 메모리 장치(150)에 비휘발성 상태로 저장된 전체 제1맵정보(L2P MAP INFO1) 중 적어도 일부의 제2맵정보(L2P MAP INFO2) 및 그에 대응하는 리드카운트(RD_CNT)는, 컨트롤러(130) 내부의 메모리(144)뿐만 아니라 호스트(102)로 전송되어 호스트(102) 내부의 메모리(106)에 저장될 수 있다. 이때, 컨트롤러(130) 내부의 메모리(144)에 저장된 일부의 제1맵정보(SOME L2P MAP INFO1)와 호스트(102)로 전송되어 호스트(102) 내부의 메모리(106)에 저장된 제2맵정보(L2P MAP INFO2)는 서로 겹쳐지지 않을 수 있다. 그리고, 메모리 시스템(110)의 컨트롤러(130)는, 제2맵정보(L2P MAP INFO2) 및 그에 대응하는 리드카운트(RD_CNT)를 호스트(102)로 전송한 후, 제2맵정보(L2P MAP INFO2)에 대한 로그정보(OUT_INFO of L2P MAP INFO2)를 생성할 수 있다.
도 2에서는 제2맵정보(L2P MAP INFO2)에 대한 로그정보(OUT_INFO of L2P MAP INFO2)가 컨트롤러(130) 내부의 메모리(144)에 저장된 것을 도시하고 있는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 컨트롤러(130) 내부의 메모리(144)에 저장되면서 동시에 메모리 장치(150)의 특정 메모리 블록에 비휘발성 상태로 저장되는 것도 가능하다.
도 3은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 구성을 설명한다.
도 4는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 읽기 동작을 설명한다.
실시예와 관련하여, 도 3 및 도 4는 호스트에 포함된 메모리를 맵정보(L2P MAP INFO) 및 리드카운트(RD_CNT)를 저장하는 캐시(cashe) 장치로서 사용하는 예를 설명한다.
도 3을 참조하면, 호스트(102)는 프로세서(104), 메모리(106) 및 호스트 컨트롤러 인터페이스(108)를 포함할 수 있다. 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다. 도 3에서 설명하는 컨트롤러(130) 및 메모리 장치(150)는 도 2에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 유사할 수 있다.
이하에서는, 도 3에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 도 2에서 설명하는 컨트롤러(130) 및 메모리 장치(150)에서 기술적으로 구분될 수 있는 내용을 중심으로 설명한다.
호스트(102)는, 호스트(102)와 연동하는 메모리 시스템(110)에 비하여 고성능의 프로세서(104) 및 대용량의 메모리(106)를 포함할 수 있다. 호스트(102) 내 프로세서(104) 및 메모리(106)는 메모리 시스템(110)과 달리 공간적 제약이 적고, 필요에 따라 프로세서(104) 및 메모리(106)의 하드웨어적인 업그레이드(upgrade)가 가능한 장점이 있다. 따라서, 메모리 시스템(110)이 동작 효율성을 높이기 위해, 호스트(102)가 가지는 자원(resource)을 활용할 수 있다.
메모리 시스템(110)이 저장할 수 있는 데이터의 양이 증가하면서, 메모리 시스템(110)에 저장되는 데이터에 대응하는 맵정보의 양도 증가한다. 메모리 시스템(110) 내 컨트롤러(130)가 맵정보를 로딩(loading)할 수 있는 메모리(144)의 공간은 제한적이므로, 맵정보의 양이 증가하는 것은 컨트롤러(130)의 동작에 부담을 준다. 예를 들어, 컨트롤러(130)가 맵정보를 위해 할당할 수 있는 메모리(144) 내 공간의 제약으로 인해, 맵정보의 전부가 아닌 일부를 로딩(loading)할 수 있다. 만약 호스트(102)가 액세스하고자 하는 위치가 일부 로딩된 맵정보에 포함되지 않은 경우, 컨트롤러(130)는 로딩(loading)한 맵정보의 일부가 갱신되었다면 메모리 장치(150)에 다시 저장해야 하고, 호스트(102)가 액세스하고자 하는 위치에 대응하는 맵정보를 메모리 장치(150)로부터 읽어야 한다. 이러한 동작들(e.g., 맵 캐시 리플레이스먼트, map cache replacement)은 컨트롤러(130)가 호스트(102)가 요구하는 읽기 혹은 쓰기 동작을 수행하기 위해 필요적으로 수행될 수 있으며, 메모리 시스템(110)의 동작 성능을 저하시킬 수 있다.
또한, 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 156, 156) 각각의 리드카운트(RD_CNT)는, 컨트롤러(130)에 의해 관리되기 위해 컨트롤러(130) 내부의 메모리(144)에 휘발성 상태로 저장되어 있다가, 주기적인 체크포인트 시점마다 메모리 장치(150)에 비휘발성 상태로 저장될 수 있다. 이때, 주기적인 체크포인트 시점이 메모리 블록(152, 156, 156) 각각에 대한 리드동작의 수행시점과 차이를 가질 경우, 메모리 시스템(110)에 갑작스런 전원 오프(Sudden Power Off : SPO)가 발생할 때, 제대로 저장되지 못하고 소실될 수 있다.
실시예에 따라, 컨트롤러(130)가 사용할 수 있는 메모리(144)에 비하여, 호스트(102)가 포함하는 메모리(106)의 저장 공간은 수십배에서 수천배 클 수 있다. 또한, 메모리 시스템(110)보다 안정적으로 전원을 공급받아 동작할 수 있기 때문에, 메모리 시스템(110)에 비해 갑작스런 전원 오프(SPO)가 발생할 확률이 적다. 따라서, 메모리 시스템(110)은 컨트롤러(130)가 사용하는 맵정보 및 리드카운트(166)를 호스트(102) 내 메모리(106)에 전달하여, 호스트(102) 내 메모리(106)가 메모리 시스템(110)이 수행하는 주소변환과정을 위한 캐시(cashe) 메모리 및 동작안정성을 위한 보조 메모리로 사용되도록 할 수 있다. 이 경우, 호스트(102)는 메모리 시스템(110)에 명령과 함께 논리적 주소만을 전달하지 않고, 메모리(106)에 저장된 맵정보(166)를 바탕으로 논리적 주소를 물리적 주소로 변환한 후 명령과 함께 물리적 주소 및 그에 대응하는 리드카운트를 메모리 시스템(110)에 전달할 수 있다. 메모리 시스템(110)은 논리적 주소를 물리적 주소로 변환하는 과정을 생략할 수 있고, 전달되는 물리적 주소를 바탕으로 메모리 장치(150)에 액세스할 수 있다. 또한, 메모리 시스템(110)은, 보다 정확한 값을 갖는 리드카운트를 입력받을 수 있다. 이 경우, 전술했던 컨트롤러(130)가 메모리(144)를 사용하면서 발생하는 동작 부담 및 갑작스런 전원 오프(SPO)로 인해 소실되는 데이터의 보관에 대한 부담을 해소할 수 있어, 메모리 시스템(110)의 동작 효율성이 매우 높아질 수 있다.
한편, 메모리 시스템(110)이 맵정보 및 리드카운트(166)를 호스트(102)에 전송더라도, 메모리 시스템(110)이 맵정보(166)에 기준이 되는 정보의 관리(즉, 맵정보의 갱신, 삭제, 생성 등)를 수행할 수 있다. 메모리 시스템(110) 내 컨트롤러(130)는 메모리 장치(150)의 동작 상태에 따라 설정된 동작을 수행할 수 있고, 호스트(102)에서 전달된 데이터를 메모리 장치(150) 내 저장하는 물리적 위치(물리적 주소)를 결정할 수 있기 때문에, 메모리 장치(150) 내 데이터의 물리적인 주소는 변경될 수 있다. 따라서, 맵정보(166)의 기준이 되는 정보(source)의 관리는 메모리 시스템(110)이 맡을 수 있다.
즉, 메모리 시스템(110)은 이 맵정보 및 리드카운트(166)를 관리하는 과정에서, 호스트(102)에 전달한 맵정보 및 리드카운트(166)를 수정, 갱신할 필요가 있다고 판단되면, 메모리 시스템(110)은 호스트(102)에 맵정보 및 리드카운트(166)의 갱신을 요청할 수 있다. 호스트(102)는 메모리 시스템(110)의 요청에 대응하여, 메모리(106) 내 저장된 맵정보 및 리드카운트(166)를 갱신할 수 있다. 이를 통해, 호스트(102) 내 메모리(106)에 저장된 맵정보 및 리드카운트(166)가 최근 상태를 유지할 수 있으며, 호스트 컨트롤러 인터페이스(108)가 메모리(106)에 저장된 맵정보(166)를 사용하여 메모리 시스템(110)에 전달할 주소값을 변환하더라도 동작에 문제가 발생하지 않을 수 있다.
도 1a 내지 도 3을 함께 참조하면, 메모리 시스템(110)에서 수행할 수 있는 설정된 동작은, 메모리 장치(150)에 포함된 다수의 메모리 블록들(152, 154, 156) 중 적어도 하나 이상의 제1 메모리 블록에 저장된 유효(vaild) 데이터를 적어도 하나 이상의 제2 메모리 블록으로 이동시키는 동작을 의미한다. 예컨대, 설정된 동작은, 가비지 컬렉션, 웨어 레벨링 등의 백그라운 동작을 포함할 수 있다.
한편, 메모리(106)에 저장되는 맵정보는 논리적 주소(logical address)에 대응하는 물리적 주소(physical address)를 확인하기 위한 제1맵핑 정보를 포함할 수 있다. 도 3를 참조하면, 논리적 주소(logical address)와 물리적 주소(physical address)를 대응시키는 맵정보에는 논리적 주소에 대응하는 물리적 주소를 확인하기 위한 논리적/물리적(L2P) 정보와 물리적 주소에 대응하는 논리적 주소를 확인하기 위한 물리적/논리적(P2L) 정보가 포함될 수 있다. 이 중, 메모리(106)에 저장되는 맵정보는 논리적/물리적 정보 중 적어도 일부를 포함할 수 있다. 이때, 물리적/논리적 정보는 주로 메모리 시스템(110)의 내부 동작을 위해 사용되며, 호스트(102)가 데이터를 메모리 시스템(110)에 저장하거나 특정 논리적 주소에 대응하는 데이터를 메모리 시스템(110)으로부터 읽기 위한 동작에는 사용되지 않을 수 있다. 실시예에 따라, 물리적/논리적 정보는 메모리 시스템(110)이 호스트(102)에 전송하지 않을 수 있다. 여기서, 논리적/물리적 정보는, 도 2에서 설명했던 제1맵정보(L2P MAP INFO1)에 대응할 수 있다. 또한, 호스트(102)의 메모리(106)에 저장되는 맵정보는, 도 2에서 설명했던 제2맵정보(L2P MAP INFO2)에 대응할 수 있다.
한편, 메모리 시스템(110) 내 컨트롤러(130)는 논리적/물리적 정보 혹은 물리적/논리적 정보를 관리(생성, 삭제, 갱신 등)하면서, 논리적/물리적 정보 혹은 물리적/논리적 정보를 메모리 장치(150)에 저장할 수 있다. 호스트(102) 내 메모리(106)는 휘발성 메모리 장치이므로, 호스트(102) 및 메모리 시스템(110)에 전원 공급이 중단되는 등의 이벤트가 발생하는 경우에 호스트(102) 내 메모리(106)에 저장된 맵정보 및 리드카운트(166)는 사라질 수 있다. 따라서, 메모리 시스템(110) 내 컨트롤러(130)는 호스트(102) 내 메모리(106)에 저장된 맵정보 및 리드카운트(166)를 최근 상태로 유지시킬 뿐만 아니라 최근 상태의 논리적/물리적 정보 혹은 물리적/논리적 정보를 메모리 장치(150)에 저장할 수 있다.
도 3 및 도 4를 참조하여, 호스트(102) 내 메모리(106)에 맵정보 및 리드데이터(166)가 저장된 경우, 호스트(102)가 메모리 시스템(110) 내 데이터를 읽는 동작을 설명한다.
호스트(102)와 메모리 시스템(110)에 전원이 공급되면, 호스트(102)와 메모리 시스템(110)이 연동할 수 있다. 호스트(102)와 메모리 시스템(110)이 연동하면, 메모리 장치(150)에 저장된 맵정보(L2P MAP INFO) 및 리드카운트(RD_CNT)가 호스트 메모리(106)로 전송될 수 있다.
호스트(102) 내 프로세서(104)에 의해 리드명령이 발생하면, 리드명령은 호스트 컨트롤러 인터페이스(108)에 전달된다. 호스트 컨트롤러 인터페이스(108)는 리드명령을 수신한 후, 호스트 메모리(106)에 리드명령에 대응하는 논리적 주소(Logical Address)를 전달한다. 호스트 메모리(106) 내 저장된 맵정보(L2P MAP INFO) 및 리드카운트(RD_CNT)를 바탕으로, 호스트 컨트롤러 인터페이스(108)는 논리적 주소(Logical Address)에 대응하는 물리적 주소(Physical Address) 및 그에 대응하는 리드카운트(RD_CNT)를 인지할 수 있다.
호스트 컨트롤러 인터페이스(108)는 물리적 주소(Physical Address) 및 그에 대응하는 리드카운트(RD_CNT)와 함께 리드명령(Read CMD)을 메모리 시스템(110) 내 컨트롤러(130)에 전달한다. 컨트롤러(130)는 수신된 리드명령과 물리적 주소를 바탕으로, 메모리 장치(150)를 액세스할 수 있다. 메모리 장치(150) 내 물리적 주소에 대응하는 위치에 저장된 데이터는 호스트 메모리(106)로 전달될 수 있다.
비휘발성 메모리 장치를 포함하는 메모리 장치(150)에서 데이터를 읽는 과정은 휘발성 메모리인 호스트 메모리(106) 등에서 데이터를 읽는 과정에 비해 많은 시간이 소요될 수 있다. 전술한 읽기 과정에는 컨트롤러(130)가 호스트(102)로부터 논리적 주소를 수신하여 대응하는 물리적 주소를 찾는 과정이 생략될 수 있다. 특히, 컨트롤러(130)가 물리적 주소를 찾아내는 과정에서 메모리 장치(150)를 액세스하여 맵정보를 읽어내는 동작이 사라질 수 있다. 이를 통해, 호스트(102)가 메모리 시스템(110)에 저장된 데이터를 읽어 내는 과정이 더욱 빨라질 수 있다.
도 5는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제1예를 설명한다.
도 5를 참조하면, 전술한 도 1a 및 도 1b에서 설명된 호스트(102)에서 메모리 시스템(110)으로 전송되는 리드명령(RD_CMD)이 어떠한 형태를 갖는지 알 수 있다.
구체적으로, 도 1a 및 도 1b와 도 5를 함께 참조하면, 맵정보(MAP INFO) 및 리드카운트(RD_CNT)를 저장하는 호스트(102)는 메모리 시스템(110)에 제1논리주소(LBA1)와 제1물리주소(PBA1) 및 제1리드카운트(RD_CNT1)를 포함하는 리드명령(READ COMMAND)을 전달할 수 있다. 호스트(102)가 저장한 맵정보 내 리드명령(READ COMMAND)에 대응하는 제1논리주소(LBA1)에 대응하는 제1물리주소(PBA1)가 있는 경우, 호스트(102)는 제1논리주소(LBA1)와 제1물리주소(PBA1) 및 제1물리주소(PBA1)에 대응하는 제1리드카운트(RD_CNT1)를 포함하는 리드명령(READ COMMAND)을 메모리 시스템(110)에 전송할 수 있다. 하지만, 호스트(102)가 저장한 맵정보 내 리드명령(READ COMMAND)에 대응하는 논리주소(LBA)에 대응하는 물리주소(PBA)가 없는 경우, 호스트(102)는 물리주소(PBA)가 없는 논리주소(LBA)만을 포함하는 리드명령(READ COMMAND)을 메모리 시스템(110)에 전송할 수 있다.
도 6은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제1 동작을 설명한다.
구체적으로, 도 6은 도 1a 및 도 1b와 도 5에서 설명한 설명된 호스트(102)에서 메모리 시스템(110)으로 전송되는 리드명령(RD_CMD)이 어떤 과정을 통해 호스트(102)에서 생성되고, 어떤 과정을 통해 메모리 시스템(110)에서 처리되는지를 설명한다.
구체적으로, 도 1a 및 도 1b와 도 5 및 도 6을 함께 참조하면, 호스트는 제1논리주소(LBA1)를 포함하는 리드명령(RD_CMD)을 생성할 수 있다(812). 이후, 호스트는 제1논리주소(LBA1)에 대응하는 제1물리주소(PBA1)가 맵정보에 있는 지를 확인할 수 있다(814). 제1물리주소(PBA1)가 없는 경우(814의 NO), 호스트(102)는 제1논리주소(LBA1)만 포함하는 리드명령(RD_CMD)을 전송할 수 있다(818).
반면, 제1물리주소(PBA1)가 있는 경우(814의 YES), 호스트는 제1논리주소(LBA1)를 포함하는 리드명령(RD_CMD)에 제1물리주소(PBA1) 및 제1물리주소(PBA1)에 대응하는 제1리드카운트(RD_CNT1)를 추가할 수 있다(816). 즉, 호스트(102)는 제1논리주소(LBA1)와 제1물리주소(PBA1) 및 제1리드카운트(RD_CNT1)를 포함하는 리드명령(RD_CMD)을 전송할 수 있다(818).
메모리 시스템(110)은 호스트(102)에서 전달되는 리드명령(RD_CMD)을 수신할 수 있다(822). 메모리 시스템(110)은 수신한 리드명령(RD_CMD)에 제1물리주소(PBA1)가 포함되어 있는 지를 확인할 수 있다(814). 만약 수신한 명령에 제1물리주소(PBA1)가 없다면(824의 NO), 메모리 시스템(110)은 수신한 리드명령(RD_CMD)에 포함된 제1논리주소(LBA1)에 대응하는 제2물리주소(PBA2)를 탐색할 수 있다(832).
만약, 수신한 리드명령(RD_CMD)에 제1물리주소(PBA1)가 포함되어 있다면(824의 YES), 메모리 시스템(110)은 제1물리주소(PBA1)가 유효한 지를 확인할 수 있다(826). 메모리 시스템(110)이 맵정보(L2P MAP INFO) 및 리드카운트(RD_CNT)를 호스트(102)에 전달하고, 호스트(102)는 메모리 시스템(110)이 전달한 맵정보(L2P MAP INFO) 및 리드카운트(RD_CNT)를 바탕으로 맵핑을 수행하여 제1물리주소(PBA1) 및 제1리드카운트(RD_CNT1)를 리드명령(RD_CMD)에 포함시켜 전달할 수 있다. 하지만, 메모리 시스템(110)이 호스트(102)에 맵정보(L2P MAP INFO) 및 리드카운트(RD_CNT)를 전달한 후 메모리 시스템(110)이 관리하는 맵정보가 변경, 갱신될 수 있다. 때문에, 호스트(102)에 저장된 맵정보가 더티(dirty) 상태인 경우 호스트(102)가 전달한 제1물리주소(PBA1)를 그대로 사용할 수 없으므로, 메모리 시스템(110)은 수신한 리드명령(RD_CMD)에 포함된 제1물리주소(PBA1)가 유효한 지를 판단해야 할 수 있다. 수신한 리드명령(RD_CMD)에 포함된 제1물리주소(PBA1)가 유효한 경우(826의 YES), 메모리 시스템(110)은 제1물리주소(PBA1)를 사용하여 메모리 장치(150)로부터 리드동작을 수행(830)하고, 제1리드카운트(RD_CNT1)를 업데이트 할 수 있다(832).
수신한 리드명령(RD_CMD)에 포함된 제1물리주소(PBA1)가 유효하지 않은 경우(826의 NO), 메모리 시스템(110)은 수신한 리드명령(RD_CMD)에 포함된 제1물리주소(PBA1) 및 제1리드카운트(RD_CNT1)를 무시할 수 있다(828). 이 경우, 메모리 시스템(110)은 수신한 리드명령(RD_CMD)에 포함된 제1논리주소(LBA1)를 바탕으로 제2물리주소(PBA1)를 탐색할 수 있다(832).
도 7a 및 도 7b은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜젝션의 제2예를 설명한다.
도 7a 및 도 7b를 참조하면, 전술한 도 1a에서 설명된 메모리 시스템(110)에서 호스트(102)로 전송되는 리드명령(RD_CMD)의 응답(RESPONSE)이 어떤 형태를 갖는지 알 수 있다.
구체적으로, 도 1a와 도 7a 및 도 7b를 함께 참조하면, 메모리 시스템(110)은 호스트(102)로부터 입력된 리드명령(RD_CMD)에 대한 응답(RESPONSE)에 제1데이터(DATA1)와 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)을 포함시켜 호스트(102)에 출력할 수 있다.
도 7a를 참조하면, 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)이, 기 설정된 값만큼 증가된 제1리드카운트(INCREASED RD_CNT1)인 경우이다. 따라서, 메모리 시스템(110)은 호스트(102)로부터 입력된 리드명령(RD_CMD)에 대한 응답(RESPONSE)에 제1데이터(DATA1)와 기 설정된 값만큼 증가된 제1리드카운트(INCREASED RD_CNT1)를 포함시켜 호스트(102)에 출력할 수 있다.
도 7b를 참조하면, 제1리드카운트(RD_CNT1)의 갱신값(UPDATED)이, 제1리드카운트(RD_CNT1)의 값을 기 설정된 값만큼 증가시키기 위한 코드(CODE FOR INCREASING)인 경우이다. 따라서, 메모리 시스템(110)은 호스트(102)로부터 입력된 리드명령(RD_CMD)에 대한 응답(RESPONSE)에 제1데이터(DATA1)와 제1리드카운트(RD_CNT1)를 기 설정된 값만큼 증가시키기 위한 코드(CODE FOR INCREASING)를 포함시켜 호스트(102)에 출력할 수 있다.
도 8은 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜젝션의 제3예를 설명한다.
도 8을 참조하면, 전술한 도 1b에서 설명된 메모리 시스템(110)에서 호스트(102)로 전송되는 리드명령(RD_CMD)의 응답(RESPONSE)이 어떤 형태를 갖는지 알 수 있다.
구체적으로, 도 1b와 도 8을 함께 참조하면, 메모리 시스템(110)은 호스트(102)로부터 입력된 리드명령(RD_CMD)에 대한 응답(RESPONSE)에 제2데이터(DATA2)와 제1논리주소(LBA1)와 제2물리주소(PBA2) 및 제2리드카운트(RD_CNT2)를 포함시켜 호스트(102)에 출력할 수 있다.
도 9는 본 발명의 일 실시예에 따른 내부메모리를 포함하는 호스트의 일 예를 설명한다.
도 1a와 도 1b와 도 2 및 도 9를 참조하면, 메모리 시스템(110)으로부터 입력된 맵정보(L2P MAP INFO) 및 리드카운트(RD_CNT)를 호스트(102)에서 어떤 방식으로 관리하는지 알 수 있다.
먼저, 메모리 장치(150)에는 다수의 메모리 블록(152, 156, 156)이 포함되고, 메모리 블록(152, 156, 156) 각각에는 다수의 페이지가 포함될 수 있다. 이때, 메모리 장치(150)의 물리주소는, 메모리 블록(152, 156, 156)을 구분하기 위한 블록물리주소 및 페이지를 구분하기 위한 페이지 물리주소를 포함하는 형태일 수 있다. 예컨대, 도 9에 도시된 것과 같이, 0번 논리주소(LBA0)에 대응하는 100번 물리주소(PBA100)는, 0번 메모리 블록(BLK0)을 가리키는 블록물리주소 및 0번 페이지(P0)를 가리키는 페이지물리주소의 조합일 수 있다. 또한, 1번 논리주소(LBA1)에 대응하는 110번 물리주소(PBA110)는, 0번 메모리 블록(BLK0)을 가리키는 블록물리주소 및 1번 페이지(P1)를 가리키는 페이지물리주소의 조합일 수 있다. 또한, 2번 논리주소(LBA2)에 대응하는 200번 물리주소(PBA200)는, 1번 메모리 블록(BLK1)을 가리키는 블록물리주소 및 10번 페이지(P10)를 가리키는 페이지물리주소의 조합일 수 있다. 또한, 3번 논리주소(LBA3)에 대응하는 300번 물리주소(PBA300)는, 2번 메모리 블록(BLK2)을 가리키는 블록물리주소 및 0번 페이지(P0)를 가리키는 페이지물리주소의 조합일 수 있다.
한편, 호스트(102)는, 맵정보(L2P MAP INFO) 및 그에 대응하는 리드카운트(RD_CNT)를 메모리 시스템(110)으로부터 입력받을 때, 맵정보(L2P MAP INFO)의 경우 입력받은 그대로(901)를 내부메모리(106)에 저장할 수 있다. 그리고, 호스트(102)는, 맵정보(L2P MAP INFO)의 물리주소에 포함된 블록물리주소를 참조하여, 메모리 블록단위로 리드카운트를 관리하기 위한 리드카운트 정보(902)를 생성하여 내부메모리(106)에 저장할 수 있다.
이렇게, 호스트(102)에서 맵정보(L2P MAP INFO)와 리드카운트(RD_CNT)를 저장하는 방법을 구분하는 이유는, 맵정보(L2P MAP INFO)는 페이지 단위로 구분되는 정보인 반면, 리드카운트(RD_CNT)는 블록 단위로 구분되는 정보이기 때문이다. 예컨대, 도 9에서 0번 논리주소(LBA0)와 1번 논리주소(LBA1)가 모두 0번 메모리 블록(BLKO)을 가리키는 물리주소에 매핑된 상태이므로, 0번 메모리 블록(BLKO)에 대응하는 리드카운트 값은 0번 논리주소(LBA0)에 매핑된 100번 물리주소(PBA100)의 리드카운트 값과 1번 논리주소(LBA1)에 매핑된 110번 물리주소(PBA110)의 리드카운트 값을 합한 값이 될 것이다.
전술한 실시예를 바탕으로 메모리 시스템에 포함된 메모리 블록들의 리드카운트를 호스팅 또는 컴퓨팅 장치에 전송하여 관리함으로써, 메모리 시스템에 갑작스런 전원 오프(Sudden Power Off : SPO)가 발생하는 경우에도, 호스팅 혹은 컴퓨팅 장치가 내부에 저장된 리드카운트를 기준으로 메모리 시스템에 포함된 메모리 블록들의 리드카운트의 정확한 값을 복구할 수 있다. 따라서, 메모리 시스템 내부에서 리드카운트에 기초하여 수행될 수 있는 백그라운드 동작이 불필요하게 수행되는 것을 방지할 수 있으며, 이를 통해, 메모리 시스템의 동작성능을 향상시킬 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (25)

  1. 다수의 메모리 블록을 포함하는 비휘발성 메모리 장치; 및
    호스트로부터 입력된 리드명령에 제1논리주소와 제1물리주소 및 제1리드카운트가 포함되는 경우, 상기 제1물리주소에 대응하는 제1블록으로부터 제1데이터를 리드하며, 상기 리드명령의 응답에 상기 제1데이터 및 상기 제1리드카운트의 갱신정보를 포함시켜 상기 호스트로 출력하는 컨트롤러
    를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    상기 제1물리주소가 유효한 경우, 상기 제1블록으로부터 상기 제1데이터를 리드하며,
    상기 제1물리주소가 유효하지 않은 경우, 상기 제1물리주소 및 상기 제1리드카운트를 무시하고, 상기 제1논리주소에 대응하는 제2물리주소를 검색하며, 상기 제2물리주소에 대응하는 제2블록으로부터 제2데이터를 리드하고, 상기 제2블록의 리드카운트를 업데이트하여 제2리드카운트를 생성하며, 상기 리드명령의 응답에 상기 제2데이터와 상기 제2리드카운트 및 상기 제1논리주소를 상기 제2물리주소에 연관시킨 업데이트 맵정보를 포함시켜 상기 호스트로 출력하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 갱신정보는, 상기 리드명령의 수행에 따라 증가된 상기 제1리드카운트의 값인 메모리 시스템.
  4. 제1항에 있어서,
    상기 갱신정보는, 상기 리드명령의 수행에 따라 상기 제1리드카운트의 값이 증가되었음을 상기 호스트에 알려주기 위한 코드인 메모리 시스템.
  5. 제2항에 있어서,
    상기 컨트롤러는,
    상기 호스트로부터 제2논리주소와 라이트 데이터를 포함하는 라이트명령이 입력되는 경우, 상기 제2논리주소와 상기 라이트 데이터를 저장하는 상기 비휘발성 메모리 장치의 물리주소를 연관시키는 제1맵정보를 생성하고,
    상기 호스트로부터 입력되는 맵 전달명령에 응답하여 상기 제1맵정보 중 일부의 제2맵정보 및 상기 제2맵정보에 대응하는 메모리 블록의 리드카운트를 상기 호스트로 출력하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는,
    상기 제1맵정보를 참조하여 상기 제1논리주소에 대응하는 상기 제2물리주소를 검색하며, 상기 제2물리주소는 상기 제2맵정보에 포함되지 않는 메모리 시스템.
  7. 제1항에 있어서,
    상기 컨트롤러는,
    상기 제1블록으로부터 상기 제1데이터를 리드하는 동작에 대응하여 상기 제1리드카운트를 업데이트하고, 업데이트된 상기 제1리드카운트를 상기 제1블록의 리드카운트에 적용하는 메모리 시스템.
  8. 리드명령에 제1논리주소에 대응하는 제1물리주소 및 제1리드카운트를 포함시켜 출력하는 호스트; 및
    다수의 메모리 블록이 포함된 비휘발성 메모리 장치를 포함하며, 상기 호스트로부터 입력된 리드명령에 제1논리주소와 제1물리주소 및 제1리드카운트가 포함되는 경우, 상기 제1물리주소에 대응하는 제1블록으로부터 제1데이터를 리드하며, 상기 리드명령의 응답에 상기 제1데이터 및 상기 제1리드카운트의 갱신정보를 포함시켜 상기 호스트로 출력하는 메모리 시스템
    을 포함하는 데이터 처리 시스템.
  9. 제8항에 있어서,
    상기 메모리 시스템은,
    상기 제1물리주소가 유효한 경우, 상기 제1블록으로부터 상기 제1데이터를 리드하며,
    상기 제1물리주소가 유효하지 않은 경우, 상기 제1물리주소 및 상기 제1리드카운트를 무시하고, 상기 제1논리주소에 대응하는 제2물리주소를 검색하며, 상기 제2물리주소에 대응하는 제2블록으로부터 제2데이터를 리드하고, 상기 제2블록의 리드카운트를 업데이트하여 제2리드카운트를 생성하며, 상기 리드명령의 응답에 상기 제2데이터와 상기 제2리드카운트 및 상기 제1논리주소를 상기 제2물리주소에 연관시킨 업데이트 맵정보를 포함시켜 상기 호스트로 출력하는 데이터 처리 시스템.
  10. 제8항에 있어서,
    상기 메모리 시스템은,
    상기 호스트로부터 제2논리주소와 라이트 데이터를 포함하는 라이트명령이 입력되는 경우, 상기 제2논리주소와 상기 라이트 데이터를 저장하는 상기 비휘발성 메모리 장치의 물리주소를 연관시키는 제1맵정보를 생성하고,
    상기 호스트로부터 입력되는 맵 전달명령에 응답하여 상기 제1맵정보 중 일부의 제2 맵정보 및 상기 제2맵정보에 대응하는 메모리 블록의 리드카운트를 상기 호스트로 출력하는 데이터 처리 시스템.
  11. 제10항에 있어서,
    상기 메모리 시스템은,
    상기 제1물리주소가 유효한 경우, 상기 제1블록으로부터 상기 제1데이터를 리드하며,
    상기 제1물리주소가 유효하지 않은 경우, 상기 제1물리주소 및 상기 제1리드카운트를 무시하고, 상기 제1맵정보를 참조하여 상기 제1논리주소에 대응하는 제2물리주소를 검색하며, 상기 제2물리주소에 대응하는 제2블록으로부터 제2데이터를 리드하고, 상기 제2블록의 리드카운트를 업데이트하여 제2리트카운트를 생성하며, 상기 리드명령의 응답에 상기 제2데이터와 상기 제2리드카운트 및 상기 제1논리주소를 상기 제2물리주소에 연관시킨 업데이트 맵정보를 포함시켜 상기 호스트로 출력하는 데이터 처리 시스템.
  12. 제11항에 있어서,
    상기 호스트는,
    내부메모리를 포함하며,
    상기 맵 전달명령을 생성하여 상기 메모리 시스템으로 출력한 후, 상기 메모리 시스템으로부터 입력되는 상기 맵 전달명령의 응답에 포함된 상기 제2맵정보 및 상기 제2맵정보에 대응하는 상기 메모리 블록의 리드카운트를 상기 내부메모리에 저장하는 데이터 처리 시스템.
  13. 제12항에 있어서,
    상기 갱신정보는, 상기 리드명령이 상기 메모리 시스템에서 수행됨에 따라 증가된 상기 제1리드카운트의 값이며,
    상기 호스트는,
    상기 내부메모리에 저장된 상기 제2맵정보를 참조하여 상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 선택하고,
    상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 상기 리드명령과 함께 상기 메모리 시스템으로 출력한 후,
    상기 메모리 시스템으로부터 입력되는 상기 리드명령의 응답에 상기 제1데이터 및 상기 갱신정보가 포함된 경우, 상기 내부메모리에 저장된 상기 제1물리주소에 대응하는 상기 제1리드카운트의 값을 상기 갱신정보로 변경하는 데이터 처리 시스템.
  14. 제12항에 있어서,
    상기 갱신정보는, 상기 리드명령이 상기 메모리 시스템에서 수행됨에 따라 상기 제1리드카운트의 값이 증가되었음을 상기 호스트에 알려주기 위한 코드이며,
    상기 호스트는,
    상기 내부메모리에 저장된 상기 제2맵정보를 참조하여 상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 선택하고,
    상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 상기 리드명령과 함께 상기 메모리 시스템으로 출력한 후,
    상기 메모리 시스템으로부터 입력되는 상기 리드명령의 응답에 상기 제1데이터 및 상기 갱신정보가 포함된 경우, 상기 내부메모리에 저장된 상기 제1물리주소에 대응하는 상기 제1리드카운트의 값을 상기 갱신정보 대응하는 만큼 증가시키는 데이터 처리 시스템.
  15. 제12항에 있어서,
    상기 호스트는,
    상기 내부메모리에 저장된 상기 제2맵정보를 참조하여 상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 선택하고,
    상기 제1논리주소와 상기 제1물리주소 및 상기 제1리드카운트를 상기 리드명령과 함께 상기 메모리 시스템으로 출력한 후,
    상기 메모리 시스템으로부터 입력되는 상기 리드명령의 응답에 상기 제2데이터와 상기 제2리드카운트 및 상기 업데이트 맵정보가 포함된 경우, 상기 업데이트 맵정보를 참조하여 상기 내부메모리에 저장된 상기 제2맵정보에서 상기 제1논리주소가 상기 제2물리주소에 연관되도록 업데이트하고, 상기 제2리드카운트 값을 상기 제2물리주소에 대응시켜 상기 내부메모리에 저장하는 데이터 처리 시스템.
  16. 제12항에 있어서,
    상기 메모리 블록에는 다수의 페이지가 포함되며, 상기 비휘발성 메모리 장치의 물리주소에는, 상기 메모리 블록을 구분하기 위한 블록물리주소 및 상기 페이지를 구분하기 위한 페이지물리주소가 포함되고,
    상기 호스트는,
    상기 내부메모리에 저장된 상기 제2맵정보의 물리주소에 포함된 블록물리주소를 참조하여, 상기 메모리 블록의 리드카운트를 관리하기 위한 리드카운트 정보를 생성하여 상기 내부메모리에 저장하는 데이터 처리 시스템.
  17. 제8항에 있어서,
    상기 메모리 시스템은,
    상기 제1블록으로부터 상기 제1데이터를 리드하는 동작에 대응하여 상기 제1리드카운트를 업데이트하고, 업데이트된 상기 제1리드카운트를 상기 제1블록의 리드카운트에 적용하는 데이터 처리 시스템.
  18. 다수의 메모리 블록이 포함된 비휘발성 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서,
    호스트로부터 입력된 리드명령에 제1논리주소와 제1물리주소 및 제1리드카운트가 포함되는 경우, 상기 제1물리주소에 대응하는 제1블록으로부터 제1데이터를 리드하는 제1리드단계; 및
    상기 리드명령의 응답에 상기 제1데이터 및 상기 제1리드카운트의 갱신정보를 포함시켜 상기 호스트로 출력하는 제1출력단계
    를 포함하는 메모리 시스템의 동작방법.
  19. 제18항에 있어서,
    상기 제1물리주소의 유효성을 판단하는 판단단계를 더 포함하며,
    상기 판단단계에서 상기 제1물리주소가 유효한 경우, 상기 제1리드단계 및 상기 제1출력단계를 수행하는 메모리 시스템의 동작방법.
  20. 제19항에 있어서,
    상기 판단단계에서 상기 제1물리주소가 유효하지 않은 경우, 상기 제1물리주소 및 상기 제1리드카운트를 무시하고, 상기 제1논리주소에 대응하는 제2물리주소를 검색하며, 검색된 상기 제2물리주소에 대응하는 제2블록으로부터 제2데이터를 리드하는 제2리드단계;
    상기 제2리드단계의 수행에 따라 상기 제2블록의 리드카운트를 업데이트하여 제2리드카운트를 생성하는 단계; 및
    상기 리드명령의 응답에 상기 제2데이터와 상기 제2리드카운트 및 상기 제1논리주소를 상기 제2물리주소에 연관시킨 업데이트 맵정보를 포함시켜 상기 호스트로 출력하는 제3출력단계를 더 포함하는 메모리 시스템의 동작방법.
  21. 제18항에 있어서,
    상기 갱신정보는, 상기 리드명령의 수행에 따라 증가된 상기 제1리드카운트의 값인 메모리 시스템의 동작방법.
  22. 제18항에 있어서,
    상기 갱신정보는, 상기 리드명령의 수행에 따라 상기 제1리드카운트의 값이 증가되었음을 상기 호스트에 알려주기 위한 코드인 메모리 시스템의 동작방법.
  23. 제20항에 있어서,
    상기 호스트로부터 제2논리주소와 라이트 데이터를 포함하는 라이트명령이 입력되는 경우, 상기 제2논리주소와 상기 라이트 데이터를 저장하는 상기 비휘발성 메모리 장치의 물리주소를 연관시키는 제1맵정보를 생성하는 단계; 및
    상기 호스트로부터 입력되는 맵 전달명령에 응답하여 상기 제1맵정보 중 일부의 제2맵정보 및 상기 제2맵정보에 대응하는 메모리 블록의 리드카운트를 상기 호스트로 출력하는 제2출력단계를 포함하는 메모리 시스템의 동작방법.
  24. 제23항에 있어서,
    상기 제2리드단계에서는, 상기 제1맵정보를 참조하여 상기 제1논리주소에 대응하는 상기 제2물리주소를 검색하며, 상기 제2물리주소는 상기 제2맵정보에 포함되지 않는 메모리 시스템의 동작방법.
  25. 제18항에 있어서,
    상기 제1리드단계의 수행에 따라 상기 제1리드카운트를 업데이트하고, 업데이트된 상기 제1리드카운트를 상기 제1블록의 리드카운트에 적용하는 단계를 더 포함하는 메모리 시스템의 동작방법.
KR1020190080573A 2019-04-02 2019-07-04 메모리 시스템에서 맵정보 및 리드카운트를 전송하는 장치 및 방법 KR20210004322A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190080573A KR20210004322A (ko) 2019-07-04 2019-07-04 메모리 시스템에서 맵정보 및 리드카운트를 전송하는 장치 및 방법
CN201911376135.7A CN112181280A (zh) 2019-07-04 2019-12-27 传送存储器系统中的映射信息和读取计数的设备和方法
US16/732,958 US11029867B2 (en) 2019-07-04 2020-01-02 Apparatus and method for transmitting map information and read count in memory system
US16/838,567 US11422942B2 (en) 2019-04-02 2020-04-02 Memory system for utilizing a memory included in an external device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190080573A KR20210004322A (ko) 2019-07-04 2019-07-04 메모리 시스템에서 맵정보 및 리드카운트를 전송하는 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20210004322A true KR20210004322A (ko) 2021-01-13

Family

ID=73919028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190080573A KR20210004322A (ko) 2019-04-02 2019-07-04 메모리 시스템에서 맵정보 및 리드카운트를 전송하는 장치 및 방법

Country Status (3)

Country Link
US (1) US11029867B2 (ko)
KR (1) KR20210004322A (ko)
CN (1) CN112181280A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11169744B2 (en) * 2020-03-31 2021-11-09 Western Digital Technologies, Inc. Boosting reads of chunks of data
CN115843379A (zh) * 2021-07-21 2023-03-24 美光科技公司 用来改进顺序存储器命令性能的存储器命令聚合
CN114385083B (zh) * 2022-01-07 2023-05-23 烽火通信科技股份有限公司 一种数据帧统计采集装置及方法
CN116795276A (zh) * 2022-03-18 2023-09-22 华为技术有限公司 一种数据读取方法及装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459850A (en) * 1993-02-19 1995-10-17 Conner Peripherals, Inc. Flash solid state drive that emulates a disk drive and stores variable length and fixed lenth data blocks
JP4297968B2 (ja) * 2006-02-14 2009-07-15 富士通株式会社 コヒーレンシ維持装置およびコヒーレンシ維持方法
US8161304B2 (en) 2009-01-20 2012-04-17 Microsoft Corporation Power management for large memory subsystems
US8417904B2 (en) 2010-03-17 2013-04-09 Seagate Technology Llc Garbage collection management in a data storage device
US8589655B2 (en) 2010-09-15 2013-11-19 Pure Storage, Inc. Scheduling of I/O in an SSD environment
KR101366960B1 (ko) 2011-12-23 2014-02-25 한양대학교 산학협력단 입출력 핀을 이용한 다중 웨이 낸드 플래시 제어 장치 및 방법
US20140089761A1 (en) * 2012-09-24 2014-03-27 Zion Kwok Method, apparatus and system for providing error correction information
RU2604648C1 (ru) 2012-11-30 2016-12-10 Хуавэй Текнолоджиз Ко., Лтд. Способ миграции и устройство
US9164888B2 (en) 2012-12-10 2015-10-20 Google Inc. Using a logical to physical map for direct user space communication with a data storage device
WO2014110095A1 (en) 2013-01-08 2014-07-17 Violin Memory Inc. Method and system for data storage
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9110592B2 (en) 2013-02-04 2015-08-18 Microsoft Technology Licensing, Llc Dynamic allocation of heterogenous memory in a computing system
US20140244897A1 (en) 2013-02-26 2014-08-28 Seagate Technology Llc Metadata Update Management In a Multi-Tiered Memory
US9195396B2 (en) 2013-03-14 2015-11-24 SanDisk Technologies, Inc. Estimating access frequency statistics for storage device
KR102349999B1 (ko) 2015-03-02 2022-01-10 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US10261725B2 (en) 2015-04-10 2019-04-16 Toshiba Memory Corporation Storage system capable of invalidating data stored in a storage device thereof
US9507711B1 (en) 2015-05-22 2016-11-29 Sandisk Technologies Llc Hierarchical FTL mapping optimized for workload
KR20170002866A (ko) 2015-06-30 2017-01-09 전자부품연구원 분산 환경에서 사용자 애플리케이션의 액세스 특성에 따른 적응형 캐시 관리 방법
KR102403253B1 (ko) 2015-07-06 2022-05-30 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR102501751B1 (ko) 2015-09-22 2023-02-20 삼성전자주식회사 메모리 콘트롤러, 불휘발성 메모리 시스템 및 그 동작방법
KR101631039B1 (ko) 2015-11-30 2016-06-24 (주)클로닉스 컴퓨터 시스템의 운영체제 및 데이터 중 불필요한 파일은 제외하는 마이그레이션 시스템 및 방법
US10229051B2 (en) * 2015-12-30 2019-03-12 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, operating method of storage device, and method for accessing storage device
TWI599880B (zh) 2016-03-22 2017-09-21 威盛電子股份有限公司 非揮發性記憶體裝置及其操作方法
TWI592799B (zh) 2016-07-01 2017-07-21 群聯電子股份有限公司 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
KR101867487B1 (ko) 2016-12-23 2018-07-18 경희대학교 산학협력단 클라우드 환경에서 퍼지기반의 마이그레이션 시스템 및 방법
US10459636B2 (en) 2017-03-24 2019-10-29 Sandisk Technologies Llc System and method for managing data in non-volatile memory systems having multiple mapping layers
KR20180123265A (ko) 2017-05-08 2018-11-16 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
JP6818666B2 (ja) 2017-09-20 2021-01-20 キオクシア株式会社 メモリシステム
CN109582599B (zh) 2017-09-29 2023-12-22 上海宝存信息科技有限公司 数据储存装置以及非挥发式存储器操作方法
TWI647566B (zh) 2018-01-19 2019-01-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
US10929285B2 (en) 2018-02-27 2021-02-23 Western Digital Technologies, Inc. Storage system and method for generating a reverse map during a background operation and storing it in a host memory buffer
CN110413199B (zh) 2018-04-28 2023-02-21 伊姆西Ip控股有限责任公司 用于管理存储系统的方法、设备和计算机可读存储介质
TWI693516B (zh) 2018-11-13 2020-05-11 群聯電子股份有限公司 映射表更新方法、記憶體控制電路單元與記憶體儲存裝置
US10983918B2 (en) 2018-12-31 2021-04-20 Micron Technology, Inc. Hybrid logical to physical caching scheme
KR20200116704A (ko) 2019-04-02 2020-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Also Published As

Publication number Publication date
US11029867B2 (en) 2021-06-08
US20210004167A1 (en) 2021-01-07
CN112181280A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
KR20210027642A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
US11354250B2 (en) Apparatus for transmitting map information in memory system
US11029867B2 (en) Apparatus and method for transmitting map information and read count in memory system
US11544157B2 (en) Apparatus and method for storing data in an MLC area of a memory system
US11294597B2 (en) Apparatus and method for transferring internal data of memory system in sleep mode
US11281574B2 (en) Apparatus and method for processing different types of data in memory system
KR20210157537A (ko) 메모리 시스템 및 그의 동작 방법
US11126562B2 (en) Method and apparatus for managing map data in a memory system
US20210026777A1 (en) Apparatus and method for managing meta data in memory system
KR20200113992A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치
KR20210030599A (ko) 데이터를 분산 리드할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US20200310968A1 (en) Apparatus and method for transmitting garbage collection status information in a memory system
US11314653B2 (en) Memory controller
KR20200058867A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 블록의 반복 접근을 줄이는 방법 및 장치
KR20200087486A (ko) 메모리 시스템에서의 휘발성 메모리 내 오류를 처리하는 방법 및 장치
US20200250104A1 (en) Apparatus and method for transmitting map information in a memory system
US20220012180A1 (en) Memory system for meta data management and operating method of memory system
US11663139B2 (en) Apparatus for transmitting map information in memory system
US11366611B2 (en) Apparatus for transmitting map information in a memory system
KR20210023184A (ko) 런타임 오버레이를 통해 펌웨어를 관리하는 장치 및 방법
CN111857818A (zh) 存储器系统和通过该存储器系统执行命令操作的方法
KR20210063814A (ko) 메모리 시스템의 리드 동작 방법 및 장치
KR20230135346A (ko) 메모리 컨트롤러 및 그의 동작 방법
KR20220048080A (ko) 메모리 시스템에서의 데이터 전달장치
KR20200125262A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법