KR20200116704A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20200116704A
KR20200116704A KR1020190038414A KR20190038414A KR20200116704A KR 20200116704 A KR20200116704 A KR 20200116704A KR 1020190038414 A KR1020190038414 A KR 1020190038414A KR 20190038414 A KR20190038414 A KR 20190038414A KR 20200116704 A KR20200116704 A KR 20200116704A
Authority
KR
South Korea
Prior art keywords
map information
map
memory system
memory
host
Prior art date
Application number
KR1020190038414A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190038414A priority Critical patent/KR20200116704A/ko
Priority to US16/599,870 priority patent/US20200320012A1/en
Priority to CN201911112431.6A priority patent/CN111796760A/zh
Priority to US16/838,567 priority patent/US11422942B2/en
Publication of KR20200116704A publication Critical patent/KR20200116704A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명의 실시 예들에 따른 메모리 시스템에 있어서, 메모리 장치; 맵 정보를 출력하는 호스트 인터페이스 유닛; 프로그램 동작을 수행하도록 상기 메모리 장치를 제어하는 프로그램 관리부; 변경된 맵 정보를 업데이트하는 맵 관리부; 및 외부로부터 제공된 물리 주소에 기초하여 리드 동작을 수행하도록 상기 메모리 장치를 제어하는 리드 관리부를 포함하되, 상기 호스트 인터페이스 유닛은 상기 맵 정보를 출력한 이후에 상기 업데이트된 맵 정보를 커맨드에 대한 응답 신호에 포함시켜 출력하는 메모리 시스템이 개시된다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 데이터 처리 시스템에 관한 것으로, 보다 구체적으로는 맵핑(Mapping) 동작을 효율적으로 수행하기 위한 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용할 수 있다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 백그라운드 동작에 의해 변경된 맵 정보를 커맨드에 대한 응답 신호에 포함시켜 출력할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템에 있어서, 메모리 장치; 맵 정보를 출력하는 호스트 인터페이스 유닛; 프로그램 동작을 수행하도록 상기 메모리 장치를 제어하는 프로그램 관리부; 변경된 맵 정보를 업데이트하는 맵 관리부; 및 외부로부터 제공된 물리 주소에 기초하여 리드 동작을 수행하도록 상기 메모리 장치를 제어하는 리드 관리부를 포함하되, 상기 호스트 인터페이스 유닛은 상기 맵 정보를 출력한 이후에 상기 업데이트된 맵 정보를 커맨드에 대한 응답 신호에 포함시켜 출력하는 메모리 시스템이 제시된다.
본 발명의 일 실시 예에 따른 메모리 시스템의 동작방법에 있어서, 맵 정보를 출력하는 단계; 프로그램 동작을 수행하는 단계; 변경된 맵 정보를 업데이트하는 단계; 및 외부로부터 제공된 물리 주소에 기초하여 리드 동작을 수행하는 단계를 포함하되, 상기 맵 정보를 출력하는 단계는 상기 맵 정보를 출력한 이후에 상기 업데이트된 맵 정보를 커맨드에 대한 응답 신호에 포함시켜 출력하는 메모리 시스템의 동작방법이 제시된다.
본 발명의 실시 예에 따른 메모리 시스템은 백그라운드 동작에 의해 변경된 맵 정보를 커맨드에 대한 응답 신호에 포함시켜 출력할 수 있으며, 호스트는 상기 맵 정보에 기초하여 호스트 메모리에 저장된 맵 정보를 업데이트할 수 있다. 호스트는 상기 업데이트된 맵 정보에 기초하여 맵핑을 수행하여 리드 커맨드와 함께 상기 리드 커맨드에 대한 논리 주소에 대응하는 최신 물리 주소를 출력할 수 있다. 상기 메모리 시스템은 상기 리드 커맨드에 응답하여 별도로 맵핑 동작을 수행하지 아니하고 상기 최신 물리 주소에 저장된 데이터를 신속하게 리드할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 맵 정보의 공유 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 리드 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 예를 설명하기 위한 도면이다.
도 5A 및 도 5B는 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 제1 실시예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다.
도 7A 내지 도 7D는 본 발명의 제1 실시예에 따라 맵 업데이트를 수행할 경우의 문제점을 설명하기 위한 도면이다.
도 8A 및 도 8B은 본 발명의 제2 실시예에 따라 맵 업데이트를 수행하는 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 제2 실시예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다.
도 10은 본 발명의 제1 실시예에 따른 메모리 시스템(110)을 상세히 나타내는 도면이다.
도 11은 본 발명의 제2 실시예에 따른 메모리 시스템(110)을 상세히 나타내는 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명할 수 있다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 할 수 있다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은 호스트(Host)(102) 및 메모리 시스템(110)을 포함할 수 있다.
호스트(102)는 프로세서(104), 메모리(106) 및 호스트 컨트롤러 인터페이스(108)를 포함할 수 있다.
호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함할 수 있다.
프로세서(104)는 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행할 수 있다. 프로세서(104)는 사용자 요청에 해당하는 복수의 커맨드들을 생성할 수 있으며, 메모리 시스템(110)은 상기 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공할 수 있다.
메모리(106)는 호스트(102) 및 메모리 시스템(110)의 구동을 위한 데이터를 저장할 수 있다. 상기 메모리(106)는 메모리 시스템(110)에 포함된 메모리(144)와는 달리 공간적 제약이 적고, 필요에 따라 하드웨어적인 업그레이드가 가능한 장점이 있다. 따라서, 메모리 시스템(110)은 동작 효율성을 높이기 위해 호스트(102)가 갖는 자원(resource)를 활용할 수 있으며, 특히 논리주소에 대응하는 물리주소에 대한 정보인 맵 정보(MAP INFO)를 상기 메모리(106)에 저장할 수 있다. 후술하는 바와 같이, 본 발명의 일 실시예에 따르면, 상기 프로세서(104)는 상기 메모리(106)에 저장된 맵 정보(MAP INFO)에 기초하여 맵핑 동작을 수행함으로써 리드 커맨드 및 논리 주소뿐만 아니라 물리 주소를 메모리 시스템(110)으로 제공할 수 있다. 상기 맵핑 동작은 호스트(102)에서 사용하는 논리 주소를 메모리 시스템(110)에서 사용하는 물리 주소로 변환하는 동작일 수 있다. 메모리 시스템(110)은 상기 리드 커맨드에 응답하여 맵핑 동작을 별도로 수행하지 아니하고, 바로 상기 물리 주소에 저장된 데이터를 리드함으로써 리드 동작을 신속하게 수행할 수 있다.
호스트 컨트롤러 인터페이스(108)는 상기 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전달하여 상기 사용자 요청에 상응하는 동작들을 수행하도록 상기 메모리 시스템(110)을 제어할 수 있다.
메모리 시스템(110)은 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장할 수 있다. 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150) 및 컨트롤러(130)를 포함할 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 장치(150)는 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 프로그램(program) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공할 수 있다. 메모리 장치(150)는 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함할 수 있다. 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함할 수 있다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 메모리 장치(150)는 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
컨트롤러(130)는 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 메모리 장치(150)의 리드, 프로그램, 이레이즈(erase) 등의 동작을 제어할 수 있다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 코어(Core)부(160), 메모리 인터페이스(Memory I/F) 유닛(142) 및 메모리(Memory)(144)를 포함할 수 있다.
호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다.
메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
메모리(144)는, 호스트(102)와 메모리 장치(150) 간 프로그램 및 리드 등의 동작을 수행하기 위해 필요한 데이터 및 프로그램 및 리드 등의 동작 수행 시의 데이터를 저장할 수 있다. 메모리(144)는 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
코어부(160)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 프로그램 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어할 수 있다. 여기서, 코어부(160)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 또한, 코어부(160)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 코어부(160)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행할 수 있다. 또한 컨트롤러(130)는 상기 코어부(160)를 통해 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
코어부(160)는 호스트(102)가 사용하는 파일 시스템과 메모리 장치(150)의 저장 공간을 연결시키는 맵핑 동작을 수행할 수 있다. 예를 들면, 호스트(102)가 사용하는 파일 시스템에 따른 데이터의 주소를 논리 주소 혹은 논리 블록 주소라고 부를 수 있고, 비휘발성 메모리셀을 포함하는 저장 공간에서 데이터의 주소를 물리 주소 혹은 물리 블록 주소라고 부를 수 있다. 호스트(102)가 리드 커맨드와 함께 논리 주소를 메모리 시스템(110)으로 제공하는 경우, 코어부(160)는 메모리 장치(150)에 저장된 맵 정보(MAP INFO)를 메모리(144)로 로드(load)하여 맵핑 동작을 수행한 이후 상기 논리 주소에 대응하는 물리 주소에 저장된 데이터를 리드하도록 상기 메모리 장치(150)를 제어할 수 있다.
메모리 장치(150)가 저장할 수 있는 데이터의 양이 증가하면서, 메모리 장치(150)에 저장된 데이터에 대한 맵 정보(MAP INFO)의 양도 증가할 수 있다. 메모리(144)의 공간은 제한적이므로, 코어부(160)가 메모리 장치(150)에 저장된 맵 정보(MAP INFO)를 로드할 수 있는 맵 정보(MAP INFO)의 사이즈 또한 제한적일 수 있다. 따라서, 코어부(160)는 메모리 장치(150)에 저장된 모든 데이터에 대한 맵 정보(MAP INFO)를 메모리(144)로 로드하지 아니하고, 일부 데이터에 대한 맵 정보(MAP INFO)만 로드할 수 있다.
맵 정보(MAP INFO)의 양이 증가함에 따라 코어부(160)는 맵핑 동작을 수행하기 위해 맵 정보(MAP INFO)를 로드하는 동작을 빈번히 수행할 수 있다. 예를 들어, 만약 호스트(102)가 액세스하고자 하는 논리주소에 대한 맵 정보(MAP INFO)가 메모리(144)에 로드되지 아니한 경우, 코어부(160)는 상기 맵 정보(MAP INFO)를 메모리 블록으로부터 리드하도록 메모리 장치(150)를 제어하여 상기 메모리(144)로 로드할 수 있다. 또한 코어부(160)는 메모리(144)에 로드된 맵 정보(MAP INFO)의 일부가 갱신된 경우, 상기 맵 정보(MAP INFO)를 메모리 블록에 프로그램하도록 메모리 장치(150)를 제어하여 상기 메모리 장치(150)의 맵 정보(MAP INFO)를 업데이트할 수 있다. 코어부(160)가 맵 정보(MAP INFO)를 로드하고 갱신하는 동작은 호스트(102)가 요구하는 리드 또는 프로그램 동작을 수행하기 위해 수행될 수 있으며, 상기 리드 또는 프로그램 동작이 반복적으로 수행될 수록 메모리 시스템(110)의 성능은 저하될 수 있다.
코어부(160)가 수행하는 맵핑 동작을 호스트(102)가 수행할 수 있다면, 코어부(160)는 상기 맵핑 동작을 생략하고 호스트(102)로부터 제공된 물리 주소에 기초하여 메모리 장치(150)가 바로 상기 물리 주소에 액세스하도록 상기 메모리 장치(150)를 제어할 수 있다. 따라서, 코어부(160)가 메모리(144)를 사용하면서 발생하는 동작 부담을 해소할 수 있어, 메모리 시스템(110)의 동작 효율성이 매우 높아질 수 있으며, 메모리 시스템(110)이 호스트(102)가 제공한 리드 커맨드에 대응하는 데이터를 출력하기 위해 소요되는 시간이 줄어들 수 있다.
도 2는 본 발명의 일 실시예에 따른 맵 정보의 공유 방법을 설명하기 위한 도면이다.
호스트(102)는 맵핑 동작을 수행하기 위한 맵 정보(MAP INFO)를 메모리(106)에 저장할 수 있다. 도 2를 참조하면, 메모리 시스템(110)은 호스트(102)로 맵 정보(MAP INFO)를 제공할 수 있다. 호스트(102)는 메모리 시스템(110)에 저장된 맵 정보(MAP INFO) 전체를 저장하기 위해, 메모리(106) 내 저장 공간을 할당하기 어려울 수 있다. 따라서, 메모리 시스템(110)은 호스트(102)가 자주 사용하는 데이터 혹은 논리 주소에 대한 맵 정보(MAP INFO)를 선별적으로 호스트(102)로 제공할 수 있다.
호스트(102)는 상기 맵 정보(MAP INFO)를 메모리(106)에 저장할 수 있다. 호스트(102)는 메모리 시스템(110)으로부터 제공된 시간 순서에 따라 오래된 맵 정보(MAP INFO)를 메모리(106)로부터 삭제할 수 있다. 상기 제공된 맵 정보(MAP INFO)는 업데이트 정보를 포함할 수 있다. 상기 메모리(106)는 휘발성 메모리 셀로 구성되므로, 호스트(102)는 다른 맵 정보(MAP INFO)의 삭제 없이 상기 업데이트 정보에 대응하는 맵 정보(MAP INFO)를 업데이트하여 상기 메모리(106)에 저장할 수 있다.
단계 S202에서, 호스트(102)는 메모리(106)에 저장된 맵 정보(MAP INFO)에 기초하여 맵핑(MAPPING) 동작을 수행할 수 있다. 호스트(102)는 상기 맵 정보(MAP INFO)에 기초하여 메모리 시스템(110)으로 제공하는 리드 커맨드에 대한 논리 주소에 대응하는 물리 주소를 탐색할 수 있다. 상기 맵 정보(MAP INFO)가 상기 리드 커맨드에 대한 논리 주소에 대응하는 물리 주소를 포함하는 경우에 호스트(102)는 상기 물리 주소를 포함하는 리드 커맨드(READ CMD WITH PBA)를 메모리 시스템(110)으로 제공할 수 있다.
단계 S204에서, 메모리 시스템(110)은 상기 리드 커맨드에 응답하여 리드 동작(READ OPERATION)을 수행할 수 있다. 메모리 시스템(110)은 상기 리드 커맨드에 포함된 물리 주소에 기초하여 별도의 맵핑(MAPPING) 동작을 수행하지 아니하고 상기 물리 주소에 저장된 데이터를 리드할 수 있다. 호스트(102)가 직접 맵핑(MAPPING) 동작을 수행하여 리드 커맨드, 논리주소 및 물리주소를 메모리 시스템(110)으로 제공하는 경우, 메모리 시스템(110)은 상기 물리 주소를 이용하여 데이터를 액세스하고 출력함으로써 리드 동작(READ OPERATION)에 소요되는 시간을 줄일 수 있다.
도 3은 본 발명의 일 실시예에 따른 데이터 처리 시스템(100)에서 호스트(102)와 메모리 시스템(110)의 리드 동작을 설명하기 위한 도면이다.
호스트(102)와 메모리 시스템(110)에 전원이 공급되면, 호스트(102)와 메모리 시스템(110)은 서로 연동할 수 있으며, 메모리 시스템(110)은 메모리 장치(150)에 저장된 맵 정보(MAP INFO)를 호스트 메모리(106)로 제공할 수 있다.
호스트(102) 내 프로세서(104)는 리드 커맨드(READ CMD)를 생성하고, 상기 호스트 메모리(106) 내 저장된 맵 정보(MAP INFO)에 기초하여 상기 리드 커맨드(READ CMD)에 대한 논리 주소(Logical Address)에 대응하는 물리 주소(Physical Address)를 탐색하는 맵핑 동작을 수행할 수 있다. 프로세서(104)는 상기 맵핑 동작에 따라 탐색한 물리 주소(Physical Address)를 상기 리드 커맨드(READ CMD)와 함께 컨트롤러(130)로 제공할 수 있다. 컨트롤러(130)는 상기 물리 주소(Physical Address)와 리드 커맨드(READ CMD)에 기초하여 메모리 장치(150)에 액세스할 수 있다. 메모리 장치(150)는 상기 물리 주소(Physical Address)에 저장된 데이터(DATA)를 리드하여 호스트 메모리(106)로 제공할 수 있다.
비휘발성 메모리 장치를 포함하는 메모리 장치(150)에서 데이터를 리드하는 동작은 호스트 메모리(106)와 같은 휘발성 메모리로부터 데이터를 리드하는 동작에 비해 많은 시간이 소요될 수 있다. 전술한 리드 동작의 경우 컨트롤러(130)가 수행하는 맵핑 동작이 생략될 수 있다. 특히, 컨트롤러(130)가 리드 커맨드에 대한 논리주소에 대응하는 물리적 주소를 탐색하기 위해 메모리 장치(150)를 액세스하여 맵 정보(MAP INFO)를 리드하는 동작이 사라질 수 있다. 따라서, 호스트(102)가 메모리 시스템(110)에 저장된 데이터를 리드하는 동작이 더욱 빨라질 수 있다.
도 4는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 예를 설명하기 위한 도면이다.
도 4를 참조하면, 맵 정보(MAP INFO)를 저장하는 호스트(102)는 메모리 시스템(110)으로 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 리드 커맨드(READ COMMAND)를 제공할 수 있다. 호스트(102)에 저장된 맵 정보(MAP INFO)가 상기 리드 커맨드(READ COMMAND)에 대한 논리 주소(LBA)에 대응하는 물리 주소(PBA)를 포함하는 경우, 호스트(102)는 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 리드 커맨드(READ COMMAND)를 메모리 시스템(110)으로 제공할 수 있다. 호스트(102)에 저장된 맵 정보(MAP INFO)가 리드 커맨드(READ COMMAND)에 대한 논리 주소(LBA)에 대응하는 물리 주소(PBA)를 포함하지 아니한 경우, 호스트(102)는 상기 물리 주소(PBA)를 제외시켜 논리 주소(LBA)만을 포함하는 리드 커맨드(READ COMMAND)를 메모리 시스템(110)으로 제공할 수 있다. 도 4는 리드 커맨드(READ COMMAND)를 예로 들어 설명하고 있으나, 실시예에 따라 호스트(102)가 메모리 시스템(110)으로 제공할 수 있는 삭제 명령 등에도 적용될 수 있다.
도 5A 및 도 5B는 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 5A는 메모리 시스템(110)으로 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 리드 커맨드(READ CMD)를 제공하는 호스트(102)의 구체적인 동작에 대해서 설명한다.
단계 S502에서, 호스트(102)는 논리 주소(LBA)를 포함하는 리드 커맨드(READ CMD)를 생성할 수 있다. 앞서 도 1을 참조하여 설명한 바와 같이 프로세서(104)는 어떤 논리 주소(LBA)에 대한 리드 커맨드(READ COMMAND)를 생성할 수 있다.
단계 S504에서, 호스트(102)는 상기 논리 주소(LBA)에 대한 맵 정보가 메모리(106)에 존재하는지 여부를 확인할 수 있다. 앞서 도 3을 참조하여 설명한 바와 같이, 메모리(106)는 메모리 시스템(110)으로부터 제공된 맵 정보(MAP INFO)를 저장할 수 있다. 프로세서(104)는 상기 메모리(106)에 저장된 맵 정보(MAP INFO)가 단계 S502에서 생성된 리드 커맨드(READ CMD)에 대한 논리 주소(LBA)에 대한 맵 정보를 포함하는지 여부를 확인할 수 있다. 상기 맵 정보(MAP INFO)는 논리 주소에 대응하는 물리 주소에 대한 정보인 L2P(Logical to Physical) 정보일 수 있다.
단계 S506에서, 상기 맵 정보(MAP INFO)가 상기 논리 주소(LBA)에 대한 맵 정보를 포함하는 경우(단계 S504에서 'Y'), 호스트(102)는 맵핑 동작을 수행하여 상기 논리 주소(LBA)에 대응하는 물리 주소(PBA)를 탐색할 수 있다. 호스트(102)는 단계 S502에서 생성된 논리 주소(LBA)를 포함하는 리드 커맨드(READ CMD)에 상기 물리 주소(PBA)를 추가할 수 있다. 본 발명의 일 실시예에 따르면, 메모리(106)에 저장된 맵 정보(MAP INFO)가 리드 커맨드(READ CMD)에 대한 논리 주소(LBA)에 대한 맵 정보를 포함하는 경우, 호스트(102)는 직접 맵핑 동작을 수행하여 메모리 시스템(110)으로 물리 주소(PBA)를 제공함으로써 메모리 시스템(110)의 리드 동작 속도를 향상시킬 수 있다.
단계 S508에서, 호스트(102)는 주소 정보를 포함하는 리드 커맨드(READ CMD WITH ADDRESS)를 메모리 시스템(110)으로 제공할 수 있다. 상기 주소 정보는 논리 주소(LBA) 또는 물리 주소(PBA)를 포함할 수 있다. 구체적으로, 상기 맵 정보(MAP INFO)가 상기 논리 주소(LBA)에 대한 맵 정보를 포함하지 아니한 경우(단계 S504에서 'N'), 호스트(102)는 논리 주소(LBA)를 포함하는 리드 커맨드(READ CMD)를 메모리 시스템(110)으로 제공할 수 있다. 또한, 단계 S506에서 논리 주소(LBA)를 포함하는 리드 커맨드(READ CMD)에 물리 주소(PBA)를 포함시킨 경우, 호스트(102)는 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 리드 커맨드(READ CMD)를 메모리 시스템(110)으로 제공할 수 있다.
도 5B는 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 리드 커맨드(READ CMD)를 수신한 메모리 시스템(110)의 구체적인 동작에 대해서 설명한다.
단계 S512에서, 메모리 시스템(110)은 호스트(102)로부터 수신한 리드 커맨드(READ CMD)가 물리 주소(PBA)가 포함하는지 여부를 확인할 수 있다. 앞서 도 5A를 참조하여 설명한 바와 같이, 호스트(102)가 직접 맵핑 동작을 수행한 경우 상기 리드 커맨드(READ CMD)는 물리 주소(PBA)를 포함할 수 있다.
단계 S514에서, 리드 커맨드(READ CMD)에 물리 주소(PBA)가 포함된 경우(단계 S512에서 'Y'), 메모리 시스템(110)은 상기 물리 주소(PBA)가 유효성을 확인할 수 있다. 앞서 설명한 바와 같이, 메모리 시스템(110)은 맵 정보(MAP INFO)를 호스트(102)로 제공할 수 있으며, 호스트(102)는 상기 맵 정보(MAP INFO)에 기초하여 맵핑 동작을 수행할 수 있다. 호스트(102)는 상기 맵핑 동작에 따라 탐색한 물리 주소(PBA)를 리드 커맨드(READ CMD)에 포함시켜 메모리 장치(110)로 제공할 수 있다. 메모리 시스템(110)이 호스트(102)로 맵 정보(MAP INFO)를 제공한 이후 메모리 시스템(110)에 저장된 맵 정보(MAP INFO)는 변경 또는 갱신되어 더티(dirty) 상태로 전환될 수 있다. 맵 정보가 더티(dirty) 상태인 경우 메모리 시스템(110)은 호스트(102)가 제공한 물리 주소(PBA)를 그대로 사용할 수 없으므로, 상기 물리 주소(PBA)는 유효하지 아니할 수 있다.
단계 S516에서, 메모리 시스템(110)은 수신한 리드 커맨드(READ CMD)에 포함된 논리 주소에 기초하여 맵핑(MAPPING) 동작을 수행할 수 있다. 구체적으로, 수신한 리드 커맨드(READ CMD)에 물리 주소(PBA)가 포함되지 아니한 경우(단계 S512에서 'N') 또는 수신한 리드 커맨드(READ CMD)에 포함된 물리 주소(PBA)가 유효하지 않은 경우(단계 S514에서 'N'), 메모리 시스템(110)은 맵핑(MAPPING) 동작을 수행하여 상기 수신한 리드 커맨드(READ CMD)에 포함된 논리 주소(LBA)에 대응하는 물리 주소(PBA)를 탐색할 수 있다.
단계 S518에서, 수신한 리드 커맨드(READ CMD)에 포함된 물리 주소(PBA)가 유효한 경우(단계 S514에서 'Y') 또는 단계 S516에서 메모리 시스템(110)이 수행한 맵핑(MAPPING) 동작에 따라 물리 주소(PBA)를 탐색한 경우, 메모리 시스템(110)은 상기 리드 커맨드(READ CMD)에 응답하여 상기 물리 주소(PBA)에 저장된 데이터를 리드할 수 있다. 본 발명의 일 실시예에 따르면, 호스트(102)가 직접 수행한 맵핑 동작에 따라 메모리 시스템(110)으로 제공된 물리 주소(PBA)가 유효한 경우, 메모리 시스템(110)은 별도로 맵핑 동작을 수행하지 아니하고 리드 커맨드(READ CMD)에 응답하여 바로 상기 물리 주소(PBA)에 저장된 데이터를 리드함으로써 리드 동작을 신속하게 수행할 수 있다.
플래시 메모리 특성상 오버 라이트(Over Write)는 불가하므로, 어떤 논리 주소에 대한 최신 데이터를 프로그램하기 위해서 메모리 시스템(110)은 상기 논리 주소에 대한 올드 데이터가 저장된 물리 주소를 무효화하고, 상기 논리 주소에 대응하는 새로운 물리주소로 상기 맵 정보(MAP INFO)를 갱신할 수 있다. 앞서 설명한 바와 같이, 메모리 시스템(110)이 별도의 맵핑 동작을 수행하지 아니하고 바로 호스트(102)로부터 제공된 물리 주소(PBA)에 저장된 데이터를 리드하기 위해서는 상기 물리 주소(PBA)가 유효해야 한다.
메모리 시스템(110)이 맵 정보(MAP INFO)를 호스트(102)로 제공한 이후, 상기 맵 정보(MAP INFO)에 포함된 논리 주소에 대한 프로그램 커맨드가 이슈되어, 메모리 시스템(110)이 프로그램 동작을 수행하는 경우, 상기 메모리 시스템(110)은 상기 논리 주소에 대한 새로운 물리 주소로 상기 맵 정보(MAP INFO)를 갱신할 수 있다. 이후, 상기 논리 주소에 대한 리드 커맨드가 이슈된 경우, 호스트(102)는 갱신되지 아니한 맵 정보(MAP INFO)에 기초하여 맵핑 동작을 수행하여 메모리 시스템(110)으로 물리 주소(PBA)를 제공할 수 있으며, 상기 물리 주소(PBA)는 유효하지 아니할 수 있다. 따라서 메모리 시스템(110)은 상기 리드 커맨드에 응답하여 리드 동작을 수행하기 전 맵핑 동작을 수행해야 하므로 호스트(102)가 제공한 물리 주소를 전혀 사용하지 못하는 문제가 발생한다.
본 발명의 제1 실시예에 따르면, 호스트(102)가 어떤 논리 주소에 대한 프로그램 커맨드(PGM CMD)를 이슈할 때마다, 메모리 시스템(110)은 프로그램 동작을 수행하고, 맵 정보(MAP INFO)를 업데이트하여 상기 맵 정보(MAP INFO)를 프로그램 커맨드에 대한 응답 신호(RESPONSE)에 포함시켜 호스트(102)로 제공할 수 있다. 따라서 호스트(102)는 상기 업데이트된 맵 정보(MAP INFO)에 기초하여 메모리(106)에 저장된 맵 정보(MAP INFO)를 업데이트할 수 있다. 추후 상기 논리 주소에 대한 리드 커맨드가 이슈되는 경우에, 호스트(102)는 상기 업데이트된 맵 정보(MAP INFO)에 기초하여 맵핑 동작을 수행하여 메모리 시스템(110)으로 상기 논리 주소에 대응하는 최신 물리 주소를 제공할 수 있다. 본 발명의 제1 실시예에 따르면, 호스트(102)로부터 제공된 물리 주소의 유효성을 담보할 수 있으므로, 메모리 시스템(110)은 별도의 맵핑 동작을 수행하지 아니하고 신속하게 상기 물리 주소로부터 데이터를 리드할 수 있다.
도 6은 본 발명의 제1 실시예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다.
단계 S602에서, 호스트(102)는 프로그램 커맨드(PGM CMD), 논리 주소 및 데이터를 컨트롤러(130)로 제공할 수 있다. 컨트롤러(130)는 상기 프로그램 커맨드(PGM CMD)에 응답하여, 상기 데이터를 오픈 블록에 프로그램하도록 상기 메모리 장치(150)를 제어할 수 있다. 앞서 설명한 바와 같이, 만약 상기 논리 주소에 대한 올드 데이터가 이미 메모리 블록에 프로그램된 경우, 플래시 메모리 특성상 컨트롤러(130)는 상기 올드 데이터가 프로그램된 위치에 최신 데이터를 프로그램하는 오버 라이트 동작을 수행하지 못한다. 따라서, 컨트롤러(130)는 상기 올드 데이터를 포함하는 페이지를 무효화하고, 빈 페이지에 최신 데이터를 프로그램하도록 메모리 장치(150)를 제어할 수 있다.
단계 S604에서, 컨트롤러(130)는 단계 S602에서 수행된 프로그램 동작에 따라 변경된 맵 정보(MAP INFO)를 업데이트할 수 있다. 상기 맵 정보(MAP INFO)는 논리 주소에 대응하는 물리 주소에 대한 정보인 L2P(Logical To Physical) 정보일 수 있다. 컨트롤러(130)는 상기 프로그램 동작에 따라 프로그램 커맨드(PGM CMD)에 대한 데이터가 저장된 최신 물리 주소로 상기 맵 정보(MAP INFO)를 업데이트할 수 있다. 예를 들어, 컨트롤러(130)는 상기 프로그램 커맨드(PGM CMD)에 대응하는 논리 주소에 대한 맵 정보(MAP INFO)를 메모리(144)로 로드하여 상기 맵 정보(MAP INFO)를 업데이트한 이후, 상기 맵 정보(MAP INFO)를 비휘발성 메모리에 프로그램하도록 메모리 장치(150)를 제어할 수 있다.
단계 S606에서, 컨트롤러(130)는 호스트(102)로 상기 프로그램 커맨드에 대한 응답 신호(RESPONSE)를 제공할 수 있다. 상기 응답 신호(RESPONSE)는 프로그램 동작의 성공 여부에 대한 정보를 포함할 수 있다. 본 발명의 제1 실시예에 따르면, 컨트롤러(130)는 상기 응답 신호(RESPONSE)에 상기 프로그램 동작에 따라 변경된 맵 정보(MAP_INFO_PGM)을 포함시켜 호스트(102)로 제공할 수 있다. 호스트(102)는 상기 제공된 맵 정보(MAP_INFO_PGM)에 기초하여 메모리(106)에 저장된 맵 정보(MAP INFO)를 업데이트할 수 있다. 추후 상기 프로그램 커맨드(PGM CMD)에 대응하는 논리 주소와 동일한 논리 주소에 대해 리드 커맨드가 이슈되면, 호스트(102)는 상기 업데이트된 맵 정보(MAP INFO)에 기초하여 맵핑 동작을 수행할 수 있다.
본 발명의 제1 실시예에 따르면, 메모리 시스템(110)은 프로그램 커맨드(PGM CMD)에 응답하여 수행한 프로그램 동작에 따라 변경된 맵 정보(MAP_INFO_PGM)를 호스트(102)로 제공할 수 있으며 호스트(102)는 상기 맵 정보(MAP_INFO_PGM)에 기초하여 메모리(106)에 저장된 맵 정보(MAP INFO)를 업데이트할 수 있다. 다만, 메모리 시스템(110)의 맵 정보(MAP INFO)는 상기 프로그램 커맨드(PGM CMD)에 응답하여 수행한 프로그램 동작뿐만 아니라 앞서 도 1을 참조하여 설명한 백그라운드 동작(Background Operation: BOP)에 의해서도 변경될 수 있다.
본 발명의 제1 실시예에 따르면, 메모리 시스템(110)은 상기 백그라운드 동작(BOP)에 의해 변경된 맵 정보(MAP INFO)를 호스트(102)로 제공하지 못하므로 호스트(102)가 상기 맵 정보(MAP INFO)에 기초하여 메모리(106)에 저장된 맵 정보(MAP INFO)를 업데이트하지 못한다. 따라서 추후 상기 백그라운드 동작(BOP)에 의해 변경된 맵 정보(MAP INFO)에 대응하는 논리 주소에 대한 리드 커맨드가 이슈되면, 호스트(102)는 갱신 전 맵 정보(MAP INFO)에 기초하여 맵핑 동작을 수행하므로, 메모리 시스템(110)으로 유효하지 아니한 물리 주소를 제공할 수 있으며, 메모리 시스템(110)은 상기 물리 주소를 사용하지 못하고 맵핑 동작을 추가적으로 수행해야 하는 문제가 발생한다.
도 7A 내지 도7D는 본 발명의 제1 실시예에 따라 맵 업데이트를 수행할 경우의 문제점을 설명하기 위한 도면이다.
설명의 편의를 위해 5개의 논리 주소들에 각각 대응하는 물리주소들에 대한 맵 정보를 예로 들어 설명한다.
도 7A는 호스트(102)와 메모리 시스템(110)에 각각 저장된 맵 정보의 초기 상태를 나타낸 도면이다.
앞서 도 2를 참조하여 설명한 바와 같이 메모리 시스템(110)은 호스트(102)가 자주 사용하는 논리 주소에 대한 맵 정보를 선별적으로 호스트(102)로 제공할 수 있다. 도 7A에 도시된 제1 내지 5 논리 주소(LBA1~LBA5)는 메모리 시스템(110)이 선별한 논리 주소의 일 예일 수 있다. 메모리(144)는 상기 제1 내지 5 논리 주소(LBA1~LBA5)에 대한 맵 정보(704)를 저장할 수 있으며, 상기 맵 정보(704)는 제1 내지 5 논리 주소(LBA1~LBA5)에 대한 L2P(Logical To Physical) 정보일 수 있다. 도 7A를 참조하면, 상기 제1 내지 5 논리 주소(LBA1~LBA5)에 대한 물리 주소는 각각 제1 내지 5 물리 주소(PBA1 내지 PBA5)일 수 있다. 메모리 시스템(110)은 상기 맵 정보(704)를 호스트(102)로 제공할 수 있다.
호스트(102)는 상기 제공된 맵 정보(704)를 호스트 메모리(106)에 저장할 수 있다. 메모리 시스템(110)이 호스트(102)로 맵 정보(704)를 제공한 직후, 즉 초기 상태에 상기 호스트 메모리(106)에 저장된 맵 정보(702)는 메모리(144)에 저장된 맵 정보(704)와 동일할 수 있다. 도 7A를 참조하면, 호스트 메모리(106)에 저장된 맵 정보(702)의 제1 내지 5 논리 주소(LBA1~LBA5)에 대한 물리 주소는 각각 제1 내지 5 물리 주소(PBA1 내지 PBA5)로서 메모리(144)에 저장된 맵 정보(704)와 동일함을 확인할 수 있다.
도 7B는 백그라운드 동작 이후 호스트(102)와 메모리 시스템(110)에 각각 저장된 맵 정보를 도시한 도면이다.
메모리 시스템(110)은 호스트(102)로 맵 정보(704)를 제공한 이후, 백그라운드 동작을 수행할 수 있다. 상기 백그라운드 동작은 프로그램 동작을 포함할 수 있기 때문에, 상기 백그라운드 동작에 따라 메모리(144)에 저장된 맵 정보가 변경될 수 있다. 예를 들어, 제2 논리 주소(LBA2)에 대응하는 제2 물리 주소(PBA2)에 대한 메모리 블록에 대해 가비지 컬렉션 동작을 수행한 경우, 메모리 시스템(110)은 상기 제2 물리 주소(PBA2)에 저장된 데이터를 리드하여 새로운 물리 주소인 제6 물리 주소(PBA6)에 프로그램할 수 있다. 메모리 시스템(110)은 메모리(144)에 저장된 초기 맵 정보(704)에서 상기 제2 논리 주소(LBA2)에 대응하는 물리 주소를 제6 물리 주소(PBA6)로 변경하여 업데이트된 맵 정보(706)를 생성할 수 있다.
본 발명의 제1 실시예에 따르면, 호스트(102)는 메모리(106)에 저장된 맵 정보(702)를 백그라운드 동작에 따라 변경된 맵 정보(706)로 업데이트하지 아니한다. 따라서, 도 7B를 참조하면 상기 메모리(106)에 저장된 맵 정보(702)는 초기 상태에 메모리(144)에 저장된 맵 정보(704)와 동일함을 확인할 수 있다.
도 7C는 프로그램 커맨드에 응답하여 수행한 프로그램 동작 이후 상기 프로그램 커맨드에 대한 응답 신호를 호스트(102)로 제공하기 이전 호스트(102)와 메모리 시스템(110)에 각각 저장된 맵 정보를 도시한 도면이다.
호스트(102)는 프로그램 커맨드, 논리 주소 및 데이터를 메모리 시스템(110)으로 제공할 수 있다. 메모리 시스템(110)은 상기 프로그램 커맨드에 응답하여 오픈 블록에 상기 데이터를 프로그램하고, 상기 논리 주소에 대한 맵 정보를 업데이트할 수 있다. 예를 들어, 호스트(102)가 제5 논리 주소(LBA5)에 대한 프로그램 커맨드를 이슈한 경우, 메모리 시스템(110)은 상기 프로그램 커맨드에 대한 데이터를 새로운 물리 주소인 제7 물리 주소(PBA7)에 프로그램할 수 있다. 메모리 시스템(110)은 올드 맵 정보(706)에 따라 제5 논리 주소(LBA5)에 대응하는 제5 물리 주소(PBA5)를 무효화하고, 상기 제5 논리 주소(LBA5)에 대한 물리 주소를 제7 물리 주소(PBA7)로 변경하여 업데이트된 맵 정보(708)를 생성할 수 있다.
도 7C를 참조하면, 메모리(144)에 저장된 맵 정보(708)에서 제5 논리 주소(LBA5)에 대한 물리 주소가 제7 물리 주소(PBA7)로 변경된 것을 확인할 수 있다. 도 7C는 프로그램 커맨드에 응답하여 수행한 프로그램 동작 이후 상기 프로그램 커맨드에 대한 응답을 호스트(102)로 제공하기 이전 호스트 메모리(106)에 저장된 맵 정보(702)를 도시하므로, 상기 맵 정보(702)는 초기 상태에 메모리(144)에 저장된 맵 정보(704)와 동일함을 확인할 수 있다.
도 7D는 호스트(102)가 맵 정보(MAP INFO)를 업데이트한 이후 호스트(102)와 메모리 시스템(110)에 각각 저장된 맵 정보를 도시한 도면이다.
메모리 시스템(110)은 프로그램 커맨드에 응답하여 프로그램 동작을 수행한 이후 상기 프로그램 커맨드에 대한 응답 신호(RESPONSE)를 호스트(102)로 제공하면서 상기 프로그램 동작에 따라 변경된 맵 정보(MAP INFO PGM)도 함께 제공할 수 있다. 호스트(102)는 상기 제공된 맵 정보(MAP INFO PGM)에 기초하여, 메모리(106)에 저장된 맵 정보(MAP INFO)를 업데이트할 수 있다. 도 7D를 참조하면, 메모리 시스템(110)은 프로그램 커맨드에 응답하여 수행한 프로그램 동작에 따라 변경된 제5 논리주소(LBA5)에 대한 물리 주소 정보를 프로그램 커맨드에 대한 응답 신호와 함께 출력할 수 있다. 호스트(102)는 상기 변경된 제5 논리주소(LBA5)에 대한 물리 주소 정보에 기초하여 상기 제5 논리주소(LBA5)에 대한 물리 주소를 제7 물리 주소(PBA7)로 업데이트하여 업데이트된 맵 정보(710)를 생성할 수 있다.
본 발명의 제1 실시예에 따르면, 메모리 시스템(110)은 프로그램 커맨드에 응답하여 수행한 프로그램 동작에 따라 변경된 맵 정보(MAP INFO PGM)만을 호스트(102)로 제공하기 때문에, 백그라운드 동작에 따라 변경된 맵 정보(MAP INFO BOP)는 호스트(102)로 제공하지 아니한다. 따라서 호스트(102)는 상기 프로그램 커맨드에 응답하여 수행한 프로그램 동작에 따라 변경된 맵 정보(MAP INFO PGM)만에 기초하여 메모리(106)에 저장된 맵 정보를 업데이트할 수 있을 뿐, 백그라운드 동작에 따라 변경된 맵 정보(MAP INFO BOP)에 대해서는 상기 맵 정보를 업데이트하지 못한다. 따라서, 추후 상기 백그라운드 동작에 따라 변경된 맵 정보(MAP INFO BOP)에 대응하는 논리 주소에 대해 리드 커맨드가 이슈될 경우, 호스트(102)는 최신 물리 주소 정보에 기초하여 맵핑 동작을 수행하지 못할 수 있다. 상기 호스트(102)가 수행한 맵핑 동작에 따라 메모리 시스템(110)으로 리드 커맨드와 함께 제공한 물리 주소가 유효하지 아니한 경우, 메모리 시스템(110)은 리드 동작을 수행하기 이전에 맵핑 동작을 수행해야 하기 때문에 리드 동작에 소요되는 시간이 길어지는 문제가 발생할 수 있다.
도 7D를 참조하면, 메모리 시스템(110)은 백그라운드 동작에 의해 변경된 제2 논리 주소(LBA2)에 대한 맵 정보(MAP INFO BOP)를 호스트(102)로 제공하지 아니하므로, 호스트(102)는 상기 제2 논리 주소(LBA2)에 대해 변경된 물리 주소로 메모리(106)에 저장된 맵 정보(710)를 업데이트하지 못한다. 추후 상기 제2 논리 주소(LBA2)에 대한 리드 커맨드가 이슈되면, 호스트(102)는 상기 맵 정보(710)에 기초하여 맵핑 동작을 수행하며, 제2 물리 주소(PBA2)를 상기 리드 커맨드 및 제2 논리 주소(LBA2)와 함께 메모리 시스템(110)으로 제공할 수 있다. 상기 제2 물리 주소(PBA2)는 상기 제2 논리 주소(LBA2)에 대한 물리 주소로서 유효하지 아니하므로, 메모리 시스템(110)은 리드 동작을 수행하기 앞서 맵핑 동작을 수행함으로써 제2 논리 주소(LBA2)에 대한 유효한 물리 주소로서 제6 물리 주소(PBA6)를 메모리(144)에 저장된 맵 정보(708)로부터 탐색할 수 있다. 상기 제공된 유효하지 아니한 물리 주소로 인해 메모리 시스템(110)이 자체적으로 맵핑 동작을 수행하는 빈도가 증가하고, 리드 동작에 소요되는 시간도 함께 증가하는 문제가 발생한다.
도 8A 및 도 8B는 본 발명의 제2 실시예에 따라 맵 업데이트를 수행하는 방법을 설명하기 위한 도면이다.
본 발명의 제2 실시예에 따르면, 메모리 시스템(110)은 호스트(102)로부터 제공되는 커맨드에 대한 응답 신호를 출력할 때마다, 상기 응답 신호와 함께 백그라운드 동작에 따라 변경된 맵 정보를 출력할 수 있다. 상기 커맨드는 리드 커맨드, 프로그램 커맨드, 이레이즈 커맨드 등 호스트(102)로부터 제공되는 다양한 커맨드들을 포함할 수 있다. 호스트(102)는 상기 응답 신호와 함께 제공된 맵 정보에 기초하여 메모리(106)에 저장된 맵 정보를 업데이트할 수 있다. 추후 상기 백그라운드 동작에 따라 변경된 맵 정보에 대응하는 논리 주소에 대해 리드 커맨드가 이슈되면, 호스트(102)는 최신 맵 정보에 기초하여 맵핑 동작을 수행할 수 있다. 호스트(102)는 상기 맵핑 동작에 따라 상기 논리 주소에 대응하는 물리 주소를 탐색하여 메모리 시스템(110)으로 상기 물리 주소를 제공할 수 있다. 상기 물리 주소는 유효할 가능성이 높기 때문에, 메모리 시스템(110)은 별도의 맵핑 동작을 수행하지 아니하고 바로 상기 물리 주소로부터 리드 동작을 수행할 수 있으므로, 리드 동작의 속도가 향상될 수 있다.
도 8A를 참조하면, 메모리 시스템(110)은 호스트(102)로부터 커맨드가 제공되면, 백그라운드 동작에 의해 변경된 제2 논리 주소(LBA2)에 대한 맵 정보를 상기 커맨드에 대한 응답 신호와 함께 출력할 수 있다. 호스트(102)는 상기 제공된 맵 정보에 기초하여 메모리(106)에 저장된 맵 정보(712)를 업데이트할 수 있다. 호스트(102)는 상기 맵 정보(712)에서 제2 논리 주소(LBA2)에 대한 물리 주소를 제6 물리 주소(PBA6)로 업데이트할 수 있다. 따라서, 추후 상기 제2 논리 주소(LBA2)에 대한 리드 커맨드가 이슈되면, 호스트(102)는 상기 업데이트된 맵 정보(712)에 기초하여 맵핑 동작을 수행할 수 있으며, 메모리 시스템(110)으로 상기 제2 논리 주소(LBA2)에 대응하는 최신 물리 주소인 제6 물리 주소(PBA6)를 제공할 수 있다. 상기 제6 물리 주소(PBA6)는 유효하기 때문에, 메모리 시스템(110)은 별도의 맵핑 동작을 수행하지 아니하고 상기 제6 물리 주소(PBA6)에 저장된 데이터를 리드할 수 있다. 본 발명의 제2 실시예에 따르면, 메모리 시스템(110)은 백그라운드 동작에 의해 변경되는 맵 정보를 호스트(102)로 제공함으로써, 호스트(102)가 출력하는 물리 주소의 유효성을 담보할 수 있다. 상기 물리 주소의 유효성이 담보되면, 메모리 시스템(110)이 맵핑 동작을 수행하는 빈도가 낮아지므로, 리드 동작의 속도가 향상될 수 있다.
도 8B는 커맨드에 대한 응답 신호의 자료 구조를 설명하기 위한 도면이다.
본 발명의 일 실시예에 따른 커맨드에 대한 응답 신호(RESPONSE)는 커맨드의 종류(CMD TYPE)를 나타내는 제1 영역 및 상기 커맨드에 대응하는 동작의 성공 여부를 나타내는 제2 영역을 포함할 수 있으며, 리저브 영역(RESERVE REGION)을 더 포함할 수 있다. 상기 리저브 영역(RESERVE REGION)은 상기 제1 및 2 영역에 포함되는 정보 이외에 메모리 시스템(110)이 상기 응답 신호(RESPONSE)에 추가적인 정보를 포함시킬 수 있도록 남겨둔 예비 공간일 수 있다. 메모리 시스템(110)은 상기 리저브 영역(RESERVE REGION)에 백그라운드 동작에 의해 변경된 맵 정보를 포함시킬 수 있다. 상기 맵 정보는 논리 주소(LBA)와 상기 논리 주소에 대응하는 물리 주소(PBA)를 포함할 수 있다.
예를 들어, 리드 커맨드에 대한 응답신호(RESPONSE)를 출력하는 경우, 메모리 시스템(110)은 응답신호(RESPONSE)의 제1 및 제2 영역에 상기 리드 커맨드에 대한 식별자 및 패스/패일 정보를 저장할 수 있다. 또한, 메모리 시스템(110)은 상기 응답신호(RESPONSE)의 리저브(RESERVE) 영역에 백그라운드 동작에 의해 변경된 맵 정보(MAP INFO BOP)를 저장할 수 있다. 앞서 도 7A 내지 도 7D에서 설명한 예시를 참조하여 설명하면, 백그라운드 동작에 의해 제2 논리 주소(LBA2)에 대응하는 물리주소가 제6 물리 주소(PBA6)로 변경된 이후 호스트(102)로부터 리드 커맨드가 제공될 경우, 메모리 시스템(110)은 상기 리드 커맨드에 대한 응답 신호(RESPONSE)의 리저브 영역(RESERVE REGION)에 상기 제2 논리 주소(LBA2)와 상기 제2 논리 주소에 대응하는 제6 물리 주소(PBA6)에 대한 정보를 포함시켜 상기 응답 신호(RESPONSE)를 호스트(102)로 제공할 수 있다.
프로그램 커맨드에 대한 응답신호(RESPONSE)를 출력하는 경우, 메모리 시스템(110)은 프로그램 커맨드(PGM CMD)에 응답하여 수행한 프로그램 동작에 따라 변경된 맵 정보(MAP INFO PGM) 및 백그라운드 동작에 의해 변경된 맵 정보(MAP INFO BOP)를 모두 상기 응답신호(RESPONSE)의 리저브 영역(RESERVE REGION)에 저장할 수 있다. 앞서 도 7A 내지 도 7D에서 설명한 예시를 참조하여 설명하면, 백그라운드 동작에 의해 제2 논리 주소(LBA2)에 대응하는 물리주소가 제6 물리 주소(PBA6)로 변경된 이후 호스트(102)로부터 프로그램 커맨드가 제공될 경우, 상기 프로그램 커맨드에 대응하는 프로그램 동작에 따라 제5 논리 주소(LBA5)에 대응하는 물리주소가 제7 물리 주소(LBA7)로 변경될 수 있다. 메모리 시스템(110)은 상기 프로그램 커맨드에 대한 응답 신호(RESPONSE)의 리저브 영역(RESERVE REGION)에 상기 제2 논리 주소(LBA2)와 상기 제2 논리 주소에 대응하는 제6 물리 주소(PBA6)에 대한 정보 및 제5 논리 주소(LBA5)와 상기 제5 논리 주소에 대응하는 제7 물리 주소(LBA7)을 포함시켜 상기 응답 신호(RESPONSE)를 호스트(102)로 제공할 수 있다.
상기 리저브 영역(RESERVE REGION)의 용량은 제한적일 수 있으며, 백그라운드 동작에 따라 변경된 맵 정보의 사이즈는 상기 리저브 영역(RESERVE REGION)의 용량을 초과할 수 있다. 메모리 시스템(110)은 백그라운드 동작에 의해 변경된 맵 정보를 리스트의 형태로 저장할 수 있으며, 커맨드에 대한 응답 신호(RESPONSE)를 출력할 때마다, 상기 리스트에 포함된 맵 정보 중 상기 응답 신호(RESPONSE)의 리저브 영역(RESERVE REGION)의 용량만큼의 맵 정보만 상기 리저브 영역(RESERVE REGION)에 포함시킬 수 있다. 메모리 시스템(110)은 상기 응답 신호(RESPONSE)의 리저브 영역(RESERVE REGION)에 포함시켜 호스트(102)로 제공된 맵 정보는 상기 리스트로부터 삭제할 수 있다.
도 9는 본 발명의 제2 실시예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다.
단계 S902에서, 컨트롤러(130)는 백그라운드 동작(BOP)을 수행하도록 메모리 장치(150)를 제어할 수 있다. 앞서 도 1을 참조하여 설명한 바와 같이, 상기 백그라운드 동작(BOP)는 가비지 컬렉션 동작, 웨어 레벨링 동작, 리드 리클레임 동작 등을 포함할 수 있다. 상기 백그라운드 동작은 프로그램 동작을 포함할 수 있으므로, 상기 백그라운드 동작에 따라 맵 정보가 변경될 수 있다. 예를 들어, 가비지 컬렉션 동작의 경우 컨트롤러(130)는 유효 페이지의 개수가 소정이 임계치 미만인 블록인 빅팀 블록에 포함된 유효 데이터를 리드하여 빈 페이지의 개수가 소정의 임계치 이상인 타겟 블록에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 상기 가비지 컬렉션 동작에 따라, 상기 유효 데이터의 물리 주소는 빅팀 블록에 포함된 어떤 페이지에서 타겟 블록에 포함된 어떤 페이지로 변경될 수 있다.
단계 S904에서, 컨트롤러(130)는 단계 S902에서 수행한 백그라운드 동작에 따라 변경된 맵 정보(MAP INFO)를 업데이트할 수 있다. 상기 맵 정보(MAP INFO)는 논리 주소에 대응하는 물리 주소에 대한 정보를 기록한 L2P(Logical To Physical) 정보일 수 있다. 컨트롤러(130)는 상기 백그라운드 동작에 따라 어떤 데이터에 대한 논리 주소에 대응하는 물리 주소가 변경되면, 상기 논리 주소에 대한 맵 정보(MAP INFO)를 메모리(144)로 로드하여 상기 맵 정보(MAP INFO)를 업데이트할 수 있다. 상기 메모리(144)의 용량은 한정적이고, 상기 메모리(144)는 휘발성 메모리이므로, 컨트롤러(130)는 상기 업데이트된 맵 정보(MAP INFO)를 메모리 블록에 프로그램하도록 메모리 장치(150)를 제어할 수 있다.
단계 S906에서, 호스트(102)는 커맨드(CMD)를 이슈하여 컨트롤러(130)로 상기 커맨드(CMD)를 제공할 수 있다. 상기 커맨드(CMD)는 리드 커맨드, 프로그램 커맨드, 이레이즈 커맨드 등 다양한 커맨드들을 포함할 수 있다. 컨트롤러(130)는 상기 커맨드(CMD)에 응답하여, 상기 커맨드(CMD)에 대한 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 후술하는 바와 같이, 본 발명의 제2 실시예에 따르면, 컨트롤러(130)는 특정 커맨드가 아닌 상기 다양한 커맨드들에 대한 응답 신호(RESPONSE)를 호스트(102)로 제공할 때마다 백그라운드 동작에 의해 변경된 맵 정보(MAP INFO)를 함께 제공함으로써 호스트 메모리(104)에 저장된 맵 정보의 업데이트 빈도수를 증가시킬 수 있다.
단계 S908에서, 컨트롤러(130)는 상기 수행된 커맨드(CMD)에 대한 동작에 대한 응답 신호(RESPONSE)를 호스트(102)로 제공할 수 있다. 상기 응답 신호(RESPONSE)는 커맨드(CMD)에 대한 식별 표시 및 상기 커맨드(CMD)에 대한 동작의 성공 여부 등에 대한 정보를 포함할 수 있다. 컨트롤러(130)는 상기 응답 신호(RESPONSE)에 단계 S904에서 백그라운드 동작에 의해 변경된 맵 정보(MAP INFO)를 포함시켜 상기 응답 신호(RESPONSE)를 호스트(102)로 제공할 수 있다. 상기 응답 신호(RESPONSE)는 빈 영역인 리저브(Reserve) 영역을 포함할 수 있으며, 컨트롤러(130)는 상기 리저브 영역에 상기 맵 정보(MAP INFO)를 기록할 수 있다.
본 발명의 제2 실시예에 따르면, 호스트(102)는 상기 응답 신호(RESPONSE)에 포함된 맵 정보(MAP INFO)에 기초하여 백그라운드 동작에 의해 변경된 맵 정보를 메모리(106)에 포함된 맵 정보에 반영할 수 있다. 따라서 추후, 상기 백그라운드 동작에 의해 변경된 맵 정보에 대응하는 논리 주소에 대해 리드 커맨드가 이슈되면, 호스트(102)는 맵핑 동작을 수행하여 컨트롤러(130)로 유효한 물리 주소를 제공할 수 있다. 컨트롤러(130)는 상기 제공된 물리 주소에 기초하여 맵핑 동작을 별도로 수행하지 아니하고 바로 리드 동작을 수행함으로써 리드 동작의 속도를 향상시킬 수 있다.
도 10은 본 발명의 제1 실시예에 따른 메모리 시스템(110)을 상세히 나타내는 도면이다.
도 10은 도 1의 데이터 처리 시스템(100)에서 본 발명과 관련된 구성만을 간략히 도시하고 있다.
앞서 도 1을 참조하여 설명한 바와 같이, 컨트롤러(130)는 호스트 인터페이스(132) 유닛, 메모리(1440) 및 코어부(160)를 포함할 수 있다. 상기 코어부(160)는 프로그램 관리부(1002) 및 맵 관리부(1004)를 포함할 수 있다.
호스트 인터페이스 유닛(132) 유닛은 앞서 도 6을 참조하여 설명한 단계 S602 및 단계 S606을 수행할 수 있다. 호스트 인터페이스 유닛(132)은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신할 수 있으며, 상기 호스트(102)로부터 제공된 프로그램 커맨드(PGM_CMD)를 프로그램 관리부(1002)로 전달할 수 있다. 호스트 인터페이스 유닛(132)은 상기 프로그램 커맨드(PGM_CMD)와 함께 논리 주소(LBA) 및 데이터를 상기 프로그램 관리부(1002)로 전달할 수 있다. 또한, 호스트 인터페이스 유닛(132)은 후술하는 바와 같이 프로그램 관리부(1002)로부터 제공된 패스/패일 정보(INFO_PF)와 맵 관리부(1004)로부터 제공되는 프로그램 맵 정보(MAP INFO PGM)를 포함하는 응답 신호(RESPONSE)를 호스트(102)로 전달할 수 있다.
프로그램 관리부(1002)는 앞서 도 6을 참조하여 설명한 단계 S602를 수행할 수 있다. 프로그램 관리부(1002)는 프로그램 커맨드(PGM_CMD)에 응답하여 프로그램 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 프로그램 관리부(1002)는 상기 프로그램 커맨드(PGM_CMD)에 대한 데이터를 오픈 블록에 프로그램하도록 상기 메모리 장치(150)를 제어할 수 있다. 상기 메모리 장치(150)는 프로그램 동작을 수행한 이후 상기 프로그램 관리부(1002)로 상기 프로그램 동작의 성공 여부에 대한 정보인 상기 패스/패일 정보(INFO_PF)를 제공할 수 있다. 프로그램 관리부(102)는 상기 패스/패일 정보(INFO_PF)를 호스트 인터페이스 유닛(132)으로 제공할 수 있다. 프로그램 관리부(1002)는 상기 프로그램 커맨드(PGM_CMD)에 대응하는 논리 주소(LBA)와 상기 데이터를 프로그램한 물리 주소에 대한 정보인 프로그램 맵 정보(MAP INFO PGM)를 맵 관리부(1004)로 제공할 수 있다.
맵 관리부(1004)는 앞서 도 6을 참조하여 설명한 단계 S604를 수행할 수 있다. 맵 관리부(1004)는 상기 제공된 프로그램 맵 정보(MAP INFO PGM)에 기초하여 맵 업데이트 동작을 수행할 수 있다. 맵 관리부(1004)는 상기 프로그램 커맨드(PGM_CMD)에 대응하는 논리 주소(LBA)에 대한 맵 정보(MAP INFO)가 메모리(144)에 존재할 경우, 상기 프로그램 맵 정보(MAP INFO PGM)에 기초하여 상기 맵 정보(MAP INFO)를 업데이트할 수 있다. 맵 관리부(1004)는 상기 프로그램 커맨드(PGM_CMD)에 대응하는 논리 주소(LBA)에 대한 맵 정보(MAP INFO)가 메모리(144)에 존재하지 아니할 경우, 메모리 블록으로부터 상기 맵 정보(MAP INFO) 리드하도록 메모리 장치(150)를 제어할 수 있다. 맵 관리부(1004)는 메모리(144)로 상기 리드된 맵 정보(MAP INFO)를 로드한 이후 전술한 맵 업데이트 동작을 수행할 수 있다. 맵 관리부(1004)는 상기 프로그램 맵 정보(MAP INFO PGM)를 호스트 인터페이스 유닛(132)으로 제공할 수 있다.
맵 관리부(1004)는 앞서 도 5B를 참조하여 설명한 단계 S512를 수행할 수도 있다. 맵 관리부(1004)는 호스트(102)로 맵 정보(MAP INFO)를 제공한 이후 메모리 시스템(110)의 맵 정보(MAP INFO)가 변경 또는 갱신되면, 상기 맵 정보(MAP INFO)를 더티 상태로 표시할 수 있다. 맵 관리부(1004)는 상기 변경된 맵 정보(MAP INFO)를 호스트(102)로 제공한 이후에는 상기 맵 정보(MAP INFO)를 클린 상태로 표시할 수 있다. 맵 관리부(1004)는 호스트(102)로부터 리드 커맨드와 물리 주소가 제공될 경우, 상기 리드 커맨드에 대응하는 논리 주소에 대한 맵 정보(MAP INFO)의 더티/클린 상태에 기초하여 상기 물리 주소의 유효성을 판단할 수 있다. 맵 관리부(1004)는 상기 맵 정보(MAP INFO)가 클린 상태를 갖는 경우, 맵핑 동작을 수행하지 아니할 수 있으며, 상기 맵 정보(MAP INFO)가 더티 상태를 갖는 경우 상기 맵핑 동작을 수행할 수 있다.
도면에 도시되지 아니하였으나 코어부(160)는 리드 관리부를 포함할 수 있으며, 상기 리드 관리부는 상기 맵 정보(MAP INFO)가 클린 상태를 갖는 경우, 상기 리드 커맨드에 응답하여 호스트(102)로부터 제공된 물리 주소에 저장된 데이터를 리드하도록 메모리 장치(150)를 제어할 수 있다. 상기 맵 정보(MAP INFO)가 더티 상태를 갖는 경우, 리드 관리부는 상기 맵 관리부(1004)가 수행한 맵핑 동작에 따른 맵 정보(MAP INFO)에 기초하여 상기 리드 커맨드에 대한 논리 주소에 대응하는 최신 물리 주소로부터 데이터를 리드하도록 상기 메모리 장치(150)를 제어할 수 있다.
본 발명의 제1 실시예에 따르면, 호스트 인터페이스 유닛(132)는 프로그램 커맨드(PGM_CMD)에 응답하여 수행한 프로그램 동작에 따라 변경된 맵 정보(MAP INFO PGM)를 응답 신호(RESPONSE)에 포함시켜 호스트(102)로 제공함으로써 상기 프로그램 맵 정보(MAP INFO PGM)의 유효성을 담보할 수 있다. 호스트(102)는 상기 프로그램 맵 정보(MAP INFO PGM)에 기초하여 메모리(106)에 저장된 맵 정보를 업데이트할 수 있으며, 추후 상기 프로그램 커맨드(PGM_CMD)에 대응하는 논리 주소에 대한 리드 커맨드가 이슈되면, 맵핑 동작을 수행하여 호스트 인터페이스 유닛(132)으로 리드 커맨드와 함께 물리 주소를 제공할 수 있다. 맵 관리부(1004)는 상기 응답 신호(RESPONSE)를 출력하면서 상기 논리 주소에 대한 맵 정보(MAP INFO)를 클린 상태로 표시하기 때문에, 상기 제공된 물리 주소는 유효할 가능성이 높을 수 있다. 따라서 상기 맵 관리부(1004)는 별도의 맵핑 동작을 수행하지 아니할 수 있으며, 상기 리드 관리부는 상기 제공된 물리 주소로부터 직접 데이터를 리드하도록 메모리 장치(150)를 제어하여 리드 속도를 향상시킬 수 있다.
도 11은 본 발명의 제2 실시예에 따른 메모리 시스템(110)을 상세히 나타내는 도면이다.
도 11은 도 1의 데이터 처리 시스템(100)에서 본 발명과 관련된 구성만을 간략히 도시하고 있다.
앞서 도 1을 참조하여 설명한 바와 같이, 컨트롤러(130)는 호스트 인터페이스(132) 유닛, 메모리(1440) 및 코어부(160)를 포함할 수 있다. 상기 코어부(160)는 프로그램 관리부(1002), 맵 관리부(1004) 및 백그라운드 동작 관리부(1102)를 포함할 수 있다.
백그라운드 동작 관리부(1102)는 앞서 도 9를 참조하여 설명한 단계 S902를 수행할 수 있다. 백그라운드 동작 관리부(1102)는 백그라운드 동작(BOP)을 수행하도록 상기 메모리 장치(150)를 제어할 수 있다. 상기 백그라운드 동작이 프로그램 동작을 포함하는 경우 백그라운드 동작 관리부(1102)는 상기 백그라운드 동작에 포함되는 프로그램 동작을 수행하도록 프로그램 관리부(1002)를 제어할 수 있다. 예를 들어, 가비지 컬렉션 동작의 경우 백그라운드 동작 관리부(1102)는 유효 페이지의 개수가 소정이 임계치 미만인 블록인 빅팀 블록에 포함된 유효 데이터를 리드하여 빈 페이지의 개수가 소정의 임계치 이상인 타겟 블록에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 상기 가비지 컬렉션 동작은 빅팀 블록에 포함된 유효 데이터를 타겟 블록에 프로그램하는 동작을 포함할 수 있다. 백그라운드 동작 관리부(1102)는 상기 유효 데이터를 상기 타겟 블록에 프로그램하도록 상기 프로그램 관리부(1102)를 제어할 수 있다.
프로그램 관리부(1002)는 상기 백그라운드 동작 관리부(1102)의 제어 하에 메모리 장치(150)가 백그라운드 동작에 따른 프로그램 동작을 수행하도록 상기 메모리 장치(150)를 제어할 수 있다. 예를 들어, 가비지 컬렉션 동작의 경우 프로그램 관리부(1002)는 빅팀 블록의 유효 데이터를 타겟 블록에 프로그램하도록 상기 메모리 장치(150)를 제어할 수 있다. 프로그램 관리부(1002)는 상기 백그라운드 동작에 따른 프로그램 동작에 따라 물리 주소가 변경된 데이터에 대한 논리 주소 및 상기 변경된 물리 주소에 대한 정보인 백그라운드 맵 정보(MAP INFO BOP)를 맵 관리부(1004)로 제공할 수 있다.
맵 관리부(1004)는 앞서 도 9를 참조하여 설명한 단계 S904를 수행할 수 있다. 맵 관리부(1004)는 상기 제공된 백그라운드 맵 정보(MAP INFO BOP)에 기초하여 맵 업데이트 동작을 수행할 수 있다. 맵 관리부(1004)는 상기 백그라운드 동작에 따라 물리주소가 변경된 데이터에 대응하는 논리 주소(LBA)에 대한 맵 정보(MAP INFO)가 메모리(144)에 존재할 경우, 상기 백그라운드 맵 정보(MAP INFO BOP)에 기초하여 상기 맵 정보(MAP INFO)를 업데이트할 수 있다. 맵 관리부(1004)는 상기 백그라운드 동작에 따라 물리주소가 변경된 데이터에 대응하는 논리 주소(LBA)에 대한 맵 정보(MAP INFO)가 메모리(144)에 존재하지 아니할 경우, 메모리 블록으로부터 상기 맵 정보(MAP INFO) 리드하도록 메모리 장치(150)를 제어할 수 있다. 맵 관리부(1004)는 메모리(144)로 상기 리드된 맵 정보(MAP INFO)를 로드한 이후 전술한 맵 업데이트 동작을 수행할 수 있다.
맵 관리부(1004)는 상기 백그라운드 맵 정보(MAP INFO BOP)를 포함하는 리스트를 저장할 수 있다. 후술하는 바와 같이 커맨드에 대한 응답 신호(RESPONSE)에 상기 백그라운드 맵 정보(MAP INFO BOP)를 포함시켜 상기 응답 신호(RESPONSE)를 출력할 때, 상기 맵 관리부(1004)는 상기 응답 신호(RESPONSE)의 리저브 영역(RESERVE REGION)의 용량만큼의 백그라운드 맵 정보(MAP INFO BOP)를 호스트 인터페이스 유닛(132)으로 제공할 수 있다. 맵 관리부(1004)는 상기 응답 신호(RESPONSE)의 리저브 영역(RESERVE REGION)에 포함시켜 호스트(102)로 제공된 맵 정보는 상기 리스트로부터 삭제할 수 있다.
호스트 인터페이스 유닛(132) 유닛은 앞서 도 9를 참조하여 설명한 단계 S906 및 단계 S908을 수행할 수 있다. 호스트 인터페이스 유닛(132)은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신할 수 있으며, 상기 호스트(102)로부터 제공된 커맨드(CMD)를 커맨드 관리부(1104)로 전달할 수 있다. 상기 커맨드(CMD)는 리드 커맨드, 프로그램 커맨드, 이레이즈 커맨드 등 다양한 커맨드들을 포함할 수 있다. 호스트 인터페이스 유닛(132)은 상기 커맨드(CMD)와 함께 논리 주소(LBA) 및 데이터를 코어부(160)로 전달할 수 있다. 또한, 호스트 인터페이스 유닛(132)은 후술하는 바와 같이 코어부(160)로부터 제공된 패스/패일 정보(INFO_PF)와 맵 관리부(1004)로부터 제공되는 백그라운드 맵 정보(MAP INFO BOP)를 포함하는 응답 신호(RESPONSE)를 호스트(102)로 전달할 수 있다.
코어부(160)는 앞서 도 9를 참조하여 설명한 단계 S906을 수행할 수 있다. 코어부(160)는 상기 커맨드(CMD)에 응답하여, 상기 커맨드(CMD)에 대한 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 비록 도면에 도시되지 아니하였으나 코어부(160)는 프로그램 관리부(1002)뿐만 아니라 리드 관리부, 이레이즈 관리부 등을 포함할 수 있다. 앞서 도 10을 참조하여 설명한 바와 같이, 프로그램 관리부(1002)는 상기 커맨드(CMD)가 프로그램 커맨드(PGM_CMD)인 경우 상기 프로그램 커맨드(PGM_CMD)에 응답하여 프로그램 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 마찬가지로, 상기 커맨드(CMD)가 리드 커맨드인 경우 상기 리드 관리부는 상기 리드 커맨드에 응답하여 리드 동작을 수행하도록 메모리 장치(150)를 제어할 수 있으며, 상기 커맨드가 이레이즈 커맨드인 경우 상기 이레이즈 관리부는 상기 이레이즈 커맨드에 응답하여 이레이즈 동작을 수행하도록 상기 메모리 장치(150)를 제어할 수 있다. 코어부(160)는 상기 커맨드(CMD)에 대응하는 동작의 성공 여부에 대한 패스/패일 정보(INFO_PF)를 호스트 인터페이스 유닛(132)으로 제공할 수 있다.
호스트 인터페이스 유닛(132)는 상기 제공된 패스/패일 정보(INFO_PF) 및 백그라운드 맵 정보(MAP INFO BOP)에 기초하여 커맨드에 대한 응답 신호(RESPONSE)를 호스트(102)로 전달할 수 있다. 호스트 인터페이스 유닛(132)은 앞서 도 8B를 참조하여 설명한 바와 같이 응답 신호(RESPONSE)의 제1 및 2 영역에 커맨드 식별자 및 상기 패스/패일 정보(INFO_PF)를 저장하고, 리저브 영역(RESERVE REGION)에 상기 백그라운드 맵 정보(MAP INFO BOP)를 저장할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 할 수 있다.
102: 호스트
130: 컨트롤러
150: 메모리 장치

Claims (27)

  1. 맵 정보를 업데이트하여 출력하는 메모리 시스템; 및
    상기 맵 정보에 기초하여 맵핑 동작을 수행하여 물리 주소를 출력하는 호스트
    를 포함하되,
    상기 메모리 시스템은
    상기 맵 정보를 출력한 이후에 변경된 맵 정보를 커맨드에 대한 응답 신호에 포함시켜 출력하는
    데이터 처리 시스템.
  2. 제1 항에 있어서,
    상기 변경된 맵 정보는
    백그라운드 동작에 따라 변경된 맵 정보를 포함하는
    데이터 처리 시스템.
  3. 제1 항에 있어서
    상기 변경된 맵 정보는
    프로그램 커맨드에 응답하여 수행한 프로그램 동작에 따라 변경된 맵 정보를 포함하는
    데이터 처리 시스템.
  4. 제1 항에 있어서,
    상기 호스트는
    상기 맵 정보를 저장하는 메모리
    를 포함하는 데이터 처리 시스템.
  5. 제4 항에 있어서,
    상기 호스트는
    상기 응답 신호에 포함된 상기 맵 정보에 기초하여 상기 메모리에 저장된 상기 맵 정보를 업데이트하는
    데이터 처리 시스템.
  6. 제4 항에 있어서,
    상기 호스트는
    상기 메모리에 저장된 상기 맵 정보가 리드 커맨드에 대응하는 논리 주소에 대한 상기 맵 정보를 포함하는 경우 상기 맵핑 동작을 수행하는
    데이터 처리 시스템.
  7. 제1 항에 있어서,
    상기 맵핑 동작은
    리드 커맨드에 대한 논리 주소에 대응하는 상기 물리 주소를 탐색하는 동작인
    데이터 처리 시스템.
  8. 메모리 장치;
    맵 정보를 출력하는 호스트 인터페이스 유닛;
    프로그램 동작을 수행하도록 상기 메모리 장치를 제어하는 프로그램 관리부;
    변경된 맵 정보를 업데이트하는 맵 관리부; 및
    외부로부터 제공된 물리 주소에 기초하여 리드 동작을 수행하도록 상기 메모리 장치를 제어하는 리드 관리부
    를 포함하되,
    상기 호스트 인터페이스 유닛은
    상기 맵 정보를 출력한 이후에 상기 업데이트된 맵 정보를 커맨드에 대한 응답 신호에 포함시켜 출력하는
    메모리 시스템.
  9. 제8 항에 있어서,
    상기 변경된 맵 정보는
    백그라운드 동작에 포함된 상기 프로그램 동작에 따라 변경된 맵 정보를 포함하는
    메모리 시스템.
  10. 제8 항에 있어서,
    상기 변경된 맵 정보는
    프로그램 커맨드에 응답하여 수행한 상기 프로그램 동작에 따라 변경된 맵 정보를 포함하는
    메모리 시스템.
  11. 제9 항에 있어서,
    상기 백그라운드 동작에 포함된 상기 프로그램 동작을 수행하도록 상기 프로그램 관리부를 제어하는 백그라운드 관리부
    를 더 포함하는 메모리 시스템.
  12. 제8 항에 있어서,
    상기 호스트 인터페이스 유닛은
    상기 맵 정보를 상기 응답 신호의 리저브 영역에 포함시켜 출력하는
    메모리 시스템.
  13. 제9 항에 있어서,
    상기 맵 관리부는
    상기 백그라운드 동작에 따라 변경된 상기 맵 정보를 포함하는 리스트를 저장하는
    메모리 시스템.
  14. 제13 항에 있어서,
    상기 맵 관리부는
    상기 리스트에 포함된 맵 정보 중 상기 응답 신호의 리저브 영역의 용량만큼의 맵 정보를 상기 호스트 인터페이스 유닛으로 제공하는
    메모리 시스템.
  15. 제8 항에 있어서,
    상기 응답신호는 상기 맵 정보, 커맨드 식별자 및 상기 커맨드 동작의 패스/패일 정보를 포함하는
    메모리 시스템.
  16. 제8 항에 있어서,
    상기 맵 관리부는
    상기 물리 주소가 무효한 경우에 맵핑 동작을 수행하는
    메모리 시스템.
  17. 제16 항에 있어서,
    상기 맵 관리부는
    상기 맵 정보가 상기 맵 정보를 출력한 이후에 변경되면, 상기 물리 주소를 무효화하는
    메모리 시스템.
  18. 맵 정보를 출력하는 단계;
    프로그램 동작을 수행하는 단계;
    변경된 맵 정보를 업데이트하는 단계; 및
    외부로부터 제공된 물리 주소에 기초하여 리드 동작을 수행하는 단계
    를 포함하되,
    상기 맵 정보를 출력하는 단계는
    상기 맵 정보를 출력한 이후에 상기 업데이트된 맵 정보를 커맨드에 대한 응답 신호에 포함시켜 출력하는
    메모리 시스템의 동작방법.
  19. 제18 항에 있어서,
    상기 변경된 맵 정보는
    백그라운드 동작에 포함된 상기 프로그램 동작에 따라 변경된 맵 정보를 포함하는
    메모리 시스템의 동작방법.
  20. 제18 항에 있어서,
    상기 변경된 맵 정보는
    프로그램 커맨드에 응답하여 수행한 상기 프로그램 동작에 따라 변경된 맵 정보를 포함하는
    메모리 시스템의 동작방법.
  21. 제19 항에 있어서,
    상기 백그라운드 동작에 포함된 상기 프로그램 동작을 수행하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  22. 제18 항에 있어서,
    상기 맵 정보를 출력하는 단계는
    상기 맵 정보를 상기 응답 신호의 리저브 영역에 포함시켜 출력하는
    메모리 시스템의 동작방법.
  23. 제19 항에 있어서,
    상기 변경된 맵 정보를 업데이트하는 단계는
    상기 백그라운드 동작에 따라 변경된 상기 맵 정보를 포함하는 리스트를 저장하는
    메모리 시스템의 동작방법.
  24. 제23 항에 있어서,
    상기 변경된 맵 정보를 업데이트하는 단계는
    상기 리스트에 포함된 맵 정보 중 상기 응답 신호의 리저브 영역의 용량만큼의 맵 정보를 출력하는
    메모리 시스템의 동작방법.
  25. 제18 항에 있어서,
    상기 응답신호는 상기 맵 정보, 커맨드 식별자 및 상기 커맨드 동작의 패스/패일 정보를 포함하는
    메모리 시스템의 동작방법.
  26. 제18 항에 있어서,
    상기 변경된 맵 정보를 업데이트하는 단계는
    상기 물리 주소가 무효한 경우에 맵핑 동작을 수행하는
    메모리 시스템의 동작방법.
  27. 제26 항에 있어서,
    상기 변경된 맵 정보를 업데이트하는 단계는
    상기 맵 정보가 상기 맵 정보를 출력한 이후에 변경되면, 상기 물리 주소를 무효화하는
    메모리 시스템의 동작방법.
KR1020190038414A 2019-04-02 2019-04-02 메모리 시스템 및 그것의 동작방법 KR20200116704A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190038414A KR20200116704A (ko) 2019-04-02 2019-04-02 메모리 시스템 및 그것의 동작방법
US16/599,870 US20200320012A1 (en) 2019-04-02 2019-10-11 Memory system and method for operating the same
CN201911112431.6A CN111796760A (zh) 2019-04-02 2019-11-14 存储器系统及其操作方法
US16/838,567 US11422942B2 (en) 2019-04-02 2020-04-02 Memory system for utilizing a memory included in an external device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190038414A KR20200116704A (ko) 2019-04-02 2019-04-02 메모리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
KR20200116704A true KR20200116704A (ko) 2020-10-13

Family

ID=72663554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190038414A KR20200116704A (ko) 2019-04-02 2019-04-02 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US20200320012A1 (ko)
KR (1) KR20200116704A (ko)
CN (1) CN111796760A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11029867B2 (en) 2019-07-04 2021-06-08 SK Hynix Inc. Apparatus and method for transmitting map information and read count in memory system
US11269765B2 (en) 2019-06-04 2022-03-08 SK Hynix Inc. Operating method of controller and memory system
US11354250B2 (en) 2019-04-22 2022-06-07 SK Hynix Inc. Apparatus for transmitting map information in memory system
US11366611B2 (en) 2019-05-29 2022-06-21 SK Hynix Inc. Apparatus for transmitting map information in a memory system
US11416408B2 (en) 2019-07-05 2022-08-16 SK Hynix Inc. Memory system, memory controller and method for operating memory system
US11422942B2 (en) 2019-04-02 2022-08-23 SK Hynix Inc. Memory system for utilizing a memory included in an external device
US11507501B2 (en) 2020-12-22 2022-11-22 SK Hynix Inc. Apparatus and method for transmitting, based on assignment of block to HPB region, metadata generated by a non-volatile memory system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200100956A (ko) * 2019-02-19 2020-08-27 에스케이하이닉스 주식회사 메모리 시스템의 맵 데이터 관리 방법 및 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11422942B2 (en) 2019-04-02 2022-08-23 SK Hynix Inc. Memory system for utilizing a memory included in an external device
US11354250B2 (en) 2019-04-22 2022-06-07 SK Hynix Inc. Apparatus for transmitting map information in memory system
US11366611B2 (en) 2019-05-29 2022-06-21 SK Hynix Inc. Apparatus for transmitting map information in a memory system
US11269765B2 (en) 2019-06-04 2022-03-08 SK Hynix Inc. Operating method of controller and memory system
US11029867B2 (en) 2019-07-04 2021-06-08 SK Hynix Inc. Apparatus and method for transmitting map information and read count in memory system
US11416408B2 (en) 2019-07-05 2022-08-16 SK Hynix Inc. Memory system, memory controller and method for operating memory system
US11507501B2 (en) 2020-12-22 2022-11-22 SK Hynix Inc. Apparatus and method for transmitting, based on assignment of block to HPB region, metadata generated by a non-volatile memory system

Also Published As

Publication number Publication date
US20200320012A1 (en) 2020-10-08
CN111796760A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
KR20200116704A (ko) 메모리 시스템 및 그것의 동작방법
US11030094B2 (en) Apparatus and method for performing garbage collection by predicting required time
KR20210108107A (ko) 메모리 시스템 및 그것의 동작방법
US10860231B2 (en) Memory system for adjusting map segment based on pattern and operating method thereof
US11449418B2 (en) Controller and method for selecting victim block for wear leveling operation
US11392309B2 (en) Memory system for performing migration operation and operating method thereof
US11526296B2 (en) Controller providing host with map information of physical address for memory region, and operation method thereof
US11422930B2 (en) Controller, memory system and data processing system
US20200334139A1 (en) Apparatus and method for processing different types of data in memory system
CN113093987A (zh) 控制存储器装置的控制器及其操作方法
KR20200014175A (ko) 소요시간을 예측하여 가비지 컬렉션을 수행하는 방법 및 장치
CN110795365A (zh) 存储设备、包括所述存储设备的电子系统及其操作方法
US20220012180A1 (en) Memory system for meta data management and operating method of memory system
CN114372010A (zh) 存储器系统及其操作方法
KR20220005852A (ko) 컨트롤러 및 컨트롤러의 동작방법
US11941246B2 (en) Memory system, data processing system including the same, and operating method thereof
KR20210023184A (ko) 런타임 오버레이를 통해 펌웨어를 관리하는 장치 및 방법
US11657000B2 (en) Controller and memory system including the same
CN110825317B (zh) 用于分布式存储输入数据的存储器系统和数据处理系统
US20220164119A1 (en) Controller, and memory system and data processing system including the same
KR20220007300A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20220067872A (ko) 컨트롤러 및 컨트롤러의 동작방법
CN114676092A (zh) 一种文件管理方法及相关设备
KR20210063814A (ko) 메모리 시스템의 리드 동작 방법 및 장치
KR20220010303A (ko) 메모리 시스템 및 메모리 시스템의 동작방법