KR20220007300A - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20220007300A
KR20220007300A KR1020200085362A KR20200085362A KR20220007300A KR 20220007300 A KR20220007300 A KR 20220007300A KR 1020200085362 A KR1020200085362 A KR 1020200085362A KR 20200085362 A KR20200085362 A KR 20200085362A KR 20220007300 A KR20220007300 A KR 20220007300A
Authority
KR
South Korea
Prior art keywords
virtual
address
open
open block
physical address
Prior art date
Application number
KR1020200085362A
Other languages
English (en)
Inventor
김영동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200085362A priority Critical patent/KR20220007300A/ko
Priority to US17/032,159 priority patent/US11275694B2/en
Priority to CN202110066473.1A priority patent/CN113918084B/zh
Publication of KR20220007300A publication Critical patent/KR20220007300A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 복수의 블록들을 포함하는 메모리 장치; 및 호스트로부터 수신받은 라이트 요청 및 논리어드레스에 대응하여 상기 복수의 블록 중 오픈 블록에 라이트 동작을 수행하며, 하나 이상의 가상오픈블록정보를 포함하는 제1오픈블록리스트 및 하나 이상의 오픈블록정보를 포함하는 제2오픈블록리스트가 저장된 메모리를 포함하는 컨트롤러를 포함하는 메모리 시스템이 있어서, 상기 컨트롤러는, 상기 라이트 동작을 수행하기 이전에, 상기 논리 어드레스를 제1가상어드레스로 변환하고, 제1가상어드레스를 물리어드레스로 변환한 후, 상기 변환된 물리어드레스의 중복 할당 여부를 확인하기 위해, 상기 제1오픈블록리스트를 기반으로 상기 제1가상어드레스와 상기 물리어드레스의 매핑관계를 확인하는 제1차에러확인 수행 및 상기 물리 어드레스가 제2오픈블록리스트에 포함되는지 확인하는 제2차에러확인을 수행한 후, 상기 변환된 물리어드레스가 중복으로 할당되지 않았다고 판단되면 상기 물리 어드레스에 대응하는 오픈블록에 라이트 동작을 수행할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로서, 구체적으로 비휘발성 메모리 셀을 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명은 호스트로부터 전달받은 라이트 요청을 메모리 장치에 수행하기 이전에, 라이트 어드레스에 대한 에러 여부를 판단하여, 에러가 발생한 경우 어드레스 재맵핑을 수행하는 메모리 시스템 및 그의 동작 방법을 제공하고자 한다.
본 기술은 복수의 블록들을 포함하는 메모리 장치; 및 호스트로부터 수신받은 라이트 요청 및 논리어드레스에 대응하여 상기 복수의 블록 중 오픈 블록에 라이트 동작을 수행하며, 하나 이상의 가상오픈블록정보를 포함하는 제1오픈블록리스트 및 하나 이상의 오픈블록정보를 포함하는 제2오픈블록리스트가 저장된 메모리를 포함하는 컨트롤러를 포함하는 메모리 시스템이 있어서, 상기 컨트롤러는, 상기 라이트 동작을 수행하기 이전에, 상기 논리 어드레스를 제1가상어드레스로 변환하고, 제1가상어드레스를 물리어드레스로 변환한 후, 상기 변환된 물리어드레스의 중복 할당 여부를 확인하기 위해, 상기 제1오픈블록리스트를 기반으로 상기 제1가상어드레스와 상기 물리어드레스의 매핑관계를 확인하는 제1차에러확인 수행 및 상기 물리 어드레스가 제2오픈블록리스트에 포함되는지 확인하는 제2차에러확인을 수행한 후, 상기 변환된 물리어드레스가 중복으로 할당되지 않았다고 판단되면 상기 물리 어드레스에 대응하는 오픈블록에 라이트 동작을 수행할 수 있다.
본 발명은 복수의 블록들을 포함하는 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템 동작 방법에 있어서, 호스트(102)로부터 라이트 요청 및 논리 어드레스를 수신하는 단계; 상기 논리 어드레스를 제1가상어드레스로 변환하는 단계; 상기 제1가상어드레스를 물리어드레스로 변환하는 단계; 제1오픈블록리스트를 기반으로 상기 제1가상어드레스와 상기 물리어드레스의 매핑관계를 확인하는 제1차에러확인을 수행하는 단계; 상기 물리 어드레스가 제2오픈블록리스트에 포함되는지 확인하는 제2차에러확인을 수행하는 단계; 및 상기 변환된 물리어드레스가 중복으로 할당되지 않았다고 판단되면 상기 물리 어드레스에 대응하는 오픈블록에 라이트 동작을 수행하는 단계를 포함할 수 있다.
본 기술은 휘발성 메모리에 저장된 논리어드레스의 대응하는 가상 어드레스와 가상 어드레스에 대응하는 물리 어드레스의 대응관계 확인 후, 물리 어드레스에 대한 에러 여부를 확인함으로써, 메모리 장치의 오버라이트로 인한 데이터의 손상을 막을 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 설명한다.
도 2는 본 발명의 일 실시예에 따른 데이터 처리 시스템을 설명한다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 4a 내지 4c는 본 발명의 일 실시예를 설명하기 위한 주소변환임시테이블을 나타낸 도면이다.
도 5는 본 발명의 일 실시예를 설명하기 위한 제1오픈블록 리스트를 나타낸 도면이다.
도 6은 본 발명의 일 실시예를 설명하기 위한 제2오픈블록 리스트를 나타낸 도면이다.
도 7 내지 도 9는 본 발명의 일실시예에 따른 메모리 시스템의 동작방법에 대해 구체적으로 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다. 그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 메모리 장치(150)는 복수의 다이(1501~150n)들을 포함할 수 있다. 복수의 다이(1501~150n)들 각각은 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 각각의 메모리 블록들(BLK1~BLKz)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(BLK1~BLKz)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F) 유닛(142) ,메모리(Memory)(144) 및 어드레스 관리부(Memory Manage Module)(150)를 포함할 수 있다.
호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다. 일례로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
여기서, 어드레스 관리부(Memory Manage Module)(150)는 호스트로부터 전달받은 라이트 요청에 대응하여 라이트 동작을 수행하기 이전에, 물리 어드레스 중복 할당이 발생하지 않도록 어드레스의 에러 여부를 확인한다. 즉, 어드레스 관리부(150)는 호스트로부터 전달받은 라이트 요청에 대응하여 라이트 동작을 수행하기 위해, 라이트 요청에 포함된 논리 어드레스를 가상어드레스로 변환하고, 변환된 가상 어드레스를 메모리 장치(150)의 실제 물리 어드레스 주소로 변환한다. 이때, 어드레스 관리부(150)는 가상 어드레스 및 물리 어드레스의 중복 할당을 막기 위해, 물리 어드레스를 가상 어드레스로 역변환하여 가상어드레스와 물리 어드레스 사이의 대응관계를 확인한 후, 상기 물리 어드레스가 실제로 오픈 블록 내 프리 페이지의 물리주소로 할당되었는지 확인하여 가상 어드레스 및 물리 어드레스의 중복 할당이 발생하지 않도록 관리한다. 이와 관련하여, 어드레스 관리부(Memory Manage Module)(150)에 대해 도 3을 통해 상세히 설명하기로 한다.
한편, 실시예에 따라, 호스트와 연동하며, 적어도 하나의 프로세서 및 프로그램 명령을 포함하는 적어도 하나의 저장 장치를 포함하는 메모리 시스템을 제공한다. 예를 들어, 적어도 하나의 프로세서 및 프로그램 명령을 포함하는 적어도 하나의 저장 장치는 컨트롤러(130)에 포함된 메모리(144) 및 프로세서(134)로 구현될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 2를 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스(132), 플래시 변환 계층(FTL, 240), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다. 도 2에서 설명하는 플래시 변환 계층(Flash Translation Layer (FTL), 240)의 하나의 실시예로서, 플래시 변환 계층(FTL, 240)은 메모리 시스템(110)의 동작 성능에 따라 다양한 형태로 구현될 수 있다.
호스트 인터페이스(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL, 240)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL, 240)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL, 240)은 이벤트큐(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다. 도 3에서 도시되지 않았지만, 실시예에 따라, 도 1에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL, 240)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리 주소에 해당하는 물리 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고, 맵데이터 관리자(MM, 44)는 주소 변환(address translation)을 수행할 수 있다. 호스트 요구 관리자(HRM, 46)는 물리 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리-물리 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리(예, 인터리빙 동작)를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리-물리 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메모리(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
도 3은 본 발명의 일실시예에 따른 어드레스 관리부에 대해 구체적으로 도시한 도면이다.
도 3을 참조하면, 어드레스 관리부(150)는 제1어드레스 변환부(161), 제2 어드레스 변환부(162) 및 에러 확인부(163)을 포함할 수 있다. 여기서, 제1어드레스 매핑부(161)는 도 1의 프로세서(134)에 의해 구동될 수 있으며, 제2 어드레스 매핑부(162) 및 에러 확인부(163)는 도 1의 메모리 인터페이스(142)를 통해 구동될 수 있다.
제1어드레스 변환부(161)는 호스트(102)로부터 라이트 요청 및 논리 어드레스를 수신할 때마다, 수신받은 논리 어드레스에 대응하여 제1가상 어드레스로 변환할 수 있다. 그리고, 제1어드레스변환부(161)는 논리 어드레스 및 이에 대응하여 변환된 제1가상 어드레스를 메모리(144)에 포함된 제1임시맵테이블에 저장할 수 있다. 여기서, 제1가상 어드레스는 호스트(102)로부터 수신받은 논리어드레스에 대응하여 할당된 가상적 물리 저장 공간을 나타내는 어드레스이며, 가상블록번호 및 가상 페이지 번호(VA_가상블록번호:가상페이지번호)를 포함할 수 있다. 즉, 제1가상 어드레스는 라이트 요청에 응답하여 라이트 데이터(write data)가 저장될 메모리 장치(150)의 실질적 물리 저장 공간에 대응하는 물리 어드레스로 변환하기 이전에 논리어드레스를 이용하여 변환된 어드레스이다. 일례로, 도 4a를 참조하면, 제1임시맵테이블에는 호스트(102)로부터 전달받은 라이트 요청에 포함된 논리 어드레스가'LA1'일 때, 이에 대응하여 변환된 제1가상 어드레스는'VA_1:51'가 저장되어 있음을 알 수 있다. 즉, 제1어드레스 변환부(161)는 논리 어드레스인'LA1'에 대응하여 가상블록번호는 1이고, 가상 페이지 번호는 51인 제1가상 어드레스로 변환하였음을 알 수 있다. 그리고, 상기 제1어드레스 변환부(162)는 변환된 제1가상 어드레스를 제2어드레스 변환부(162)에 전달한다.
제2 어드레스 변환부(162)는 제1임시맵테이블에 저장된 제1가상 어드레스에 대응하여 물리 어드레스(PA)로 변환할 수 있다. 즉, 제2 어드레스 변환부(162)는 제1가상 어드레스에 대응하여 라이트 데이터(write data)가 저장될 메모리 장치(150)의 실질적 물리 저장 공간을 나타내는 물리 어드레스로 변환할 수 있다. 그리고 제2어드레스 변환부(162)는 제1가상 어드레스 및 이에 대응하여 변환된 물리 어드레스를 메모리(144)에 포함된 제2임시맵테이블에 저장할 수 있다. 일례로, 도 4b를 참조하면, 제2임시맵테이블에는 제1가상 어드레스인'VA_1:51'에 대응하여 제2 어드레스 변환부(162)를 통해 물리 어드레스인 'PA_10:5'로 변환되어 있음을 알 수 있다. 즉, 제2어드레스변환부(162)는 제1가상 어드레스인'VA_1:51'에 대응하여 블록 번호는 10이고, 페이지 번호는 5인 물리 어드레스로 변환하였음을 알 수 있다. 여기서, 컨트롤러(130)는 변환된 물리 어드레스에 호스트로부터 전달받은 라이트 커맨드에 대응하여 데이터를 저장하기 위해 라이트 동작을 수행할 수 있다. 하지만, 변환된 물리 어드레스가 실질적으로 오픈 블록 내 포함된 프리 페이지를 가리키는 어드레스인지 확인할 필요가 있다. 그 이유는 변환된 물리 어드레스가 메모리 장치(150)의 오픈 블록 내 포함된 프리페이지가 아닌 유효 데이터가 저장된 유효 페이지 또는 무효데이터가 저장된 무효페이지를 가리키는 어드레스일 경우, 또는 오픈 블록이 아닌 소스 블록에 포함된 페이지를 가리킬 경우, 어드레스 중복으로 인해 데이터를 손실할 수 있는 위험이 있다. 따라서, 변환된 물리 어드레스가 실질적으로 오픈 블록 내 포함된 프리 페이지를 가리키는 어드레스인지 확인할 필요가 있다. 이를 위해, 제2어드레스변환부(162)에서 변환된 물리어드레스의 중복 여부를 확인하기 위해 에러 확인부(163)에 물리 어드레스를 전달한다.
에러 확인부(163)는 제2어드레스변환부(162)로부터 전달받은 물리 어드레스의 중복 할당 여부를 확인하기 위해, 제1가상 어드레스와 물리 어드레스의 매핑 관계를 확인하는 제1차에러확인 및 물리 어드레스의 에러 여부를 확인하는 제2차 에러 확인을 수행할 수 있다.
먼저, 에러 확인부(163)는 제1차에러확인을 수행하기 위해, 물리 어드레스를 가상 어드레스로 역변환 한다. 여기서, 설명의 편의를 위해, 역변환된 가상 어드레스를 제2가상어드레스로 표현하기로 한다. 일례로, 도 4c를 살펴보면, 물리 어드레스인 'PA_10:5'에 대응하여 역변환된 제2가상어드레스가 'VA_1:30'임을 알 수 있다.
그리고, 에러 확인부(163)는 제2가상 어드레스의 가상블록번호 및 가상페이지가 제1오픈블록리스트에 포함되어 있는지 확인한다. 여기서 제1오픈 블록리스트는 하나 이상의 가상적 물리 저장 공간을 나타내는 가상오픈블록(Open Block) 및 가상오픈블록에 대응하여 마지막으로 할당된 가상오픈페이지를 포함할 수 있다. 한편, 제2가상 어드레스의 가상블록번호 및 가상 페이지가 제1오픈블록리스트의 가상오픈블록 및 이에 대응하는 가상오픈페이지에 포함되어 있는지 확인하는 이유는 먼저, 제2가상 어드레스의 가상블록번호가 제1오픈블록리스트에 포함된 하나 이상의 가상오픈블록 중에 포함되어 있지 않는 경우, 가상오픈블록이 아닌 다른 가상블록으로 할당되었음을 판단할 수 있으며, 이는 중복으로 물리 어드레스가 할당되었음을 알 수 있다. 두번째로, 제2가상 어드레스의 가상블록번호가 제1오픈블록리스트에 포함된 하나 이상의 가상오픈블록 중에 포함되어 있더라도, 제2가상어드레스의 가상페이지번호가 제1오픈블록리스트에 포함된 가상오픈블록의 가상오픈페이지번호보다 이전에 해당되는 경우면, 이미 할당된 가상오픈페이지 번호이기 때문에 제1가상어드레스를 이용하여 변환된 물리 어드레스는 중복으로 할당되었음을 알 수 있기 때문이다.
구체적으로, 에러 확인부(163)는 제2가상 어드레스의 가상블록번호가 제1오픈블록리스트에 포함되어 있는지 확인한다. 확인 결과, 제2가상 어드레스의 가상블록번호가 제1오픈블록리스트에 포함되어 있지 않은 경우, 에러 확인부(163)는 제2어드레스 변환부(162)에 제1가상 어드레스에서 물리 어드레스의 변환 오류 메시지 및 제1 가상 어드레스를 물리 어드레스로 재매핑 요청 메시지를 전달한다.
반면에, 에러 확인부(163)는 확인 결과, 제2가상 어드레스에 포함된 가상블록번호가 제1오픈블록리스트에 포함되어 있는 경우, 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 가상오픈블록의 페이지 번호보다 큰지를 확인한다.
에러 확인부(163)는 확인 결과, 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 제2가상 어드레스에 대응하는 가상오픈블록의 가상오픈페이지 번호보다 크지 않을 경우, 상기에서 설명했던 바와 같이, 에러 확인부(163)는 제2어드레스 변환부(162)에 제1가상 어드레스에서 물리 어드레스의 변환 오류 메시지 및 제1 가상 어드레스를 물리 어드레스로 재매핑 요청 메시지를 전달한다. 반면에, 에러 확인부(163)는 확인 결과, 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 제2가상 어드레스에 대응하는 가상오픈블록의 가상오픈페이지 번호보다 큰 경우, 제2차에러확인을 수행할 수 있다. 일례로, 도 5를 참조하면, 제1오픈블록 리스트는 제1가상오픈블록(VA_1) 및 이에 대응하여 마지막으로 할당된 페이지인 '25' 이 저장되어 있고, 제2가상오픈 블록(VA_2) 및 이에 대응하여 마지막으로 할당된 페이지인 '20'이 저장되어 있고, 제3가상오픈 블록(VA_3) 및 이에 대응하여 마지막으로 할당된 페이지인 '4'가 저장되어 있다. 여기서, 제2가상어드레스인 'VA_1:30'에서 가상블록번호인 'VA_1'이 제1오픈블록리스트에 포함되어 있는지 확인한다. 확인결과, 제1오픈블록리스트의 복수의 가상오픈블록 중에 제1가상오픈블록(VA_1)이 포함되어 있기에 가상블록번호인 'VA_1'가 제1오픈블록리스트에 포함되어 있음을 알 수 있다. 다음으로, 제2가상어드레스인 'VA_1:30'에서 가상페이지번호인 '30'이 제1오픈블록리스트의 제1가상오픈블록(VA_1)의 가상오픈페이지보다 큰지 확인한 결과, 제1가상오픈블록(VA_1)의 가상오픈페이지는 '25'이기에 제2가상어드레스의 가상페이지번호보다 크기 때문에 제2차에러확인을 수행할 수 있다.
두번째로, 에러 확인부(163)는 물리 어드레스에 대해 제2차에러확인을 수행할 수 있다. 에러 확인부(163)는 물리 어드레스가 제2오픈블록리스트에 포함되어 있는지 확인한다. 상기 제2오픈블록리스트는 하나 이상의 오픈블록 및 이에 대응하여 마지막으로 라이트된 페이지 번호를 포함할 수 있다. 여기서, 오픈블록은 실질적데이터가 저장되어 있는 블록으로서 데이터를 프로그램 할 수 있는 페이지가 남아 있는 블록을 나타낸다. 구체적으로, 물리 어드레스의 블록 번호가 제2오픈블록리스트의 복수의 오픈블록 중에 포함되어 있는지 확인한다. 물리 어드레스의 블록 번호가 제2오픈블록리스트의 복수의 오픈블록 중에 포함되어 있지 않는 경우, 에러 확인부(163)는 논리어드레스에서 제1가상 어드레스의 변환부터 에러가 발생한 경우라고 판단하여 제1어드레스변환부(161)에 논리어드레스에서 제1가상 어드레스의 변환 에러 메시지 및 논리 어드레스를 제1가상 어드레스로 재매핑 요청 메시지를 전달한다.
반면에, 물리 어드레스의 블록 번호가 제2오픈블록리스트의 복수의 오픈블록 중에 포함되어 있는 경우, 물리 어드레스의 페이지번호가 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호보다 큰지 확인한다. 에러 확인부(163)는 확인 결과, 물리 어드레스의 페이지번호가 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호보다 큰 경우, 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호를 물리어드레스의 페이지번호로 업데이트 한 후, 물리 어드레스에 대응하는 메모리 블록에 라이트 동작을 수행할 수 있다. 여기서, 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호를 물리어드레스의 페이지번호로 업데이트 할 때, 물리어드레스의 페이지번호가 마지막 페이지인 경우, 물리 어드레스에 대응하여 메모리 블록의 페이지에 라이트 동작을 수행하는 시점에 오픈블록리스트에서 삭제할 수 있다. 반면에, 에러 확인부(163)는 확인 결과, 물리 어드레스의 페이지번호가 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호보다 작은 경우, 에러 확인부(163)는 논리어드레스에서 제1가상 어드레스의 변환부터 에러가 발생한 경우라고 판단하여 제1어드레스변환부(161)에 논리어드레스에서 제1가상 어드레스의 변환 에러 메시지 및 논리 어드레스를 제1가상 어드레스로 재매핑 요청 메시지를 전달한다. 일례로, 도 6을 참조하면, 제2오픈블록리스트는 제1오픈블록(PA_1) 및 이에 대응하여 마지막으로 라이트된 페이지인 '25' 이 저장되어 있고, 제10오픈블록(PA_10) 및 이에 대응하여 마지막으로 라이트된 페이지인 '4'이 저장되어 있고, 제20오픈블록(PA_20) 및 이에 대응하여 마지막으로 라이트된 페이지인 '20'이 저장되어 있음을 알 수 있다. 여기서, 물리 어드레스인 'PA_10:5'에서 블록번호인 'PA_10'이 제2오픈블록리스트에 대응하는 오픈블록이 포함되어 있는지 확인한다. 확인 결과, 제2오픈블록리스트에서 블록번호인 'PA_10'과 대응하는 오픈블록이 포함되어 있음을 알 수 있다. 다음으로, 물리 어드레스 'PA_10:5'에서 페이지번호인 '5'가 제2오픈블록리스트의 오픈블록번호인 'PA_10'에 대응하는 페이지번호보다 큰지 확인한다. 확인 결과, 제2오픈블록리스트의 오픈블록번호인 'PA_10'에 대응하는 페이지번호는 '4'이므로, 물리 어드레스 'PA_10:5'에서 페이지번호인 '5'는 이전에 할당되지 않은 페이지번호임을 알 수 있다. 따라서, 컨트롤러(130)는 할당받은 물리 어드레스에 대응하여 메모리 장치(150)의 메모리 블록에 라이트 동작을 수행할 수 있다.
도 7 내지 도 9는 본 발명의 일실시예에 따른 메모리 시스템의 동작방법에 대해 구체적으로 도시한 도면이다.
도 7을 참조하면, S10에 있어서, 컨트롤러(130)는 호스트(102)로부터 라이트 요청 및 논리 어드레스를 수신할 수 있다.
S12에 있어서, 컨트롤러(130)는 라이트 요청을 처리하기 위해, 수신받은 논리 어드레스를 가상 어드레스로 변환할 수 있다. 그리고, 컨트롤러(130)는 논리 어드레스 및 이에 대응하여 변환된 제1가상 어드레스를 메모리(144)에 포함된 제1임시맵테이블에 저장할 수 있다. 여기서, 제1가상 어드레스는 호스트(102)로부터 수신받은 논리어드레스에 대응하여 할당된 가상적 물리 저장 공간을 나타내는 어드레스이며, 가상블록번호 및 가상 페이지 번호(VA_가상블록번호:가상페이지번호)를 포함할 수 있다. 즉, 제1가상 어드레스는 라이트 요청에 응답하여 라이트 데이터(write data)가 저장될 메모리 장치(150)의 실질적 물리 저장 공간에 대응하는 물리 어드레스로 변환하기 이전에 논리어드레스를 이용하여 변환된 어드레스이다.
S14에 있어서, 컨트롤러(130)는 제1임시맵테이블에 저장된 제1가상 어드레스에 대응하여 물리 어드레스(PA)로 변환할 수 있다. 즉, 컨트롤러(130)는 제1가상 어드레스에 대응하여 라이트 데이터(write data)가 저장될 메모리 장치(150)의 실질적 물리 저장 공간을 나타내는 물리 어드레스로 변환할 수 있다. 그리고 컨트롤러(130)는 제1가상 어드레스 및 이에 대응하여 변환된 물리 어드레스를 메모리(144)에 포함된 제2임시맵테이블에 저장할 수 있다.
S16에 있어서, 컨트롤러(130)는 물리 어드레스의 중복 할당 여부를 확인하기 위해, 제1오픈블록리스트를 기반으로 제1가상 어드레스와 물리 어드레스의 매핑 관계를 확인하여 제1차에러확인을 수행할 수 있다. 이와 관련하여 도 8을 통해 구체적으로 설명하기로 한다.
S18에 있어서, 컨트롤러(130)는 물리 어드레스가 제2오픈블록리스트에 포함되는지 확인하기 위한 제2차에러확인을 수행할 수 있다. 이와 관련하여 이와 관련하여 도 9를 통해 구체적으로 설명하기로 한다.
S20에 있어서, 컨트롤러는 S16 및 S18을 통해 수행된 제1차에러확인 및 제2차에러확인을 통해 물리 어드레스의 중복 여부를 확인한 결과, 물리 어드레스가 중복으로 할당되지 않다고 판단한 경우, 호스트로부터 전달받은 라이트 요청을 수행하기 위해, 물리 어드레스에 대응하는 메모리 블록에 라이트 동작을 수행할 수 있다.
도 8은 도 7의 S16단계에 대해 구체적으로 도시한 순서도이다.
도 8을 참조하면, S161단계에 있어서, 컨트롤러(130)는 제1차에러확인을 수행하기 위해, 물리 어드레스를 가상 어드레스로 역변환 한다. 여기서, 설명의 편의를 위해, 역변환된 가상 어드레스를 제2가상어드레스로 표현하기로 한다.
S163단계에 있어서, 컨트롤러(130)는 제1오픈블록리스트에 포함된 하나 이상의 가상오픈블록번호에서 제2가상 어드레스의 가상블록번호과 대응되는지 확인한다. 여기서 제1오픈 블록리스트는 하나 이상의 가상적 물리 저장 공간을 나타내는 가상오픈블록(Open Block) 및 가상오픈블록에 대응하여 마지막으로 할당된 가상오픈페이지를 포함할 수 있다. 한편, 제2가상 어드레스의 가상블록번호가 제1오픈블록리스트에 포함된 하나 이상의 가상오픈블록과 대응하는지 확인하는 이유는 제2가상 어드레스의 가상블록번호가 제1오픈블록리스트에 포함된 하나 이상의 가상오픈블록 중에 포함되어 있지 않는 경우, 가상오픈블록이 아닌 다른 가상블록으로 할당되었음을 판단할 수 있으며, 이는 가상 어드레스의 확인을 통해 물리 어드레스의 중복 할당을 판단할 수 있기 때문이다.
S163에 대해 확인 결과, 제2가상 어드레스의 가상블록번호가 제1오픈블록리스트에 포함되어 있지 않은 경우(NO), S165단계를 수행할 수 있다. S165단계에 있어서, 컨트롤러(130)는 제1가상 어드레스에서 물리 어드레스의 변환시 에러가 발생했다고 판단하여 제1가상 어드레스를 물리 어드레스로 재매핑을 수행한다.
반면에, S163에 대해 확인 결과, 제2가상 어드레스에 포함된 가상블록번호가 제1오픈블록리스트에 포함되어 있는 경우(YES), S167단계를 수행할 수 있다. S167단계에 있어서, 컨트롤러(130)는 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 가상오픈블록의 페이지 번호보다 큰지를 확인한다. 여기서, 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 가상오픈블록의 페이지 번호보다 큰지를 확인하는 이유는, 제2가상 어드레스의 가상블록번호가 제1오픈블록리스트에 포함된 하나 이상의 가상오픈블록 중에 포함되어 있더라도, 제2가상어드레스의 가상페이지번호가 제1오픈블록리스트의 가상오픈페이지번호보다 이전에 포함되는 경우면, 이는 이미 사전에 할당되어 사용된 또는 사용중인 가상오픈페이지 번호이기 때문이다. 즉, 제1가상어드레스를 이용하여 변환된 물리 어드레스가 중복으로 할당되었다고 판단할 수 있다.
S167단계에 대해 확인 결과, 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 제2가상 어드레스에 대응하는 가상오픈블록의 가상오픈페이지 번호보다 크지 않을 경우(NO), S165단계를 수행할 수 있다. 상기에서 설명했던 바와 같이, 컨트롤러(130)는 제1가상 어드레스에서 물리 어드레스의 변환시 에러가 발생했다고 판단하여 제1가상어드레스를 물리어드레스로 재매핑을 수행한다.
반면에, S167단계에 대해 확인 결과, 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 제2가상 어드레스에 대응하는 가상오픈블록의 가상오픈페이지 번호보다 큰 경우(YES), S169를 수행할 수 있다. S169단계에 있어서, 컨트롤러는 물리 어드레스가 제2오픈블록리스트에 포함되는지 확인하기 위한 제2차에러확인 수행한다. 이와 관련해서 도 9를 통해 구체적으로 설명하기로 한다.
도 9는 도 7의 S18단계를 구체적으로 설명한 순서도이다.
도 9를 참조하면, 컨트롤러(130)는 물리 어드레스에 대해 제2차에러확인을 수행하기 위해, 물리 어드레스가 제2오픈블록리스트에 포함되어 있는지 확인한다. 상기 제2오픈블록리스트는 하나 이상의 오픈블록 및 이에 대응하여 마지막으로 라이트된 페이지 번호를 포함할 수 있다. 여기서, 오픈블록은 실질적데이터가 저장되어 있는 블록으로서 데이터를 프로그램 할 수 있는 페이지가 남아 있는 블록을 나타낸다.
구체적으로, S181단계에 있어서, 물리 어드레스의 블록 번호가 제2오픈블록리스트의 복수의 오픈블록 중에 포함되어 있는지 확인한다.
S181단계에 대해 확인 결과, 물리 어드레스의 블록 번호가 제2오픈블록리스트의 복수의 오픈블록 중에 포함되어 있지 않는 경우(NO), S183단계를 수행할 수 있다. S183단계에 있어서, 컨트롤러(130)는 논리어드레스에서 제1가상 어드레스의 변환부터 에러가 발생한 경우라고 판단하여 논리 어드레스를 제1가상 어드레스로 재매핑을 수행한다.
반면에, S181단계에 대해 확인 결과, 물리 어드레스의 블록 번호가 제2오픈블록리스트의 복수의 오픈블록 중에 포함되어 있는 경우(YES), S185단계를 수행할 수 있다. S185단계에 있어서, 컨트롤러(130)는 물리 어드레스의 페이지번호가 제2오픈블록리스트에 포함된 오픈블록의 페이지 번호보다 큰지 확인한다.
S185단계에 대해 확인 결과, 물리 어드레스의 페이지번호가 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호보다 큰 경우(YES), S187단계를 수행할 수 있다. S187단계에 있어서, 컨트롤러(130)는 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호를 물리어드레스의 페이지번호로 업데이트 한 후, 라이트 요청을 수행하기 위해 물리 어드레스에 대응하는 메모리 블록에 라이트 동작을 수행할 수 있다. 여기서, 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호를 물리어드레스의 페이지번호로 업데이트 할 때, 물리어드레스의 페이지번호가 마지막 페이지인 경우, 물리 어드레스에 대응하여 메모리 블록의 페이지에 라이트 동작을 수행하는 시점에 오픈블록리스트에서 삭제할 수 있다.
반면에, S185단계에 대해 확인 결과, 물리 어드레스의 페이지번호가 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호보다 작은 경우(NO), S183단계를 수행할 수 있다. S183단계에 있어서, 컨트롤러(130)는 논리어드레스에서 제1가상 어드레스의 변환부터 에러가 발생한 경우라고 판단하여 논리 어드레스를 제1가상 어드레스로 재매핑을 수행한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 복수의 블록들을 포함하는 메모리 장치; 및
    호스트로부터 수신받은 라이트 요청 및 논리어드레스에 대응하여 상기 복수의 블록 중 오픈 블록에 라이트 동작을 수행하며, 하나 이상의 가상오픈블록정보를 포함하는 제1오픈블록리스트 및 하나 이상의 오픈블록정보를 포함하는 제2오픈블록리스트가 저장된 메모리를 포함하는 컨트롤러를 포함하는 메모리 시스템이 있어서,
    상기 컨트롤러는,
    상기 라이트 동작을 수행하기 이전에, 상기 논리 어드레스를 제1가상어드레스로 변환하고, 제1가상어드레스를 물리어드레스로 변환한 후, 상기 변환된 물리어드레스의 중복 할당 여부를 확인하기 위해, 상기 제1오픈블록리스트를 기반으로 상기 제1가상어드레스와 상기 물리어드레스의 매핑관계를 확인하는 제1차에러확인 수행 및 상기 물리 어드레스가 제2오픈블록리스트에 포함되는지 확인하는 제2차에러확인을 수행한 후, 상기 변환된 물리어드레스가 중복으로 할당되지 않았다고 판단되면 상기 물리 어드레스에 대응하는 오픈블록에 라이트 동작을 수행하는
    메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    상기 제1차에러확인을 수행하기 위해, 물리 어드레스를 제2가상어드레스로 역변환하여, 상기 역변환된 제2가상어드레스의 가상블록번호가 상기 제1오픈블록리스트에 포함된 하나 이상의 가상오픈블록에 포함되는지 확인하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    상기 제2가상 어드레스의 가상블록번호가 제1오픈블록리스트에 포함되어 있지 않은 경우, 제1가상 어드레스에서 물리 어드레스의 변환시 에러가 발생했다고 판단하여 제1가상 어드레스를 물리 어드레스로 재매핑을 수행하며,
    상기 제2가상 어드레스에 포함된 가상블록번호가 제1오픈블록리스트에 포함되어 있는 경우, 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 가상오픈블록의 페이지 번호보다 큰지를 확인하는
    메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는,
    상기 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 제2가상 어드레스에 대응하는 가상오픈블록의 가상오픈페이지번호보다 크지 않을 경우, 제1가상어드레스를 물리어드레스로 재매핑을 수행하며,
    상기 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 제2가상 어드레스에 대응하는 가상오픈블록의 가상오픈페이지 번호보다 큰 경우, 물리 어드레스가 제2오픈블록리스트에 포함되는지 확인하기 위한 제2차에러확인 수행하는
    메모리 시스템.
  5. 제1항에 있어서,
    상기 컨트롤러는,
    상기 제2차에러확인을 수행하기 위해, 물리 어드레스의 블록 번호가 제2오픈블록리스트의 하나 이상의 오픈블록 중에 포함되어 있는지 확인하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는,
    상기 물리 어드레스의 블록 번호가 제2오픈블록리스트의 하나 이상의 오픈블록 중에 포함되어 있지 않는 경우, 논리어드레스를 제1가상 어드레스로 변환할 때 에러가 발생했다고 판단하여 논리 어드레스를 제1가상 어드레스로 재매핑을 수행하고,
    상기 물리 어드레스의 블록 번호가 제2오픈블록리스트의 하나이상의 오픈블록 중에 포함되어 있는 경우, 상기 물리 어드레스의 페이지번호가 제2오픈블록리스트에 포함된 오픈블록의 페이지 번호보다 큰지 확인하는
    메모리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는,
    상기 물리 어드레스의 페이지번호가 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호보다 큰 경우, 라이트 요청을 수행하기 위해 물리 어드레스에 대응하는 메모리 블록에 라이트 동작을 수행하고,
    상기 물리 어드레스의 페이지번호가 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호보다 작은 경우, 논리어드레스를 제1가상 어드레스로 변환할 때 에러가 발생했다고 판단하여 논리 어드레스를 제1가상 어드레스로 재매핑을 수행하는
    메모리 시스템.
  8. 제1항에 있어서,
    상기 제1오픈블록리스트는,
    하나 이상의 가상적 물리 저장 공간을 나타내는 가상오픈블록 및 가상오픈블록에 대응하여 마지막으로 할당된 가상오픈페이지를 포함하는
    메모리 시스템.
  9. 제1항에 있어서,
    상기 제2오픈블록리스트는,
    하나 이상의 오픈블록 및 복수의 페이지 중에서 가장 최근에 라이트된 페이지번호를 포함하며, 상기 오픈블록은 상기 메모리 장치에 포함된 복수의 블록들 중, 데이터를 프로그램 할 수 있는 페이지가 남아 있는 블록을 나타내는
    메모리 시스템.
  10. 제7항에 있어서,
    상기 컨트롤러는,
    상기 물리 어드레스의 페이지번호가 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호보다 큰 경우, 상기 물리 어드레스에 대응하는 메모리 블록에 라이트 동작을 수행할 때, 상기 제2오픈블록리스트에서 상기 물리 어드레스에 대응하는 오픈블록의 페이지 번호를 상기 물리어드레스의 페이지번호로 업데이트하며, 상기 물리어드레스의 페이지번호가 오픈블록의 마지막 페이지인 경우, 상기 제2오픈블록리스트에서 상기 물리 어드레스에 대응하는 오픈블록 및 이에 대응하는 페이지번호를 삭제하는 메모리 시스템.
  11. 복수의 블록들을 포함하는 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템 동작 방법에 있어서,
    호스트(102)로부터 라이트 요청 및 논리 어드레스를 수신하는 단계;
    상기 논리 어드레스를 제1가상어드레스로 변환하는 단계;
    상기 제1가상어드레스를 물리어드레스로 변환하는 단계;
    제1오픈블록리스트를 기반으로 상기 제1가상어드레스와 상기 물리어드레스의 매핑관계를 확인하는 제1차에러확인을 수행하는 단계;
    상기 물리 어드레스가 제2오픈블록리스트에 포함되는지 확인하는 제2차에러확인을 수행하는 단계; 및
    상기 변환된 물리어드레스가 중복으로 할당되지 않았다고 판단되면 상기 물리 어드레스에 대응하는 오픈블록에 라이트 동작을 수행하는 단계
    를 포함하는 메모리 시스템 동작 방법.
  12. 제11항에 있어서,
    상기 제1차에러확인을 수행하는 방법에 있어서,
    상기 컨트롤러는 상기 논리 어드레스를 제2가상어드레스로 역변환하여, 상기 역변환된 제2가상어드레스의 가상블록번호가 상기 제1오픈블록리스트에 포함된 하나 이상의 가상오픈블록에 포함되는지 확인하는 메모리 시스템 동작 방법.
  13. 제12항에 있어서,
    상기 컨트롤러는,
    상기 제2가상 어드레스의 가상블록번호가 제1오픈블록리스트에 포함되어 있지 않은 경우, 제1가상 어드레스에서 물리 어드레스의 변환시 에러가 발생했다고 판단하여 제1가상 어드레스를 물리 어드레스로 재매핑을 수행하며,
    상기 제2가상 어드레스에 포함된 가상블록번호가 제1오픈블록리스트에 포함되어 있는 경우, 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 가상오픈블록의 페이지 번호보다 큰지를 확인하는 메모리 시스템 동작 방법.
  14. 제13항에 있어서,
    상기 컨트롤러는,
    상기 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 제2가상 어드레스에 대응하는 가상오픈블록의 가상오픈페이지번호보다 크지 않을 경우, 제1가상어드레스를 물리어드레스로 재매핑을 수행하며,
    상기 제2가상 어드레스의 가상페이지 번호가 제1오픈블록리스트에서 제2가상 어드레스에 대응하는 가상오픈블록의 가상오픈페이지 번호보다 큰 경우, 물리 어드레스가 제2오픈블록리스트에 포함되는지 확인하기 위한 제2차에러확인 수행하는
    메모리 시스템 동작 방법.
  15. 제11항에 있어서,
    상기 제2차에러확인을 수행하는 방법에 있어서,
    상기 컨트롤러는 상기 제2차에러확인을 수행하기 위해, 물리 어드레스의 블록 번호가 제2오픈블록리스트의 하나 이상의 오픈블록 중에 포함되어 있는지 확인하는 메모리 시스템 동작 방법.
  16. 제15항에 있어서,
    상기 컨트롤러는,
    상기 물리 어드레스의 블록 번호가 제2오픈블록리스트의 하나 이상의 오픈블록 중에 포함되어 있지 않는 경우, 논리어드레스를 제1가상 어드레스로 변환할 때 에러가 발생했다고 판단하여 논리 어드레스를 제1가상 어드레스로 재매핑을 수행하고,
    상기 물리 어드레스의 블록 번호가 제2오픈블록리스트의 하나이상의 오픈블록 중에 포함되어 있는 경우, 상기 물리 어드레스의 페이지번호가 제2오픈블록리스트에 포함된 오픈블록의 페이지 번호보다 큰지 확인하는
    메모리 시스템 동작 방법.
  17. 제16항에 있어서,
    상기 컨트롤러는,
    상기 물리 어드레스의 페이지번호가 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호보다 큰 경우, 라이트 요청을 수행하기 위해 물리 어드레스에 대응하는 메모리 블록에 라이트 동작을 수행하고,
    상기 물리 어드레스의 페이지번호가 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호보다 작은 경우, 논리어드레스를 제1가상 어드레스로 변환할 때 에러가 발생했다고 판단하여 논리 어드레스를 제1가상 어드레스로 재매핑을 수행하는
    메모리 시스템 동작 방법.
  18. 제11항에 있어서,
    상기 제1오픈블록리스트는,
    하나 이상의 가상적 물리 저장 공간을 나타내는 가상오픈블록 및 가상오픈블록에 대응하여 마지막으로 할당된 가상오픈페이지를 포함하는
    메모리 시스템 동작 방법.
  19. 제11항에 있어서,
    상기 제2오픈블록리스트는,
    하나 이상의 오픈블록 및 복수의 페이지 중에서 가장 최근에 라이트된 페이지번호를 포함하며, 상기 오픈블록은 상기 메모리 장치에 포함된 복수의 블록들 중, 데이터를 프로그램 할 수 있는 페이지가 남아 있는 블록을 나타내는
    메모리 시스템 동작 방법.
  20. 제17항에 있어서,
    상기 컨트롤러는, 상기 물리 어드레스의 페이지번호가 제2오픈블록리스트에서 해당 오픈블록의 페이지 번호보다 큰 경우, 상기 물리 어드레스에 대응하는 메모리 블록에 라이트 동작을 수행할 때, 상기 제2오픈블록리스트에서 상기 물리 어드레스에 대응하는 오픈블록의 페이지 번호를 상기 물리어드레스의 페이지번호로 업데이트하며, 상기 물리어드레스의 페이지번호가 오픈블록의 마지막 페이지인 경우, 상기 제2오픈블록리스트에서 상기 물리 어드레스에 대응하는 오픈블록 및 이에 대응하는 페이지번호를 삭제하는
    메모리 시스템 동작 방법.
KR1020200085362A 2020-07-10 2020-07-10 메모리 시스템 및 메모리 시스템의 동작방법 KR20220007300A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200085362A KR20220007300A (ko) 2020-07-10 2020-07-10 메모리 시스템 및 메모리 시스템의 동작방법
US17/032,159 US11275694B2 (en) 2020-07-10 2020-09-25 Memory system and method of operating method thereof
CN202110066473.1A CN113918084B (zh) 2020-07-10 2021-01-19 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200085362A KR20220007300A (ko) 2020-07-10 2020-07-10 메모리 시스템 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20220007300A true KR20220007300A (ko) 2022-01-18

Family

ID=79172556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200085362A KR20220007300A (ko) 2020-07-10 2020-07-10 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US11275694B2 (ko)
KR (1) KR20220007300A (ko)
CN (1) CN113918084B (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2642214B1 (fr) 1988-12-30 1992-11-20 Cit Alcatel Systeme de detection d'ecrasement de donnees dans une memoire tampon, notamment pour un commutateur de donnees
KR100281132B1 (ko) 1997-04-01 2001-02-01 김영환 비터비 디코더의 어드레스 발생방법
US20130054880A1 (en) * 2011-08-26 2013-02-28 Stec, Inc. Systems and methods for reducing a number of close operations in a flash memory
US8694738B2 (en) * 2011-10-11 2014-04-08 Mcafee, Inc. System and method for critical address space protection in a hypervisor environment
US10037228B2 (en) * 2012-10-25 2018-07-31 Nvidia Corporation Efficient memory virtualization in multi-threaded processing units
US9952052B2 (en) * 2012-12-12 2018-04-24 Merton G Hale Coding system for satellite navigation system
US10114557B2 (en) * 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
CN105653465B (zh) * 2014-11-14 2018-08-24 中国航空工业第六一八研究所 一种基于hash算法的倒置页表确定性管理方法
KR102625637B1 (ko) * 2016-02-01 2024-01-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20200007595A (ko) * 2018-07-13 2020-01-22 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
CN109542798B (zh) * 2018-10-30 2020-11-24 潍坊歌尔微电子有限公司 一种动态分配物理地址的方法、装置及电子设备

Also Published As

Publication number Publication date
US20220012181A1 (en) 2022-01-13
CN113918084B (zh) 2023-08-18
US11275694B2 (en) 2022-03-15
CN113918084A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
US11030094B2 (en) Apparatus and method for performing garbage collection by predicting required time
KR20210027642A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
US20210216446A1 (en) Controller and method for selecting victim block for wear leveling operation
US20200320012A1 (en) Memory system and method for operating the same
US11392309B2 (en) Memory system for performing migration operation and operating method thereof
KR20210157537A (ko) 메모리 시스템 및 그의 동작 방법
US11281574B2 (en) Apparatus and method for processing different types of data in memory system
CN111831215A (zh) 用于在存储器系统中传输映射信息的装置
US20200310968A1 (en) Apparatus and method for transmitting garbage collection status information in a memory system
KR20210039185A (ko) 메모리 시스템에서 멀티 스트림 동작을 제공하는 방법 및 장치
KR20200014175A (ko) 소요시간을 예측하여 가비지 컬렉션을 수행하는 방법 및 장치
US11409444B2 (en) Memory system and operation method thereof
KR20200095010A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
KR20230081505A (ko) 메모리 컨트롤러 및 그의 동작 방법
US20220012180A1 (en) Memory system for meta data management and operating method of memory system
KR20220007300A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20210023184A (ko) 런타임 오버레이를 통해 펌웨어를 관리하는 장치 및 방법
KR20200125262A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
US11941246B2 (en) Memory system, data processing system including the same, and operating method thereof
US20220156003A1 (en) Controller and operation method thereof
CN110825317B (zh) 用于分布式存储输入数据的存储器系统和数据处理系统
US11663065B2 (en) SCSI command set for error history logging in a memory system and operating method thereof
KR20210063814A (ko) 메모리 시스템의 리드 동작 방법 및 장치
CN114546885A (zh) 控制器以及包括控制器的存储器系统和数据处理系统
KR20230034194A (ko) 듀얼 모드 스토리지 장치