KR102625637B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents
데이터 저장 장치 및 그것의 동작 방법 Download PDFInfo
- Publication number
- KR102625637B1 KR102625637B1 KR1020160012343A KR20160012343A KR102625637B1 KR 102625637 B1 KR102625637 B1 KR 102625637B1 KR 1020160012343 A KR1020160012343 A KR 1020160012343A KR 20160012343 A KR20160012343 A KR 20160012343A KR 102625637 B1 KR102625637 B1 KR 102625637B1
- Authority
- KR
- South Korea
- Prior art keywords
- page
- dummy
- list
- data storage
- storage device
- Prior art date
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 51
- 238000011017 operating method Methods 0.000 title description 5
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000002159 abnormal effect Effects 0.000 claims description 11
- 238000013507 mapping Methods 0.000 claims description 8
- 230000015654 memory Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 19
- 230000004044 response Effects 0.000 description 6
- 238000007726 management method Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1446—Point-in-time backing up or restoration of persistent data
- G06F11/1448—Management of the data involved in backup or backup restore
- G06F11/1451—Management of the data involved in backup or backup restore by selection of backup contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data
Abstract
데이터 저장 장치 및 그것의 동작 방법에 관한 기술이다. 데이터 저장 장치는 쓰기 동작 중인 오픈 블록을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치의 동작을 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 상기 오픈 블록에 쓰기 동작 중 서든 파워 오프가 발생하면 상기 오픈 블록을 스캔하여 적어도 하나의 무효 페이지를 검출하고, 상기 무효 페이지 이전의 페이지들에 대한 P2L 리스트를 생성하고, 생성된 상기 P2L 리스트를 상기 무효 페이지에 저장하여 더미 페이지를 생성한다.
Description
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
데이터 저장 장치는 호스트 장치의 쓰기 요청에 응답하여 외부 장치로부터 제공된 데이터를 저장하고, 및 외부 장치의 읽기 요청에 응답하여 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
데이터 저장 장치는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등을 포함할 수 있다.
데이터 저장 장치는 데이터를 저장하기 위한 불휘발성 메모리 장치를 포함할 수 있다. 불휘발성 메모리 장치는 전원이 인가되지 않더라도 저장된 데이터를 유지할 수 있다. 불휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
본 발명의 실시 예는 매핑 테이블 복구 시간을 단축할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 쓰기 동작 중인 오픈 블록을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치의 동작을 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 상기 오픈 블록에 쓰기 동작 중 서든 파워 오프가 발생하면 상기 오픈 블록을 스캔하여 적어도 하나의 무효 페이지를 검출하고, 상기 무효 페이지 이전의 페이지들에 대한 P2L 리스트를 생성하고, 생성된 상기 P2L 리스트를 상기 무효 페이지에 저장하여 더미 페이지를 생성한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 쓰기 동작 중인 오픈 블록을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치의 동작을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법에 있어서, 상기 오픈 블록을 스캔하여 무효 페이지를 검출하는 단계, 상기 무효 페이지 이전의 페이지들에 대한 P2L 리스트를 생성하는 단계 및 상기 무효 페이지에 상기 P2L 리스트를 저장하여 더미 페이지를 생성하는 단계를 포함한다.
본 실시 예들에 따르면, 오픈 블록에 쓰기 동작 중 서든 파워 오프(SPO)가 발생하면, SPO 발생에 의해 비정상적인 데이터가 쓰여진 무효 페이지를 검출하고, 검출된 무효 페이지에 SPO 발생 전 데이터가 정상적으로 쓰여진 유효 데이터들에 대한 P2L 리스트를 저장할 수 있다.
이에 따라, 쓰기 동작이 완료된 클로즈드 블록에 대한 P2L 리스트를 생성할 때, 무효 페이지에 저장된 이전 페이지들에 대한 P2L 리스트를 참고하고, 무효 페이지 이전의 페이지들을 추가로 스캔할 필요가 없으므로, 클로즈드 블록에 대한 P2L 테이블 복구 시간을 단축할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이다.
도 2는 도 1의 불휘발성 메모리 장치에 포함된 메모리 블록을 예시적으로 도시한 도면이다.
도 3a는 하나의 무효 페이지를 포함하는 오픈 블록(OBLK)을 예시적으로 도시한 도면이다.
도 3b는 무효 페이지에 더미 페이지를 생성한 예를 설명하기 위한 도면이다.
도 3c는 쓰기 동작이 완료된 클로즈드 블록(CBLK)을 예시적으로 도시한 도면이다.
도 4는 연속하는 복수의 더미 페이지를 생성한 예를 설명하기 위한 도면이다.
도 5는 복수의 무효 페이지를 포함하는 오픈 블록(OBLK)을 예시적으로 도시한 도면이다.
도 6은 연속하지 않는 복수의 더미 페이지를 생성한 예를 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법 중 더미 페이지 생성 방법을 도시한 순서도이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법 중 매핑 테이블 관리 방법을 도시한 순서도이다.
도 9는 본 발명의 실시 예에 따른 SSD를 도시한 블록도이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시한 블록도이다.
도 2는 도 1의 불휘발성 메모리 장치에 포함된 메모리 블록을 예시적으로 도시한 도면이다.
도 3a는 하나의 무효 페이지를 포함하는 오픈 블록(OBLK)을 예시적으로 도시한 도면이다.
도 3b는 무효 페이지에 더미 페이지를 생성한 예를 설명하기 위한 도면이다.
도 3c는 쓰기 동작이 완료된 클로즈드 블록(CBLK)을 예시적으로 도시한 도면이다.
도 4는 연속하는 복수의 더미 페이지를 생성한 예를 설명하기 위한 도면이다.
도 5는 복수의 무효 페이지를 포함하는 오픈 블록(OBLK)을 예시적으로 도시한 도면이다.
도 6은 연속하지 않는 복수의 더미 페이지를 생성한 예를 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법 중 더미 페이지 생성 방법을 도시한 순서도이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법 중 매핑 테이블 관리 방법을 도시한 순서도이다.
도 9는 본 발명의 실시 예에 따른 SSD를 도시한 블록도이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시한 블록도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이다.
도 1을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 적어도 하나의 불휘발성 메모리 장치(100), 랜덤 엑세스 메모리(200) 및 이를 제어하는 컨트롤러(300)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 낸드(NAND) 플래시 메모리 장치로 구성될 수 있다. 또는 불휘발성 메모리 장치(100)는, 메모리 셀 영역(미도시)을 구성하는 메모리 셀에 따라서, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
불휘발성 메모리 장치(100)는 복수의 메모리 블록들(BLK1 ~ BLKn, n은 2 이상의 정수)을 포함할 수 있다.
도 2는 도 1의 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록들(BLK1 ~ BLKn) 중 하나의 메모리 블록(BLK1)을 예시적으로 도시한 도면이다.
도 2를 참조하면, 메모리 블록(BLK1)은 복수의 워드 라인들(WL1 ~ WLm) 각각에 대응하는 복수의 페이지들(P1 ~ Pm)을 포함할 수 있다. 도 2에서는 하나의 워드 라인에 하나의 페이지가 대응되는 것으로 도시하였으나, 본 실시 예에서 하나의 워드 라인에 대응되는 페이지의 개수는 특정 개수로 한정되지 않는다. 하나의 워드 라인에 대응하는 페이지들의 개수는 하나의 워드 라인에 연결된 메모리 셀들 각각에 몇 비트의 데이터가 저장되는지에 따라 달라질 수 있다. 예를 들어, 메모리 셀의 저장 방식이 SLC(Single Level Cell), MLC(Multi Level Cell), 또는 TLC(Triple Level Cell)인 것에 따라 하나의 워드 라인에 대응되는 페이지의 수는 달라질 수 있다.
페이지는 불휘발성 메모리 장치(100)가 쓰기 동작 및/또는 읽기 동작을 수행하는 단위일 수 있다. 불휘발성 메모리 장치(100)는 페이지 별로 대응하는 워드 라인을 구동시켜 페이지를 엑세스하고, 엑세스한 페이지에 쓰기 동작 및/또는 읽기 동작을 수행할 수 있다. 예를 들어, 도 2를 참조하면, 불휘발성 메모리 장치(100)는 제1 워드라인(WL1)을 구동하여 제1 페이지(P1)를 엑세스하고, 엑세스한 제1 페이지(P1)에 쓰기 동작 및/또는 읽기 동작을 수행할 수 있다. 불휘발성 메모리 장치(100)는 도 2에 도시한 바와 같이, 제1 페이지(P1)부터 화살표 방향으로 순차적으로 쓰기 동작을 수행할 수 있다.
랜덤 액세스 메모리(200)는 컨트롤러(300)에 의해서 구동되는 펌웨어 또는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(200)는 펌웨어 또는 소프트웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(200)는 컨트롤러(300)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(200)는 호스트 장치(미도시)로부터 불휘발성 메모리 장치(100)로, 또는 불휘발성 메모리 장치(100)로부터 호스트 장치(미도시)로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 랜덤 액세스 메모리(200)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
컨트롤러(300)는 데이터 저장 장치(10)의 제반 동작을 수행할 수 있다. 컨트롤러(300)는 호스트 장치로부터 전송된 쓰기 요청에 응답하여 불휘발성 메모리 장치(100)에 데이터를 저장하기 위해 불휘발성 메모리 장치(100)의 쓰기 동작을 제어할 수 있다. 또한, 컨트롤러(300)는 호스트 장치로부터 전송된 읽기 요청에 응답하여 불휘발성 메모리 장치(100)에 저장된 데이터를 읽어 외부 장치로 출력하기 위해 불휘발성 메모리 장치(100)의 읽기 동작을 제어할 수 있다. 예를 들어, 컨트롤러(300)는 호스트 장치로부터 전송된 쓰기 요청 및/또는 읽기 요청에 대한 쓰기 커맨드 및/또는 읽기 커맨드를 생성하고, 생성된 쓰기 커맨드 및/또는 읽기 커맨드를 불휘발성 메모리 장치(100)로 제공하면, 불휘발성 메모리 장치(100)는 컨트롤러(300)로부터 제공된 쓰기 커맨드 및/또는 읽기 커맨드에 대응하여 쓰기 동작 및/또는 읽기 동작을 수행할 수 있다.
불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록들(BLK1 ~ BLKn)은 쓰기 동작이 완료된 메모리 블록, 쓰기 동작 중인 메모리 블록, 및 쓰기 동작을 시작하지 않은 메모리 블록으로 구분될 수 있다. 이후, 설명의 편의를 위하여 쓰기 동작이 완료된 메모리 블록을 클로즈드 블록(closed block), 쓰기 동작 중인 메모리 블록을 오픈 블록(open block)이라 한다.
일반적으로, 컨트롤러(300)는 불휘발성 메모리 장치(100)의 메모리 블록들(BLK1 ~ BLKn) 중 쓰기 동작이 완료된 메모리 블록 즉, 클로즈드 블록에 대하여 P2L(Physical address to Logical address) 리스트를 생성하여 랜덤 억세스 메모리(200) 내의 어드레스 맵핑 테이블에 저장한다. 이때, 컨트롤러(300)는 쓰기 동작이 진행중인 오픈 블록에 대해서는 쓰기 동작이 완료되기 전까지 P2L(Physical address to Logical address) 리스트를 생성하지 않고, 쓰기 동작이 완료된 후 P2L(Physical address to Logical address) 리스트를 생성하여 랜덤 억세스 메모리(200) 내의 어드레스 맵핑 테이블에 저장한다.
컨트롤러(300)는 클로즈드 블록의 마지막 페이지부터 첫 페이지까지 순차적으로 스캔하여 페이지마다 저장된 LBA(Logical Block Address)와 페이지 별 물리 어드레스(physical address)를 매칭함으로써 클로즈드 블록에 대한 P2L(Physical address to Logical address) 리스트를 생성할 수 있다.
메모리 블록(BLK1)의 제1 페이지(P1)부터 제m 페이지(Pm)까지 순차적으로 쓰기 동작을 수행하는 동안 예상하지 못한 파워 공급 중단, 즉, 서든 파워 오프(Sudden Power Off, SPO)가 발생하여 강제적으로 쓰기 동작이 중단되는 경우가 발생할 수 있다. 이후, 데이터 저장 장치(10)가 파워-온 상태가 되면 컨트롤러(300)는 쓰기 동작이 진행중인 오픈 블록의 마지막 페이지부터 첫 페이지까지 순차적으로 스캔하여 무효 페이지를 검출하고, 무효 페이지 이전의 유효 페이지들에 대한 P2L 리스트를 생성하고, 생성된 P2L 리스트를 무효 페이지에 쓸 수 있다. 여기에서, 무효 페이지는 SPO가 발생함에 따라 비정상적인 데이터가 쓰여진 페이지를 의미할 수 있다. 상기 무효 페이지는 하나의 워드 라인에 대응하거나 또는 여러 개의 워드 라인에 대응하는 것일 수 있다. 즉, 무효 페이지는 하나 또는 둘 이상일 수 있다. 또한, 유효 페이지들은 SPO가 발생하기 전까지 데이터가 정상적으로 쓰여진 페이지들을 의미할 수 있다.
도 3a는 하나의 무효 페이지를 포함하는 오픈 플록(OBLK)을 예시적으로 도시한 도면이고, 도 3b는 무효 페이지에 더미 페이지를 생성한 예를 설명하기 위한 도면이며, 도 3c는 쓰기 동작이 완료된 클로즈드 블록(CBLK)을 예시적으로 도시한 도면이다.
예를 들어, 도 3a를 참조하면, 오픈 블록(OBLK)의 제7 페이지(P7)에 쓰기 동작을 수행하는 도중 SPO가 발생한 후 다시 파워-온 상태가 되면, 컨트롤러(300)는 오픈 블록(OBLK)의 제m 페이지(Pm)부터 제1 페이지(P1)까지 순차적으로 스캔할 수 있다. 컨트롤러(200)는 스캔한 페이지들이 각각 빈 페이지(empty page)인지, 비정상적인 데이터가 저장된 무효 페이지(invalid page)인지, 또는 정상적인 데이터가 저장된 유효 페이지(valid page)인지를 판별하여 무효 페이지를 검출할 수 있다.
또한, 컨트롤러(300)는 유효 페이지(valid page)인 제1 페이지(P1) 내지 제6 페이지(P6) 각각에 저장된 LBA를 이용하여 제1 페이지(P1) 내지 제6 페이지(P6)에 대한 P2L 리스트를 생성하고, 생성된 P2L 리스트를 무효 페이지인 제7 페이지(P7)에 쓸 수 있다. 이와 같이, 유효 페이지들에 대한 P2L 리스트가 쓰여진 무효 페이지를 더미 페이지(D)라 할 것이다. 더미 페이지(D)를 생성한 예를 도 3b에 도시하였다. 일부 실시 예에서, 컨트롤러(300)는 더미 페이지(D)에 상술한 P2L 리스트뿐만 아니라, 디버깅(debugging)에 유용한 정보들, 예를 들어, 펌웨어 레지스터(FW Register)값, 카운터 값, 및 포인터 값들을 추가로 저장할 수 있다.
도 3c를 참조하면, 컨트롤러(300)는 더미 페이지(D)를 생성한 후, 더미 페이지(D)의 후속 페이지인 제8 페이지(P8)부터 제m 페이지(Pm)까지 순차적으로 쓰기 동작을 수행할 수 있다. 제m 페이지(Pm)까지 쓰기 동작이 완료되면 오픈 블록(OBLK)은 클로즈드 블록(CBLK)이 되고, 컨트롤러(300)는 제m 페이지(Pm)부터 화살표 방향으로 순차적으로 스캔하여 클로즈드 블록(CBLK)에 대한 P2L 리스트를 생성할 수 있다. 이때, 컨트롤러(300)는 제m 페이지(Pm)부터 더미 페이지(D)까지 스캔하여 클로즈드 블록(CBLK)에 대한 P2L 리스트를 생성할 수 있다. 즉, 제1 페이지(P1) 내지 제6 페이지(P6)에 대한 P2L 리스트는 더미 페이지(D)에 저장되어 있으므로 스캔할 필요가 없다. 이에 따라, 클로즈드 블록(CBLK)에 대한 P2L 리스트를 생성하는 시간을 줄일 수 있다. 일 실시 예에서, 컨트롤러(300)는 더미 페이지(D)를 스캔한 후, 더미 페이지(D)에 저장된 데이터의 정상 여부를 판별할 수 있다. 만일, 더미 페이지(D)에 저장된 데이터가 정상적인 데이터이면 상술한 바와 같이, 컨트롤러(300)는 더미 페이지(D)에 저장된 P2L 리스트를 이용하여 클로즈드 블록(CBLK)에 대한 P2L 리스트를 생성할 수 있다. 한편, 더미 페이지(D)에 저장된 데이터가 비정상적인 데이터이면, 컨트롤러(300)는 더미 페이지(D)에 저장된 P2L 리스트를 사용하지 않고, 제6 페이지(P6)부터 제1 페이지(P1)까지 순차적으로 스캔하고, 제1 페이지(P1) 내지 제6 페이지(P6)에 대한 P2L 리스트를 다시 생성할 수 있다.
한편, 오픈 블록(OBLK)에 하나의 무효 페이지가 존재할 때, 컨트롤러(300)는 복수 개의 더미 페이지를 생성할 수 있다. 예를 들어, 도 3a 및 도 4를 참조하면, 오픈 블록(OBLK)의 제7 페이지(P7)에 쓰기 동작을 수행하는 도중 SPO가 발생한 후 다시 파워-온 상태가 되면, 컨트롤러(300)는 오픈 블록(OBLK)의 제m 페이지(Pm)부터 제1 페이지(P1)까지 순차적으로 스캔한 후 무효 페이지인 제7 페이지(P7)를 검출하고, 검출된 제7 페이지(P7)뿐만 아니라, 제7 페이지(P7)에 후속하는 빈 페이지(empty page)인 제8 페이지(P8)에 각각 제1 더미 페이지(D1) 및 제2 더미 페이지(D2)를 생성할 수 있다. 또한, 컨트롤러(300)는 제1 더미 페이지(D1) 및 제2 더미 페이지(D2)에 유효 페이지들인 제1 페이지(P1) 내지 제6 페이지(P6)에 대한 P2L 리스트를 각각 쓸 수 있다. 즉, 제1 더미 페이지(D1) 및 제2 더미 페이지(D2)에는 동일한 P2L 페이지가 쓰여질 수 있다.
일부 실시 예에서, 컨트롤러(300)는 제1 더미 페이지(D1) 및 제2 더미 페이지(D2)에 각각 동일한 P2L 리스트가 쓰여진 더미 페이지가 총 두 개가 존재함을 나타내는 정보를 쓸 수 있다. 이에 따라, 제1 더미 페이지(D1) 및 제2 더미 페이지(D2) 중 하나의 더미 페이지가 비정상적인 경우, 컨트롤러(300)는 비정상적인 더미 페이지를 제외한 다른 더미 페이지에 저장된 데이터를 사용할 수 있다. 도 4에서는 두 개의 더미 페이지들(D1, D2)을 생성한 것을 도시하였으나, 특별히 이에 한정되는 것은 아니며, 세 개 이상의 더미 페이지들이 생성될 수도 있다.
한편, 도 5를 참조하면, 오픈 블록(OBLK)의 제7 페이지(P7)에 쓰기 동작 중 SPO가 발생하면, 제7 페이지(P7) 및 제7 페이지(P7)의 후속 페이지인 제8 페이지(P8)에도 비정상적인 데이터가 쓰여질 수 있다. 이런 경우, 컨트롤러(300)는 오픈 블록(OBLK)의 제m 페이지(Pm)부터 제1 페이지(P1)까지 순차적으로 스캔하여 무효 페이지인 제7 페이지(P7) 및 제8 페이지(P8)를 검출하고, 도 4에 도시한 것처럼 제7 페이지(P7) 및 제8 페이지(P8)에 각각 제1 더미 페이지(D1) 및 제2 더미 페이지(D2)를 생성할 수 있다.
한편, 오픈 블록(OBLK)에 쓰기 동작 중 여러 번의 SPO가 발생할 수 있다. 도 6은 SPO가 2회 발생하고 2개의 더미 페이지가 생성된 클로즈드 블록을 예시적으로 도시한 도면이다.
예를 들어, 도 6을 참조하면, 오픈 블록(OBLK)의 제4 페이지(P4)에 쓰기 동작을 수행하는 도중 첫 번째 서든 파워 오프(SPO1)가 발생한 후 파워-온 상태가 되면, 컨트롤러(300)는 오픈 블록(OBLK)의 제m 페이지(Pm)부터 제1 페이지(P1)까지 순차적으로 스캔한 후 무효 페이지인 제4 페이지(P4)를 검출하고, 제4 페이지(P4)의 이전 페이지들인 제1 페이지(P1) 내지 제3 페이지(P3)에 대한 P2L 리스트를 생성하여 제4 페이지(P4)에 쓸 수 있다. 이에 따라, 제4 페이지(P4)에 제1 더미 페이지(D1)가 생성될 수 있다.
이후, 컨트롤러(300)는 제5 페이지(P5)부터 다시 쓰기 동작을 수행하고, 제m-2 페이지(Pm-2)에 쓰기 동작을 수행하는 도중 두 번째 서든 파워 오프(SPO2)가 발생한 후 파워-온 상태가 되면, 컨트롤러(300)는 오픈 블록(OBLK)의 제m 페이지(Pm)부터 제5 페이지(P5)까지 순차적으로 스캔한 후 무효 페이지인 제m-2 페이지(Pm-2)를 검출하고, 제m-2 페이지(Pm-2)의 이전 페이지들인 제5 페이지(P5) 내지 제m-3 페이지(미도시)에 대한 P2L 리스트를 생성하여 제m-2 페이지(Pm-2)에 쓸 수 있다. 이에 따라, 제m-2 페이지(Pm-2)에 제2 더미 페이지(D2)가 생성될 수 있다. 또한, 컨트롤러(300)는 제2 더미 페이지(D2)에 제1 더미 페이지(D1)의 위치 정보를 쓸 수 있다. 여기에서, 위치 정보는 헤더 정보일 수 있다.
이후, 컨트롤러(300)는 제m-1 페이지(Pm-1)부터 제m 페이지(Pm)까지 쓰기 동작을 수행하고, 제m 페이지(Pm)의 쓰기 동작이 완료되면 해당 오픈 블록(OBLK)은 클로즈드 블록(CBLK)이 된다. 이후, 컨트롤러(300)는 클로즈드 블록(CBLK)의 제m 페이지(Pm)부터 순차적으로 스캔하여 클로즈드 블록(CBLK)에 대한 P2L 리스트를 생성할 수 있다. 이때, 컨트롤러(200)는 제m 페이지(Pm)부터 제m-1 페이지(Pm-1)까지, 제2 더미 페이지(D2) 및 제1 더미 페이지(D1)를 스캔하면 클로즈드 블록(CBLK)에 대한 P2L 리스트를 생성할 수 있다. 즉, 제2 더미 페이지(D2)에 제5 페이지(P5)부터 제m-3 페이지(미도시)까지의 P2L 리스트 및 제1 더미 페이지(D1)의 헤더 정보가 쓰여져 있고, 제1 더미 페이지(D1)에 제1 페이지(P1)부터 제3 페이지(P3)까지의 P2L 리스트가 쓰여져 있으므로, 컨트롤러(300)는 제1 페이지(P1) 내지 제3 페이지(P3) 및 제5 페이지(P5) 내지 제m-3 페이지(미도시)는 스캔할 필요가 없다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법 중 더미 페이지 생성 방법을 예시적으로 도시한 순서도이다.
도 1 내지 도 7을 참조하면, 본 실시 예에 따른 더미 페이지 생성 방법은 다음과 같다. 데이터 저장 장치(10)가 파워-오프에서 파워-온 된다(S710). 여기에서, 파워-오프는 데이터 저장 장치(10)의 컨트롤러(300)가 불휘발성 메모리 장치(100)에 포함된 메모리 블록들(BLK1 ~ BLKn) 중 하나의 메모리 블록, 예를 들어, 오픈 블록(OBLK)에 쓰기 동작을 수행하는 도중 갑자기 발생하는 서든 파워 오프(Sudden Power Off, SPO)를 의미할 수 있다. 즉, SPO 발생 후, 데이터 저장 장치(10)가 다시 파워-온 되면, 컨트롤러(300)는 오픈 블록(OBLK)을 전체적으로 스캔할 수 있다(S720). 예를 들어, 컨트롤러(300)는 오픈 블록(OBLK)의 제m 페이지(Pm)부터 제1 페이지(P1)까지 순차적으로 스캔할 수 있다.
오픈 블록(OBLK)의 제m 페이지(Pm)부터 제1 페이지(P1)까지 순차적으로 스캔한 컨트롤러(300)는 오픈 블록(OBLK) 내에서 무효 페이지를 검출할 수 있다(S730). 여기에서, 무효 페이지는 쓰기 동작 시 발생한 SPO에 의해 비정상적인 데이터가 쓰여진 페이지를 의미할 수 있다. 또한, 컨트롤러(300)는 오픈 블록(OBLK) 내에서 유효 페이지 및 빈 페이지를 판별할 수 있다. 여기에서, 유효 페이지는 SPO가 발생하기 전 데이터가 정상적으로 쓰여진 페이지를 의미할 수 있고, 빈 페이지는 아무 것도 쓰여지지 않은 페이지를 의미할 수 있다. 또한, 컨트롤러(300)는 오픈 블록(OBLK) 내의 유효 페이지들, 구체적으로, 무효 페이지 이전의 유효 페이지들에 대한 P2L 리스트를 생성할 수 있다(S740).
예를 들어, 도 3a를 참조하면, 오픈 블록(OBLK)의 제7 페이지(P7)에 쓰기 동작을 수행하던 중 SPO가 발생하고, 이후 데이터 저장 장치(10)가 파워-온 되면, 컨트롤러(300)는 오픈 블록(OBLK)의 제m 페이지(Pm)부터 제1 페이지(P1)까지 순차적으로 스캔한 후, 제1 페이지(P1) 내지 제6 페이지(P6)를 유효 페이지로, 제7 페이지(P7)를 무효 페이지로, 제8 페이지(P8) 내지 제m 페이지(Pm)를 빈 페이지로 판별하고, 유효 페이지들인 제1 페이지(P1) 내지 제6 페이지(P6)에 저장된 LBA 정보를 이용하여 제1 페이지(P1) 내지 제6 페이지(P6)에 대한 P2L 리스트를 생성할 수 있다.
컨트롤러(300)는 상술한 바와 같이 생성된 P2L 리스트를 무효 페이지인 제7 페이지(P7)에 저장하여 더미 페이지(D)를 생성할 수 있다(S750). 이와 같이 생성된 더미 페이지(D)는 더 이상 무효 페이지가 아니게 된다.
일부 실시 예에서, 컨트롤러(300)는 도 4에 도시한 것과 같이, 무효 페이지인 제7 페이지(P7)뿐만 아니라, 후속하는 빈 페이지인 제8 페이지(P8)에도 동일한 정보가 쓰여진 더미 페이지를 생성할 수 있다.
한편, 컨트롤러(300)는 더미 페이지(D) 생성 후, 더미 페이지(D)에 후속하는 빈 페이지(예를 들어, 제8 페이지(P8)부터 쓰기 동작을 다시 수행할 수 있다. 이후, 추가 SPO가 발생한 후 데이터 저장 장치(10)가 다시 파워-온 되면, 컨트롤러(300)는 상술한 단계 S710 내지 S750을 반복적으로 수행하여 도 6에 도시한 바와 같이, 추가 더미 페이지를 생성할 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법 중 매핑 테이블 관리 방법을 예시적으로 도시한 순서도이다.
도 1 내지 도 6 및 도 8을 참조하면, 본 실시 예에 따른 매핑 테이블 관리 방법은 다음과 같다. 데이터 저장 장치(10)가 파워-온 된 후 또는 파워-온 상태에서 컨트롤러(300)는 쓰기 동작이 완료된 메모리 블록이 존재하는지 판단한다(S810). 이후부터는 설명의 편의를 위하여 쓰기 동작이 완료된 메모리 블록을 클로즈드 블록이라 한다.
판단 결과, 클로즈드 블록이 존재하면, 컨트롤러(300)는 클로즈드 블록에 대한 스캔을 시작할 수 있다(S820). 예를 들어, 도 3c를 참조하면 컨트롤러(300)는 클로즈드 블록(CBLK)의 제m 페이지(Pm)부터 제1 페이지(P1)까지 순차적으로 스캔할 수 있다.
컨트롤러(300)는 스캔한 페이지가 더미 페이지인지 여부를 판단할 수 있다(S830). 예를 들어, 페이지 별로 더미 페이지 또는 일반 페이지임을 나타내는 식별 정보가 저장될 수 있고, 컨트롤러(300)는 이러한 식별 정보에 기초하여 해당 페이지가 더미 페이지인지 또는 일반 페이지인지를 판단할 수 있다. 판단 결과, 스캔한 현재 페이지가 더미 페이지가 아닌 경우, 컨트롤러(300)는 다음 페이지를 계속하여 스캔할 수 있다(S840). 여기에서, 다음 페이지는 실질적으로 이전 페이지를 의미할 수 있다. 상술한 단계 S830 및 S840은 스캔한 현재 페이지가 더미 페이지일 때까지 반복 수행될 수 있다.
한편, 스캔한 현재 페이지가 더미 페이지인 경우, 컨트롤러(300)는 현재 더미 페이지에 저장된 P2L 리스트를 읽을 수 있다(S850). 여기에서, P2L 리스트는 현재 더미 페이지 이전의 유효 페이지들에 대한 P2L 리스트일 수 있다. 또한, 컨트롤러(300)는 현재 더미 페이지 이전에 이전 더미 페이지가 존재하는지를 판단할 수 있다(S860). 이전 더미 페이지에 대한 위치 정보는 현재 더미 페이지에 저장될 수 있다. 예를 들어, 하나의 클로즈드 블록에 불연속적으로 생성된 복수의 더미 페이지들이 존재하는 경우, 첫 번째 더미 페이지 이후의 더미 페이지부터는 직전 더미 페이지에 대한 위치 정보 즉, 헤더 정보를 포함할 수 있다. 이에 따라, 컨트롤러(300)는 현재 더미 페이지에 저장된 이전 더미 페이지에 대한 헤더 정보에 기초하여 이전 더미 페이지의 존재 및 위치를 파악할 수 있다.
판단 결과, 이전 더미 페이지가 존재하면, 컨트롤러(300)는 현재 더미 페이지에서 이전 더미 페이지로 점프하여 해당 더미 페이지를 스캔하고(S870), 해당 더미 페이지에 저장된 P2L 리스트를 읽을 수 있다(S850). 즉, 현재 더미 페이지와 이전 더미 페이지 사이의 유효 페이지들은 스캔하지 않는다. 상술한 단계 S850 내지 S870은 이전 더미 페이지가 더 이상 존재하지 않을 때까지 반복 수행될 수 있다.
이전 더미 페이지가 더이상 존재하지 않으면, 컨트롤러(300)는 마지막 더미 페이지 이후의 유효 페이지들을 스캔하여 생성한 P2L 리스트와 더미 페이지들로부터 읽은 P2L 리스트를 이용하여 클로즈드 블록 전체에 대한 최종 P2L 리스트를 생성하고, 생성된 최종 P2L 리스트를 이용하여 랜덤 엑세스 메모리(200)의 어드레스 맵핑 테이블을 복구할 수 있다.
도 9는 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 SSD 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
SSD 컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. SSD 컨트롤러(1100)는 프로세서(1110), 램(1120), 롬(1130), ECC 부(1140), 호스트 인터페이스부(1150) 및 스토리지 인터페이스부(1160)를 포함할 수 있다.
SSD 컨트롤러(1100)는 도 1에 도시된 컨트롤러(100)와 실질적으로 유사하게 동작할 수 있다.
프로세서(1110)는 SSD 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 요청에 따라 저장 매체(1200)에 데이터를 쓰고, 저장 매체(1200)로부터 저장된 데이터를 읽을 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스부(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고, 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 읽히는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 SSD 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC 부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 읽혀진 데이터를 디코딩할 수 있다. ECC 부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스부(1150)는 호스트 장치(1500)와 요청 및 데이터 등을 교환할 수 있다.
스토리지 인터페이스부(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 스토리지 인터페이스부(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 스토리지 인터페이스부(1160)는 저장 매체(1200)와 복수의 채널들(CH0 ~ CHn, n은 2 이상의 정수)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 불휘발성 메모리 장치들(NVM0 ~ NVMn)을 포함할 수 있다. 복수의 불휘발성 메모리 장치들(NVM0 ~ NVMn) 각각은 SSD 컨트롤러(1100)의 제어에 따라 쓰기 동작 및 읽기 동작을 수행할 수 있다. 복수의 불휘발성 메모리 장치들(NVM0 ~ NVMn) 각각은 도 1에 도시된 불휘발성 메모리 장치(300)와 실질적으로 유사하게 구성되고 동작할 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시한 블록도이다.
도 10을 참조하면, 본 실시 예에 따른 데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 기억 장치(2300), 및 입출력 장치(2400)을 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고 받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 기억 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
기억 장치(2300)는 메모리 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 기억 장치(2300)는 도 1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위한 네트워크 인터페이스부(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 랜덤 엑세스 메모리 300: 컨트롤러
200: 랜덤 엑세스 메모리 300: 컨트롤러
Claims (20)
- 쓰기 동작 중인 오픈 블록을 포함하는 불휘발성 메모리 장치; 및
상기 불휘발성 메모리 장치의 동작을 제어하는 컨트롤러를 포함하고,
상기 오픈 블록은 서든 파워 오프가 발생하기 전까지 데이터가 정상적으로 저장된 적어도 하나의 유효 페이지와, 상기 서든 파워 오프에 의해 비정상적인 데이터가 저장된 적어도 하나의 무효 페이지를 포함하며,
상기 컨트롤러는 상기 오픈 블록에 쓰기 동작 중 적어도 1회의 서든 파워 오프가 발생한 후 파워-온 상태가 되면, 상기 오픈 블록을 스캔하여 상기 적어도 하나의 무효 페이지를 검출하고, 상기 무효 페이지 이전의 상기 적어도 하나의 유효 페이지들에 대한 제 1 P2L(Physical address to Logical address) 리스트를 생성하고, 생성된 상기 제 1 P2L 리스트를 상기 무효 페이지에 저장하여 더미 페이지를 생성하여, 상기 오픈 블록이 상기 적어도 하나의 유효 페이지 및 상기 제 1 P2L 리스트가 저장된 상기 더미 페이지를 포함하도록 하는 데이터 저장 장치. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 컨트롤러는 상기 오픈 블록의 마지막 페이지부터 첫 페이지까지 순차적으로 스캔하여 상기 무효 페이지를 검출하는 데이터 저장 장치. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 컨트롤러는 상기 제 1 P2L 리스트를 상기 무효 페이지에 후속하는 빈 페이지에 저장하여 추가 더미 페이지를 생성하는 데이터 저장 장치. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 컨트롤러는 상기 불휘발성 메모리 장치가 상기 더미 페이지에 후속하는 빈 페이지부터 쓰기 동작을 다시 수행하도록 제어하는 데이터 저장 장치. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 더미 페이지의 개수는 상기 무효 페이지의 개수와 동일하거나 또는 많은 데이터 저장 장치. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 오픈 블록의 쓰기 동작이 완료되어 클로즈드 블록이 생성되면,
상기 컨트롤러는 상기 클로즈드 블록의 마지막 페이지부터 상기 더미 페이지까지 순차적으로 스캔하여 상기 마지막 페이지 내지 상기 더미 페이지의 후속 페이지에 대한 제 2 P2L 리스트를 생성하고, 상기 더미 페이지에 저장된 상기 더미 페이지 이전의 페이지들에 대한 상기 제 1 P2L 리스트를 읽어 상기 클로즈드 블록 전체에 대한 최종 P2L 리스트를 생성하는 데이터 저장 장치. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제6항에 있어서,
상기 더미 페이지에 저장된 데이터가 비정상적인 경우,
상기 컨트롤러는 상기 더미 페이지에 저장된 데이터는 무시하고 상기 더미 페이지 이전의 페이지들을 순차적으로 스캔하여 상기 더미 페이지 이전의 페이지들에 대한 상기 제 1 P2L 리스트를 다시 생성하는 데이터 저장 장치. - ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 서든 파워 오프가 시간 차를 두고 복수 회 발생하면,
상기 컨트롤러는 각 서든 파워 오프가 발생할 때마다 대응하는 무효 페이지를 검출하고, 검출된 무효 페이지에 이전 페이지들에 대한 P2L 리스트를 저장하여 더미 페이지를 생성하는 과정을 반복적으로 수행하여 불연속적인 복수의 더미 페이지들을 생성하되, 첫 번째 더미 페이지에 후속하여 생성되는 두 번째 더미 페이지부터 마지막 더미 페이지까지는 직전 더미 페이지에 대한 위치 정보를 저장하는 데이터 저장 장치. - ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제8항에 있어서,
상기 컨트롤러는 상기 직전 더미 페이지에 대한 위치 정보를 이용하여 마지막 더미 페이지부터 첫 번째 더미 페이지까지 스캔하고, 각 더미 페이지 사이의 페이지들은 스캔하지 않는 데이터 저장 장치. - 쓰기 동작 중인 오픈 블록을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치의 동작을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법에 있어서, 상기 오픈 블록은 서든 파워 오프가 발생하기 전까지 데이터가 정상적으로 저장된 적어도 하나의 유효 페이지와, 상기 서든 파워 오프에 의해 비정상적인 데이터가 저장된 적어도 하나의 무효 페이지를 포함하고,
상기 오픈 블록을 스캔하여 무효 페이지를 검출하는 단계;
상기 무효 페이지 이전의 상기 적어도 하나의 유효 페이지들에 대한 제 1 P2L(Physical address to Logical address) 리스트를 생성하는 단계; 및
상기 무효 페이지에 상기 제 1 P2L 리스트를 저장하여 더미 페이지를 생성하여, 상기 오픈 블록이 상기 적어도 하나의 유효 페이지 및 상기 제 1 P2L 리스트가 저장된 상기 더미 페이지를 포함하도록 하는 단계
를 포함하는 데이터 저장 장치의 동작 방법. - ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 오픈 블록을 스캔하는 것은,
상기 오픈 블록에 쓰기 동작 중 서든 파워 오프가 발생한 후 상기 데이터 저장 장치가 다시 파워-온 될 때 수행되는 데이터 저장 장치의 동작 방법. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 제 1 P2L 리스트는 상기 무효 페이지 이전의 페이지들에 저장된 LBA(Logical Block Address) 및 각 페이지들의 물리 어드레스를 이용하여 생성되는 데이터 저장 장치의 동작 방법. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 더미 페이지를 생성하는 단계는,
상기 무효 페이지에 후속하는 빈 페이지에 상기 제 1 P2L 리스트를 저장하여 추가 더미 페이지를 생성하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법. - ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 쓰기 동작과 상기 오픈 블록 스캔은 서로 반대 방향으로 진행되는 데이터 저장 장치의 동작 방법. - ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 더미 페이지를 생성한 후,
상기 무효 페이지에 후속하는 빈 페이지부터 쓰기 동작을 다시 수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법. - ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제15항에 있어서,
상기 빈 페이지부터 쓰기 동작을 다시 수행한 후 상기 오픈 블록에 대한 쓰기 동작이 완료되어 클로즈드 블록이 생성되면,
상기 클로즈드 블록의 마지막 페이지부터 스캔을 시작하는 단계;
현재 페이지가 더미 페이지인지를 판별하는 단계; 및
현재 페이지가 더미 페이지에 해당하면 상기 더미 페이지에 저장된 상기 더미 페이지 이전 페이지들에 대한 상기 제 1 P2L 리스트를 읽는 단계;
를 포함하는 데이터 저장 장치의 동작 방법. - ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제16항에 있어서,
상기 더미 페이지에 저장된 상기 제 1 P2L 리스트를 읽은 후,
이전 더미 페이지가 존재하는지 판별하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법. - ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제17항에 있어서,
상기 이전 더미 페이지가 존재하는지 판별하는 단계 이후,
상기 이전 더미 페이지가 존재하면 현재의 더미 페이지와 이전 더미 페이지 사이의 페이지들은 스캔하지 않고, 이전 더미 페이지를 스캔하여 이전 더미 페이지에 저장된 이전 P2L 리스트를 읽는 단계를 더 포함하는 데이터 저장 장치의 동작 방법. - ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈제17항에 있어서,
상기 이전 더미 페이지가 존재하는지 판별하는 단계 이후,
상기 이전 더미 페이지가 존재하지 않으면 현재의 더미 페이지에 후속하는 페이지들에 대한 제 2 P2L 리스트를 생성하고, 생성된 상기 제 2 P2L 리스트와 현재의 더미 페이지로부터 읽은 상기 제 1 P2L 리스트를 이용하여 상기 클로즈드 블록에 대한 최종 P2L 리스트를 생성하는 단계; 및
생성된 상기 클로즈드 블록에 대한 최종 P2L 리스트를 이용하여 어드레스 맵핑 테이블을 복구하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법. - ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈제16항에 있어서,
상기 현재 페이지가 더미 페이지인지를 판별하는 단계 이후,
상기 현재 페이지가 더미 페이지가 아니면 다음 페이지를 스캔하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160012343A KR102625637B1 (ko) | 2016-02-01 | 2016-02-01 | 데이터 저장 장치 및 그것의 동작 방법 |
| US15/175,998 US9940045B2 (en) | 2016-02-01 | 2016-06-07 | Address mapping table recovery upon power failure |
| CN201610592048.5A CN107025185B (zh) | 2016-02-01 | 2016-07-25 | 数据存储装置及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160012343A KR102625637B1 (ko) | 2016-02-01 | 2016-02-01 | 데이터 저장 장치 및 그것의 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170091389A KR20170091389A (ko) | 2017-08-09 |
| KR102625637B1 true KR102625637B1 (ko) | 2024-01-17 |
Family
ID=59387563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160012343A KR102625637B1 (ko) | 2016-02-01 | 2016-02-01 | 데이터 저장 장치 및 그것의 동작 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9940045B2 (ko) |
| KR (1) | KR102625637B1 (ko) |
| CN (1) | CN107025185B (ko) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI546666B (zh) * | 2014-11-03 | 2016-08-21 | 慧榮科技股份有限公司 | 資料儲存裝置以及快閃記憶體控制方法 |
| KR20190061942A (ko) * | 2017-11-28 | 2019-06-05 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
| TWI653533B (zh) * | 2017-03-07 | 2019-03-11 | 慧榮科技股份有限公司 | 資料儲存裝置以及其操作方法 |
| KR102259256B1 (ko) * | 2017-05-16 | 2021-06-02 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
| KR102410296B1 (ko) * | 2017-11-06 | 2022-06-20 | 에스케이하이닉스 주식회사 | 컨트롤러 및 컨트롤러의 동작방법 |
| KR102415218B1 (ko) * | 2017-11-24 | 2022-07-01 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
| TWI733964B (zh) * | 2017-12-13 | 2021-07-21 | 英業達股份有限公司 | 記憶體整體測試之系統及其方法 |
| KR20190075563A (ko) * | 2017-12-21 | 2019-07-01 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
| KR102430798B1 (ko) * | 2018-01-11 | 2022-08-10 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
| KR102578191B1 (ko) | 2018-04-09 | 2023-09-14 | 에스케이하이닉스 주식회사 | 리커버리 성능이 최적화된 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 |
| CN108681509B (zh) * | 2018-04-20 | 2022-04-08 | 江苏华存电子科技有限公司 | 一种快速建立闪存映射表的方法 |
| CN110459256A (zh) | 2018-05-08 | 2019-11-15 | 美光科技公司 | 动态p2l异步功率损耗降低 |
| KR20200019429A (ko) * | 2018-08-14 | 2020-02-24 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작방법 |
| US11112997B2 (en) * | 2018-08-21 | 2021-09-07 | Samsung Electronics Co., Ltd. | Storage device and operating method thereof |
| KR102590886B1 (ko) * | 2018-10-30 | 2023-10-19 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
| KR102102248B1 (ko) * | 2018-12-05 | 2020-04-20 | 성균관대학교산학협력단 | 솔리드 스테이트 드라이브 에뮬레이터의 동작 테스트 방법 |
| KR102637478B1 (ko) | 2018-12-05 | 2024-02-15 | 삼성전자주식회사 | 오픈 채널 솔리드 스테이트 드라이브, 이를 포함하는 비휘발성 메모리 시스템 및 오픈 채널 솔리드 스테이트 드라이브의 파워 로스 프로텍션 방법 |
| JP6708762B1 (ja) * | 2019-01-29 | 2020-06-10 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
| KR20200113047A (ko) * | 2019-03-20 | 2020-10-06 | 삼성전자주식회사 | 오픈 채널 스토리지 장치의 동작 방법 |
| TWI745695B (zh) * | 2019-05-22 | 2021-11-11 | 慧榮科技股份有限公司 | 用來進行無預警斷電復原管理之方法、記憶裝置及其控制器以及電子裝置 |
| CN112286721A (zh) * | 2019-07-23 | 2021-01-29 | 慧荣科技股份有限公司 | 瞬间断电回复处理方法及计算机可读取存储介质以及装置 |
| CN112306742A (zh) * | 2019-07-23 | 2021-02-02 | 慧荣科技股份有限公司 | 瞬间断电回复处理方法及计算机可读取存储介质以及装置 |
| KR20220007300A (ko) * | 2020-07-10 | 2022-01-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
| US11494111B2 (en) * | 2020-12-17 | 2022-11-08 | Micron Technology, Inc. | Data operation based on valid memory unit count |
| US20220222008A1 (en) * | 2021-01-14 | 2022-07-14 | Silicon Motion, Inc. | Method for managing flash memory module and associated flash memory controller and memory device |
| CN114911631B (zh) * | 2022-07-18 | 2022-10-21 | 深圳市泛联信息科技有限公司 | 基于持久内存技术的全局资源管理方法及系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150186224A1 (en) * | 2013-12-26 | 2015-07-02 | Silicon Motion, Inc. | Data storage device and flash memory control method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101231618B (zh) * | 2002-10-02 | 2012-06-13 | 松下电器产业株式会社 | 非易失性存储器装置的控制方法 |
| KR100706808B1 (ko) * | 2006-02-03 | 2007-04-12 | 삼성전자주식회사 | 쓰기 버퍼로서 동작하는 불 휘발성 메모리를 구비한 데이터저장 장치 및 그것의 블록 회수 방법 |
| KR101437397B1 (ko) * | 2007-10-31 | 2014-09-05 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 관리 방법 및 맵핑 테이블업데이트 방법 |
| US9612954B2 (en) * | 2008-12-31 | 2017-04-04 | Micron Technology, Inc. | Recovery for non-volatile memory after power loss |
| US8296503B2 (en) * | 2009-05-26 | 2012-10-23 | Mediatek Inc. | Data updating and recovering methods for a non-volatile memory array |
| US8990476B2 (en) * | 2009-10-01 | 2015-03-24 | Micron Technology, Inc. | Power interrupt management |
| CN103530062B (zh) * | 2012-07-03 | 2016-12-21 | 群联电子股份有限公司 | 数据存储方法、存储器控制器与存储器存储装置 |
| KR102015053B1 (ko) * | 2013-02-20 | 2019-08-27 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 데이터 처리 방법 |
| KR102025180B1 (ko) * | 2013-08-08 | 2019-09-26 | 삼성전자주식회사 | 스토리지 시스템 및 그것의 쓰기 방법 |
| KR102233808B1 (ko) * | 2014-03-14 | 2021-03-30 | 삼성전자주식회사 | 저장 장치 및 그것의 테이블 관리 방법 |
-
2016
- 2016-02-01 KR KR1020160012343A patent/KR102625637B1/ko active IP Right Grant
- 2016-06-07 US US15/175,998 patent/US9940045B2/en active Active
- 2016-07-25 CN CN201610592048.5A patent/CN107025185B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150186224A1 (en) * | 2013-12-26 | 2015-07-02 | Silicon Motion, Inc. | Data storage device and flash memory control method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107025185B (zh) | 2020-09-11 |
| CN107025185A (zh) | 2017-08-08 |
| KR20170091389A (ko) | 2017-08-09 |
| US20170220274A1 (en) | 2017-08-03 |
| US9940045B2 (en) | 2018-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102625637B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR102233400B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20180121187A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| US10268540B2 (en) | Data storage device and operating method thereof | |
| US9606811B2 (en) | Operating method of data storage device | |
| US20160179596A1 (en) | Operating method of data storage device | |
| US20160062690A1 (en) | Data storage device, data processing system including the same, and operating method thereof | |
| KR102558901B1 (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
| US10083114B2 (en) | Data storage device and operating method thereof | |
| KR20170111386A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20200006379A (ko) | 컨트롤러 및 그것의 동작방법 | |
| CN107045484B (zh) | 数据存储装置 | |
| KR20200129863A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| US10191790B2 (en) | Data storage device and error recovery method thereof | |
| KR20170094674A (ko) | 데이터 저장 장치 | |
| US10691352B2 (en) | Data storage device and method of operating the same | |
| US11055020B2 (en) | Data storage device sharing operations with another data storage device and method of operating the same | |
| KR20210080967A (ko) | 컨트롤러 및 컨트롤러의 동작방법 | |
| KR20210060867A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20170031311A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| US10037151B2 (en) | Data storage device performing pattern identification operation, operating method thereof, and data processing system including the same | |
| US11392310B2 (en) | Memory system and controller | |
| KR20150102329A (ko) | 데이터 저장 장치 | |
| CN108509295B (zh) | 存储器系统的操作方法 | |
| KR20200113991A (ko) | 컨트롤러 및 메모리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |