TWI546666B - 資料儲存裝置以及快閃記憶體控制方法 - Google Patents

資料儲存裝置以及快閃記憶體控制方法 Download PDF

Info

Publication number
TWI546666B
TWI546666B TW103138009A TW103138009A TWI546666B TW I546666 B TWI546666 B TW I546666B TW 103138009 A TW103138009 A TW 103138009A TW 103138009 A TW103138009 A TW 103138009A TW I546666 B TWI546666 B TW I546666B
Authority
TW
Taiwan
Prior art keywords
page
flash memory
physical
receiving block
data
Prior art date
Application number
TW103138009A
Other languages
English (en)
Other versions
TW201617876A (zh
Inventor
林文生
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW103138009A priority Critical patent/TWI546666B/zh
Priority to CN201410758508.8A priority patent/CN105740157B/zh
Priority to US14/839,138 priority patent/US9870321B2/en
Publication of TW201617876A publication Critical patent/TW201617876A/zh
Application granted granted Critical
Publication of TWI546666B publication Critical patent/TWI546666B/zh
Priority to US15/837,782 priority patent/US10540289B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1435—Saving, restoring, recovering or retrying at system level using file system or storage system metadata
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Description

資料儲存裝置以及快閃記憶體控制方法
本發明係有關於資料儲存裝置，特別有關於快閃記憶體(flash memory)控制技術。
現今資料儲存裝置常以快閃記憶體(flash memory)為儲存媒體，常見型式包括非及閘型快閃記憶體(即NAND flash)…等。
快閃記憶體常用作記憶卡(memory card)、通用序列匯流排閃存裝置(USB flash device)、固態硬碟(SSD)...等產品。另外有一種應用是採多晶片封裝、將快閃記憶體與其控制器包裝在一起-稱為嵌入式快閃記憶體模組(如eMMC)。
快閃記憶體的實體空間通常包括複數個區塊(blocks)。各區塊包括複數頁(pages)。一區塊需要完整抹除(erase)後方能被重新配置。快閃記憶體之資料更新並非對同樣儲存空間作複寫，而是將更新資料儲存在閒置空間，至於舊儲存內容則轉為無效。快閃記憶體如此操作特性使得其儲存空間之管理明顯複雜、且不同於其他類型的儲存記憶元件。針對快閃記憶體而特別設計的快閃記憶體控制器相應產生。特別是，快閃記憶體的操作特性會使得主機端邏輯位址與快閃記憶體 端物理位址之間的映射資訊更難管理。
為了方便管理快閃記憶體空間，針對快閃記憶體設計的控制單元通常將主機端以及快閃記憶端之間的物理-邏輯位址映射局部動態維護於一隨機存取記憶體(如，一SRAM)上，再自該隨機存取記憶體上傳至快閃記憶體作非揮發式儲存。但是，如此設計若遭遇斷電事件，隨機存取記憶體上所記憶的映射資料也會消失。如何在復電時修復隨機存取記憶體提供正確的映射資料為本技術領域一項重要課題。
針對快閃記憶體所實現的資料儲存裝置，本發明揭露技術係於復電操作中修復該資料儲存裝置之隨機存取記憶體，使該隨機存取記憶體正確提供該快閃記憶體與一主機之間的物理-邏輯位址映射資料。
根據本發明一種實施方式所實現的一資料儲存裝置包括：一快閃記憶體以及一控制單元。該快閃記憶體包括劃分為複數區塊的儲存空間，且各區塊更劃分為複數頁。該控制單元包括一微控制器以及一隨機存取記憶體，耦接於一主機與該快閃記憶體之間。該微控制器係運作來在一復電操作將該等區塊之間的一資料接收區塊上一最末寫入頁之資料複製於該資料接收區塊形成一複製頁。該微控制器更運作來在該復電操作不以該最末寫入頁之映射資訊重建一物理-邏輯位址映射表，而是延至該複製頁形成後，以該複製頁的映射資訊重建該物理-邏輯位址映射表。該微控制器係運作來在該隨機存取記憶體上對應該資料接收區塊供應該物理-邏輯位址映射表。該 微控制器係運作來根據該物理-邏輯位址映射表更新該快閃記憶體所載的一邏輯-物理位址映射表。
根據本發明一種實施方式所實現的快閃記憶體控制方法包括以下步驟：在一復電操作將一快閃記憶體的複數區塊之間的一資料接收區塊上一最末寫入頁之資料複製於該資料接收區塊形成一複製頁；以及，在該復電操作不以該最末寫入頁之映射資訊重建一物理-邏輯位址映射表，而是延至該複製頁形成後，以該複製頁的映射資訊重建該物理-邏輯位址映射表。該物理-邏輯位址映射表係對應該資料接收區塊供應於一隨機存取記憶體上，以用於更新該快閃記憶體所載的一邏輯-物理位址映射表。
下文特舉實施例，並配合所附圖示，詳細說明本發明內容。
100‧‧‧快閃記憶體
200‧‧‧資料儲存裝置
202‧‧‧快閃記憶體
204‧‧‧控制單元
206‧‧‧主機
210‧‧‧系統內程式區塊
212‧‧‧系統資訊區塊
214‧‧‧閒置區塊
216‧‧‧資料區塊
220‧‧‧微控制器
222‧‧‧隨機存取記憶體
224‧‧‧錯誤檢查校正引擎
226‧‧‧唯讀記憶體
302‧‧‧標示映射資訊重建範圍
BLK1、BLK2…BLKN‧‧‧區塊
BLK_C‧‧‧資料接收區塊
Cpage-1、Cpage、Cpage+1、Cpage+2‧‧‧頁編號，其中Cpage為BLK_C最末寫入頁
F2H‧‧‧物理-邏輯位址映射表
H2F‧‧‧邏輯-物理位址映射表
S402…S418‧‧‧步驟
SPOR‧‧‧非預期斷電事件
第1圖根據本發明一種實施方式圖解一快閃記憶體(flash memory)的架構；第2圖圖解根據本發明一種實施方式所實現的一資料儲存裝置200；第3圖根據本發明一種實施方式拆解復電操作下該資料接收區塊BLK_C的物理-邏輯位址映射表F2H重建動作；以及第4圖將以上復電操作以流程圖作說明，描述該資料接收區塊BLK_C的物理-邏輯位址映射表F2H重建。
以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
第1圖根據本發明一種實施方式圖解一快閃記憶體(flash memory)的架構。一快閃記憶體100的儲存空間係劃分為複數個區塊(blocks，圖示符號為BLK1、BLK2…BLKN…)，各區塊BLK之空間更劃分為複數頁(pages)。快閃記憶體100之物理空間規劃係與主機端的邏輯位址有對應關係(即映射資訊)，係主機端對快閃記憶體100的操作基準。
第2圖圖解根據本發明一種實施方式所實現的一資料儲存裝置200，其中包括一快閃記憶體202以及一控制單元204。控制單元204包括根據一主機206所下達的指令操作該快閃記憶體202。
快閃記憶體202之空間係規劃如下：系統內程式區塊210、系統資訊區塊212、閒置區塊214、資料接收區塊BLK_C、資料區塊216。系統內程式區塊210用於儲存系統內程式(in-system programs)。系統資訊區塊212存有一邏輯-物理位址映射表H2F，顯示主機206端所使用的邏輯位址如何映射至該快閃記憶體202之儲存空間。資料接收區塊BLK_C係由閒置區塊214供應，不再用作接收資料後將推入資料區塊216中。
控制單元204包括一微控制器220、一隨機存取記憶體222(如SRAM)、一錯誤檢查校正引擎224(如ecc engine)以及一唯讀記憶體226。唯讀記憶體226存有唯讀程式碼(如，ROM code)。微控制器220係藉由執行該唯讀記憶體226所載之唯讀 程式碼或/以及該快閃記憶體202系統內程式區塊210所載之系統內程式運作。微控制器220係運作來在隨機存取記憶體222上對應該資料接收區塊BLK_C供應一物理-邏輯位址映射表F2H，顯示該資料接收區塊BLK_C各頁之邏輯位址配置，並用於更新該快閃記憶體202所載的該邏輯-物理位址映射表H2F。微控制器220更運作來操作該錯誤檢查校正引擎224。
如圖所示，資料接收區塊BLK_C之資料接收可能受一非預期斷電事件SPOR打斷，最末寫入頁為Cpage。在一復電操作，微控制器220係運作來將該資料接收區塊BLK_C該最末寫入頁Cpage之資料複製於該資料接收區塊BLK_C形成一複製頁Cpage+2。在該復電操作，該微控制器220並不以該最末寫入頁Cpage之映射資訊重建該物理-邏輯位址映射表F2H，而是延至該複製頁Cpage+2形成後，以該複製頁Cpage+2的映射資訊重建該物理-邏輯位址映射表F2H。如此一來，重建的物理-邏輯位址映射表F2H顯示因該非預期斷電事件SPOR而不穩靠的該最末寫入頁Cpage不使用，而是以穩靠的複製頁Cpage+2作同樣的資料儲存。在一種實施方式中，該微控制器220係運作來在該復電操作逐頁讀取該資料接收區塊BLK_C，至讀取到空白頁時，判定該空白頁前一頁為該最末寫入頁Cpage。在實際操作下，因非預期斷電事件SPOR而不穩靠的最末寫入頁Cpage有可能是完全損壞，或是只能經受一次讀取操作，再來的讀取操作都無法順利通過ecc程序。
在一種實施方式中，該微控制器220更運作來在該復電操作中寫入虛置資料(dummy page)至該最末寫入頁Cpage 的下一頁Cpage+1，以避開使用可能因該非預期斷電事件SPOR而不穩靠的儲存空間Cpage+1。該複製頁Cpage+2係上述虛置資料之寫入空間Cpage+1的下一頁。該微控制器220可在寫入上述虛置資料至該最末寫入頁Cpage的下一頁Cpage+1之前，以先於該最末寫入頁Cpage的映射資訊重建該物理-邏輯位址映射表F2H；即以該資料接收區塊BLK_C第一頁至該最末寫入頁Cpage之前一頁Cpage-1之映射資訊作該物理-邏輯位址映射表F2H之重建。
在一種實施方式中，該微控制器220係運作來在該復電操作逐頁讀取該資料接收區塊BLK_C、並以該錯誤檢查校正引擎224校錯所讀取的各頁。該微控制器220更可於有任一頁不通過校錯時決定不續用該資料接收區塊BLK_C。
在一種實施方式中，該微控制器220係運作來在該復電操作判定一特定讀取頁通過校錯時，以該特定讀取頁的前一頁的映射資訊重建該物理-邏輯位址映射表F2H；該特定讀取頁為該最末寫入頁Cpage、或於該資料接收區塊BLK_C先於該最末寫入頁Cpage。例如，該資料接收區塊BLK_C第一頁之映射資訊係在隨後之第二頁通過校錯時重建至該物理-邏輯位址映射表F2H，該資料接收區塊BLK_C第二頁之映射資訊係在隨後之第三頁通過校錯時重建至該物理-邏輯位址映射表F2H，以此類推，直至該資料接收區塊BLK_C頁Cpage-1之映射資訊在隨後之最末寫入頁Cpage通過校錯時重建至該物理-邏輯位址映射表F2H。
根據本發明一種實施方式，第3圖拆解復電操作下 該資料接收區塊BLK_C的物理-邏輯位址映射表F2H重建動作。如圖所示，非預期復電操作SPOR發生時，資料接收區塊BLK_C之最末寫入頁標號為Cpage。復電後，先於該最末寫入頁Cpage的映射資訊(即標號302所示範圍之映射資訊)用作該物理-邏輯位址映射表F2H重建。接著，虛置資料填入該最末寫入頁Cpage的下一頁Cpage+1。在填入虛置資料後，最末寫入頁Cpage之資料複製於上述虛置資料寫入空間Cpage+1的下一頁Cpage+2，形成一複製頁，用於該物理-邏輯位址映射表F2H之重建。
第4圖將以上復電操作以流程圖作說明，描述該資料接收區塊BLK_C的物理-邏輯位址映射表F2H重建。
步驟S402，處理頁初始化為該資料接收區塊BLK_C的第一頁。步驟S404讀取處理頁並操作該錯誤檢查校正引擎224對處理頁作校錯。倘若處理頁不通過校錯(如，發生UECC)，流程進入步驟S406，決定該資料接收區塊BLK_C不再續用。倘若處理頁通過校錯，步驟S408以處理頁的前一頁的映射資訊重建該物理-邏輯位址映射表F2H，並更新該處理頁，對下一頁重複步驟S404。直至處理頁為空白頁，流程進行步驟S410，判定該空白處理頁前一頁為該資料接收區塊BLK_C的最末寫入頁Cpage，並將虛置資料填入該最末寫入頁Cpage的下一頁Cpage+1。步驟S412讀取該最末寫入頁Cpage並操作該錯誤檢查校正引擎224對該最末寫入頁Cpage作校錯。倘若該最末寫入頁Cpage通過校錯，流程係以步驟S414將該最末寫入頁Cpage之資料複製上述虛置資料之寫入空間Cpage+1的下一頁 Cpage+2，形成一複製頁。隨後流程進行步驟S416，以該複製頁Cpage+2的映射資訊重建該物理-邏輯位址映射表F2H。倘若步驟S412顯示該最末寫入頁Cpage不通過校錯(如，發生UECC)，流程進入步驟S418，決定該資料接收區塊BLK_C不再續用。
基於以上技術內容，本案更涉及快閃記憶體的控制方法，不限定以特定架構的控制單元實現。此外，其他採用同樣概念控制一快閃記憶體的技術都屬於本案所欲保護的範圍。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧資料儲存裝置
202‧‧‧快閃記憶體
204‧‧‧控制單元
206‧‧‧主機
210‧‧‧系統內程式區塊
212‧‧‧系統資訊區塊
214‧‧‧閒置區塊
216‧‧‧資料區塊
220‧‧‧微控制器
222‧‧‧隨機存取記憶體
224‧‧‧錯誤檢查校正引擎
226‧‧‧唯讀記憶體
BLK_C‧‧‧資料接收區塊
Cpage-1、Cpage、Cpage+1、Cpage+2‧‧‧頁編號，其中Cpage為BLK_C最末寫入頁
F2H‧‧‧物理-邏輯位址映射表
H2F‧‧‧邏輯-物理位址映射表
SPOR‧‧‧非預期斷電事件

Claims (14)

  1. 一種資料儲存裝置，包括：一快閃記憶體，包括劃分為複數區塊的儲存空間，且各區塊更劃分為複數頁；以及一控制單元，包括一微控制器以及一隨機存取記憶體，耦接於一主機與該快閃記憶體之間；其中：該微控制器係運作來在一復電操作將該等區塊之間的一資料接收區塊上一最末寫入頁之資料複製於該資料接收區塊形成一複製頁；該微控制器係運作來在該復電操作不以該最末寫入頁之映射資訊重建一物理-邏輯位址映射表，而是延至該複製頁形成後，以該複製頁的映射資訊重建該物理-邏輯位址映射表；該微控制器係運作來在該隨機存取記憶體上對應該資料接收區塊供應該物理-邏輯位址映射表；且該微控制器係運作來根據該物理-邏輯位址映射表更新該快閃記憶體所載的一邏輯-物理位址映射表。
  2. 如申請專利範圍第1項所述之資料儲存裝置，其中：該微控制器係運作來在該復電操作寫入虛置資料至該最末寫入頁的下一頁。
  3. 如申請專利範圍第2項所述之資料儲存裝置，其中：該複製頁係形成於上述虛置資料之寫入空間的下一頁。
  4. 如申請專利範圍第3項所述之資料儲存裝置，其中： 該微控制器係運作來在寫入上述虛置資料至該最末寫入頁的下一頁之前，以先於該最末寫入頁的映射資訊重建該物理-邏輯位址映射表。
  5. 如申請專利範圍第4項所述之資料儲存裝置，其中：該控制單元更包括一錯誤檢查校正引擎；該微控制器係運作來在該復電操作逐頁讀取該資料接收區塊、並以該錯誤檢查校正引擎校錯所讀取的各頁，該微控制器更於有任一頁不通過校錯時決定不續用該資料接收區塊。
  6. 如申請專利範圍第5項所述之資料儲存裝置，其中：該微控制器係運作來在該復電操作判定一特定讀取頁通過校錯時，以該特定讀取頁的前一頁的映射資訊重建該物理-邏輯位址映射表；且該特定讀取頁為該最末寫入頁、或於該資料接收區塊先於該最末寫入頁。
  7. 如申請專利範圍第1項所述之資料儲存裝置，其中：該微控制器係運作來在該復電操作逐頁讀取該資料接收區塊至讀取到空白頁時，判定該空白頁前一頁為該最末寫入頁。
  8. 一種快閃記憶體控制方法，包括：在一復電操作將一快閃記憶體的複數區塊之間的一資料接收區塊上一最末寫入頁之資料複製於該資料接收區塊形成一複製頁；以及 在該復電操作不以該最末寫入頁之映射資訊重建一物理-邏輯位址映射表，而是延至該複製頁形成後，以該複製頁的映射資訊重建該物理-邏輯位址映射表；其中，該物理-邏輯位址映射表係對應該資料接收區塊供應於一隨機存取記憶體上，以用於更新該快閃記憶體所載的一邏輯-物理位址映射表。
  9. 如申請專利範圍第8項所述之快閃記憶體控制方法，更包括：在該復電操作寫入虛置資料至該最末寫入頁的下一頁。
  10. 如申請專利範圍第9項所述之快閃記憶體控制方法，其中：該複製頁係形成於上述虛置資料之寫入空間的下一頁。
  11. 如申請專利範圍第10項所述之快閃記憶體控制方法，更包括：在寫入上述虛置資料至該最末寫入頁的下一頁之前，以先於該最末寫入頁的映射資訊重建該物理-邏輯位址映射表。
  12. 如申請專利範圍第11項所述之快閃記憶體控制方法，更包括：供應一錯誤檢查校正引擎；在該復電操作逐頁讀取該資料接收區塊、並以該錯誤檢查校正引擎校錯所讀取的各頁，且於有任一頁不通過校錯時決定不續用該資料接收區塊。
  13. 如申請專利範圍第12項所述之快閃記憶體控制方法，更包括： 在該復電操作判定一特定讀取頁通過校錯時，以該特定讀取頁的前一頁的映射資訊重建該物理-邏輯位址映射表，其中，該特定讀取頁為該最末寫入頁、或於該資料接收區塊先於該最末寫入頁。
  14. 如申請專利範圍第8項所述之快閃記憶體控制方法，更包括：在該復電操作逐頁讀取該資料接收區塊至讀取到空白頁時，判定該空白頁前一頁為該最末寫入頁。
TW103138009A 2014-11-03 2014-11-03 資料儲存裝置以及快閃記憶體控制方法 TWI546666B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW103138009A TWI546666B (zh) 2014-11-03 2014-11-03 資料儲存裝置以及快閃記憶體控制方法
CN201410758508.8A CN105740157B (zh) 2014-11-03 2014-12-11 数据储存装置以及快闪存储器控制方法
US14/839,138 US9870321B2 (en) 2014-11-03 2015-08-28 Data storage device and flash memory control method
US15/837,782 US10540289B2 (en) 2014-11-03 2017-12-11 Data storage device and flash memory control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103138009A TWI546666B (zh) 2014-11-03 2014-11-03 資料儲存裝置以及快閃記憶體控制方法

Publications (2)

Publication Number Publication Date
TW201617876A TW201617876A (zh) 2016-05-16
TWI546666B true TWI546666B (zh) 2016-08-21

Family

ID=55852781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138009A TWI546666B (zh) 2014-11-03 2014-11-03 資料儲存裝置以及快閃記憶體控制方法

Country Status (3)

Country Link
US (2) US9870321B2 (zh)
CN (1) CN105740157B (zh)
TW (1) TWI546666B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587135B (zh) * 2016-11-23 2017-06-11 群聯電子股份有限公司 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI658361B (zh) * 2017-09-05 2019-05-01 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10073769B2 (en) 2015-10-15 2018-09-11 Silicon Motion, Inc. Data storage device and data maintenance method thereof
TWI537729B (zh) 2015-10-15 2016-06-11 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
TWI646461B (zh) * 2016-10-12 2019-01-01 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
TWI587132B (zh) * 2016-01-21 2017-06-11 瑞昱半導體股份有限公司 記憶體裝置以及映射表保證方法
KR20180041428A (ko) * 2016-10-14 2018-04-24 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그의 동작 방법
CN106598493A (zh) * 2016-11-30 2017-04-26 郑州云海信息技术有限公司 一种固态硬盘地址映射表管理方法
TWI659307B (zh) 2017-01-06 2019-05-11 慧榮科技股份有限公司 資料儲存裝置以及快閃記憶體控制方法
TWI653533B (zh) * 2017-03-07 2019-03-11 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
TWI613652B (zh) * 2017-03-27 2018-02-01 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
TWI639917B (zh) 2017-04-25 2018-11-01 慧榮科技股份有限公司 資料儲存裝置及映射表重建方法
KR20180128588A (ko) * 2017-05-24 2018-12-04 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
CN107656875B (zh) * 2017-09-15 2020-05-15 至誉科技（武汉）有限公司 作为系统盘的固态硬盘缩短上电时间的方法及系统
KR102457564B1 (ko) * 2017-09-20 2022-10-21 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
JP6785205B2 (ja) * 2017-09-21 2020-11-18 キオクシア株式会社 メモリシステムおよび制御方法
CN109582599B (zh) * 2017-09-29 2023-12-22 上海宝存信息科技有限公司 数据储存装置以及非挥发式存储器操作方法
US10970226B2 (en) 2017-10-06 2021-04-06 Silicon Motion, Inc. Method for performing access management in a memory device, associated memory device and controller thereof, and associated electronic device
TWI646535B (zh) * 2017-12-27 2019-01-01 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體操作方法
TWI645404B (zh) * 2017-12-28 2018-12-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體操作方法
KR20190100782A (ko) * 2018-02-21 2019-08-29 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR20200033625A (ko) * 2018-09-20 2020-03-30 에스케이하이닉스 주식회사 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
TWI704456B (zh) * 2018-11-22 2020-09-11 慧榮科技股份有限公司 資料儲存裝置與資料存取方法
JP6708762B1 (ja) * 2019-01-29 2020-06-10 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN111611178B (zh) * 2019-02-26 2023-05-26 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
KR20200113992A (ko) * 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치
CN112286721A (zh) * 2019-07-23 2021-01-29 慧荣科技股份有限公司 瞬间断电回复处理方法及计算机可读取存储介质以及装置
CN113051184B (zh) * 2019-12-27 2024-02-20 兆易创新科技集团股份有限公司 一种数据读取的方法、装置、电子设备及存储介质
CN115563026B (zh) * 2022-12-07 2023-04-14 合肥康芯威存储技术有限公司 一种映射表的重建方法及数据存储设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085879B2 (en) * 2002-02-27 2006-08-01 Microsoft Corporation Dynamic data structures for tracking data stored in a flash memory device
WO2005069288A1 (en) * 2004-01-19 2005-07-28 Trek 2000 International Ltd. Portable data storage device using a memory address mapping table
US7246195B2 (en) 2004-12-30 2007-07-17 Intel Corporation Data storage management for flash memory devices
GB2426360A (en) * 2005-05-18 2006-11-22 Symbian Software Ltd Reorganisation of memory for conserving power in a computing device
TW200805394A (en) * 2006-07-07 2008-01-16 Alcor Micro Corp Memory storage device and the read/write method thereof
FR2907559B1 (fr) * 2006-10-19 2009-02-13 Essilor Int Composant optique elecro-commandable comprenant un ensemble de cellules
US8732388B2 (en) * 2008-09-16 2014-05-20 Micron Technology, Inc. Embedded mapping information for memory devices
US8266365B2 (en) * 2008-12-17 2012-09-11 Sandisk Il Ltd. Ruggedized memory device
CN101876949B (zh) * 2009-11-30 2012-04-25 威盛电子股份有限公司 数据储存系统与方法
TWI457941B (zh) 2010-06-25 2014-10-21 Macronix Int Co Ltd 區塊為基礎快閃記憶體之位元組存取的方法與裝置
CN101930404B (zh) * 2010-08-27 2012-11-21 威盛电子股份有限公司 存储装置及其操作方法
US8671241B2 (en) * 2011-09-13 2014-03-11 Dell Products Lp Systems and methods for using reserved solid state nonvolatile memory storage capacity for system reduced power state
TWI544334B (zh) 2012-05-30 2016-08-01 慧榮科技股份有限公司 資料儲存裝置與資料儲存裝置操作方法
CN103970669A (zh) * 2013-02-06 2014-08-06 Lsi公司 用于加速在固态设备中的回收操作的物理到逻辑地址映射
US9454474B2 (en) * 2013-03-05 2016-09-27 Western Digital Technologies, Inc. Methods, devices and systems for two stage power-on map rebuild with free space accounting in a solid state drive
US20140304453A1 (en) * 2013-04-08 2014-10-09 The Hong Kong Polytechnic University Effective Caching for Demand-based Flash Translation Layers in Large-Scale Flash Memory Storage Systems
CN103425600B (zh) * 2013-08-23 2016-01-20 中国人民解放军国防科学技术大学 一种固态盘闪存转换层中的地址映射方法
US9519577B2 (en) * 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
KR102625637B1 (ko) * 2016-02-01 2024-01-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587135B (zh) * 2016-11-23 2017-06-11 群聯電子股份有限公司 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI658361B (zh) * 2017-09-05 2019-05-01 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置

Also Published As

Publication number Publication date
US10540289B2 (en) 2020-01-21
US20180101481A1 (en) 2018-04-12
US20160124820A1 (en) 2016-05-05
CN105740157B (zh) 2018-11-16
TW201617876A (zh) 2016-05-16
US9870321B2 (en) 2018-01-16
CN105740157A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
TWI546666B (zh) 資料儲存裝置以及快閃記憶體控制方法
TWI570737B (zh) 資料儲存裝置以及快閃記憶體控制方法
JP5984989B2 (ja) オンチップのｎａｎｄ型フラッシュメモリおよびその不良ブロック管理方法
TWI696915B (zh) 提高重建效率的記憶體系統和操作方法
JP4524309B2 (ja) フラッシュメモリ用のメモリコントローラ
TWI522804B (zh) 快閃記憶體控制器以及資料儲存裝置以及快閃記憶體控制方法
JP4245585B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
US20070083697A1 (en) Flash memory management
US20140143634A1 (en) Non-regular parity distribution detection via metadata tag
US9058255B2 (en) Solid state drive and method for constructing logical-to-physical table thereof
JP2008198310A (ja) ビットエラーの修復方法および情報処理装置
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US8607123B2 (en) Control circuit capable of identifying error data in flash memory and storage system and method thereof
CN113031856A (zh) 存储器子系统中的断电数据保护
TWI501249B (zh) 晶片上之反及閘快閃記憶體及其損壞區塊管理方法
TW201628007A (zh) 資料儲存裝置以及快閃記憶體控制方法
JP2007034581A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2006221334A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2012068765A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP2012037971A (ja) メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法
JP2008192053A (ja) 不揮発性半導体メモリのデータ修復システム
TWI476589B (zh) 記憶體編程方法及應用其之快閃記憶體裝置