CN105321565A - 有源驱动器和具有该有源驱动器的半导体器件 - Google Patents

Abstract

一种有源驱动器包括：镜像电路，适于利用外部电压产生驱动电压和灌入电压；第一重置电路，适于在待机模式下输出逻辑高电平的驱动电压；第二重置电路，适于在从待机模式变为激活模式时，响应于灌入电压而使驱动电压转变为逻辑低电平；以及输出电路，适于在从待机模式变为激活模式时，响应于驱动电压而输出外部电压作为内部电压。

Description

有源驱动器和具有该有源驱动器的半导体器件

相关申请的交叉引用

本申请要求于2014年5月28日提交的韩国专利申请第10-2014-0064723号的优先权，其整体内容通过引用合并与此。

技术领域

本发明的各种示例性实施例涉及有源驱动器和具有该有源驱动器的半导体器件，更具体地，涉及输出半导体器件的内部电压的有源驱动器。

背景技术

半导体器件包括用于向其内部电路供给稳定电源和地电压的内部电压生成器。

当半导体器件没有执行数据输入和输出操作时，内部电压生成器操作在待机模式(待机状态)下，并且当半导体器件正在执行数据输入和输出操作时，内部电压生成器操作在激活模式下。因此，内部电压生成器通常包括有源驱动器和待机驱动器二者。

当从待机模式变为激活模式时，由于有源驱动器的结构和操作特性，有源驱动器的输出电压电平可能在回弹到正常电平之前临时下降。电源中的这种不需要的电压下降可能导致半导体器件内的操作问题。因此期望找到对该问题的解决方案。

发明内容

本发明的示例性实施例涉及具有提高的响应速度的有源驱动器和具有该有源驱动器的半导体器件。

本发明的一个实施例提供了一种有源驱动器，其包括：镜像电路，适于利用外部电压产生驱动电压和灌入电压(sinkvoltage)；第一重置电路，适于在待机模式下输出逻辑高电平的驱动电压；第二重置电路，适于在从待机模式变为激活模式时响应于灌入电压而使驱动电压转变为逻辑低电平；以及输出电路，适于在从待机模式变为激活模式时响应于驱动电压而输出外部电压作为内部电压。

本发明的另一实施例提供了一种半导体器件，其包括：内部电路，数据储存于其中；以及内部电压生成器，适于在从待机模式变为激活模式时向内部电路供给内部电压，其中内部电压生成器包括：镜像电路，适于利用外部电压产生驱动电压和灌入电压；第一重置电路，适于在待机模式下输出逻辑高电平的驱动电压；第二重置电路，适于在从待机模式变为激活模式时响应于灌入电压而使驱动电压转变为逻辑低电平状态；以及输出电路，适于在从待机模式变为激活模式时响应于驱动电压而输出外部电压作为内部电压。

附图说明

图1是用于描述根据本发明的示例性实施例的半导体器件的框图；

图2是用于详细描述图1的有源驱动器的电路图；

图3是用于描述操作根据本发明的示例性实施例的有源驱动器的方法的时序图；

图4是用于描述包括根据本发明的示例性实施例的半导体器件的固态驱动器的框图；

图5是用于描述包括根据本发明的示例性实施例的半导体器件的存储器系统的框图；以及

图6是用于描述包括根据本发明的示例性实施例的半导体器件的计算系统的示意性框图。

具体实施方式

将参照示出本发明的示例性实施例的附图更全面地描述本发明。然而，本发明可以通过不同的形式实施并且不应被解释为限于这里阐述的实施例。下文将充分详细地描述本发明的示例性实施例以使本领域技术人员能够实践本发明。

图1是用于描述根据本发明的示例性实施例的半导体器件的框图。

参照图1，半导体器件1000可以包括其中储存数据的内部电路600以及被配置成向内部电路600供给内部电压的内部电压生成器100、200、300、400和500。

内部电路600可以包括其中储存数据的存储器单元阵列，以及被配置成编程、读取或擦除存储器单元阵列的数据的电路。

内部电压生成器100、200、300、400和500可以包括激活信号生成器100、待机信号生成器200、多路复用器(MUX)300、有源驱动器400和待机驱动器500。

当半导体器件1000处于激活模式时，激活信号生成器100可以输出激活信号SIG_A，并且当半导体器件1000处于待机模式时，待机信号生成器200可以输出待机信号SIG_S。

MUX300可以响应于激活信号SIG_A和待机信号SIG_S分别输出激活参考电压VREF或待机参考电压VFB。此外，MUX300可以输出用于驱动有源驱动器400和待机驱动器500的各种信号。

有源驱动器400和待机驱动器500可以响应于从MUX300输出的各种信号而输出激活模式和待机模式所需的内部电压VDC。

在以上描述的内部电压生成器的部件之中，有源驱动器400将被详细描述如下。

图2是用于详细描述图1的有源驱动器的电路图。

参照图2，有源驱动器400可以包括镜像电路410、第一重置电路420、第二重置电路430和输出电路440。

镜像电路410可以接收外部电压VCCE，并且基于激活参考电压VREF和待机参考电压VFB而输出接收到的外部电压VCCE作为恒定的驱动电压DRVP。下文将详细描述镜像电路410。

镜像电路410可以包括连接在第一节点N01(被施加外部电压VCCE)和第七节点N07(连接到接地端子)之间的第一至第八开关S01至S08，并且可以被配置成执行镜像操作。第一开关S01可以响应于驱动使能信号DRVEN而连接或断开第一节点N01和第二节点N02，并且可以包括P沟道金属氧化物半导体(PMOS)晶体管。第二开关S02可以响应于施加到第二节点N02的第一激活电压PGL而连接或断开第一节点N01和第八节点N08，并且可以包括PMOS晶体管。第三开关S03可以响应于施加到第二节点N02的第一激活电压PGL而连接或断开第一节点N01和第四节点N04，并且可以包括PMOS晶体管。第二节点N02和第四节点N04可以彼此连接。因此，第一激活电压PGL可以共同施加到第二和第四节点N02和N04。第四开关S04可以响应于激活参考电压VREF而连接或断开第四节点N04和第七节点N07，并且可以包括N沟道金属氧化物半导体(NMOS)晶体管。

第五开关S05可以响应于驱动使能信号DRVEN而连接或断开第一节点N01和第三节点N03，并且可以包括PMOS晶体管。第六开关S06可以响应于施加到第三节点N03的第二激活电压PGR而连接或断开第一节点N01和第六节点N06，并且可以包括PMOS晶体管。第七开关S07可以响应于施加到第三节点N03的第二激活电压PGR而连接或断开第一节点N01和第九节点N09，并且可以包括PMOS晶体管。第三节点N03和第六节点N06可以彼此连接。因此，第二激活电压PGR可以共同施加到第三和第六节点N03和N06。第八开关S08可以响应于待机参考电压VFB而连接或断开第三节点N03和第七节点N07，并且可以包括NMOS晶体管。

驱动使能信号DRVEN可以在待机模式下维持在“低”电平，并且可以在变为激活模式时转变为“高”电平。此外，在待机模式下，激活参考电压VREF和待机参考电压VFB可以维持在“低”电平，但是激活参考电压VREF可以具有略高于待机参考电压VFB的电平。当从待机模式变为激活模式时，激活参考电压VREF和待机参考电压VFB可以同时转变为“高”电平。然而，激活参考电压VREF可能在待机参考电压VFB之前达到“高”电平，因为在“低”电平下激活参考电压VREF具有高于待机参考电压VFB的电平。

第一重置电路420可以包括第十二开关S12，其被配置成响应于驱动使能信号DRVEN而连接或断开第一节点N01和第九节点N09，并且可以包括PMOS晶体管。在待机模式下，第一重置电路420可以将作为第九节点N09的电压的驱动电压DRVP重置为“高”电平。

第二重置电路430可以包括被配置成响应于第八节点N08的电压而使第九节点N09的电位放电的第九至第十一开关S09至S11。第九开关S09可以响应于施加到第十节点N10的灌入电压SINK而连接或断开第八节点N08和接地端子，并且可以包括NMOS晶体管。第十节点N10可以连接到第八节点N08。由于灌入电压SINK被施加到第十节点N10和第八节点N08，第九开关S09可以是具有在从第八节点N08朝向接地端子的方向上的正向偏置的二极管。第十一开关S11可以响应于翻转的驱动使能信号DRVEN_N而连接或断开第十节点N10和接地端子，并且可以包括NMOS晶体管。翻转的驱动使能信号DRVEN_N可以具有驱动使能信号DRVEN的翻转的电平。

输出电路440可以包括响应于驱动电压DRVP而操作的第十三开关S13，以及电流路径电路441和放电电路442。输出电路440被配置成响应于翻转的驱动使能信号DRVEN_N和驱动电压DRVP而输出内部电压VDC。

第十三开关S13可以响应于驱动电压DRVP而连接或断开第一节点N01和第十一节点N11，并且可以包括PMOS晶体管。第十一节点N11可以是有源驱动器400的输出节点。

电流路径电路441可以包括串联连接在第十一节点N11和接地端子之间的第十四至第十六开关S14至S16。第十四开关S14可以响应于翻转的驱动使能信号DRVEN_N而连接或断开第十一节点N11和第十二节点N12，并且可以包括PMOS晶体管。第十五开关S15可以是具有在从第十三节点N13朝向第十二节点N12的方向上的正向偏置的二极管，并且第十六开关S16可以是具有在从接地端子朝向第十三节点N13的方向上的正向偏置的二极管。第十五和第十六开关S15和S16中的每个可以包括PMOS晶体管。具体地，待机参考电压VFB可以施加到第十三节点N13。

放电电路442可以包括第十七开关S17，其被配置成在待机模式下响应于翻转的驱动使能信号DRVEN_N而使第十三节点N13的电位放电。第十七开关S17可以响应于翻转的驱动使能信号DRVEN_N而连接或断开第十三节点N13和接地端子，并且可以包括NMOS晶体管。

下文将参照上述电路图详细描述有源驱动器400的操作。

图3是用于描述操作根据本发明的示例性实施例的有源驱动器的方法的时序图。

参照图3，有源驱动器可以在待机模式下产生输出节点的浮置状态，并且当从待机模式变为激活模式时通过输出节点输出内部电压VDC。

待机模式

在待机模式下，驱动使能信号DRVEN可以处于“低”电平(L)，并且翻转的驱动使能信号DRVEN_N可以处于“高”电平(H)。激活参考电压VREF可以具有“低”电平(L)。

由于第五开关(图2的S05)可以响应于处于“低”电平(L)的驱动使能信号DRVEN而导通，因此第三节点(图2的N03)的电位可以具有“高”电平(H)。因此，第二激活电压PGR可以具有“高”电平(H)。当第二激活电压PGR可以具有“高”电平(H)时，第六和第七开关(图2的S06和S07)可以断开。由于翻转的驱动使能信号DRVEN_N处于“高”电平(H)，因此输出电路440的第十七开关(图2的S17)可以导通，并且被施加待机参考电压VFB的第十三节点(图2的N13)可以具有“低”电平(L)的电位。由于待机参考电压VFB具有“低”电平(L)，第八开关(图2的S08)可以断开。

由于第一开关(图2的S01)响应于“低”电平(L)的驱动使能信号DRVEN而导通，因此第二节点(图2的N02)的电位可以具有“高”电平(H)。因此，第一激活电压PGL可以具有“高”电平(H)。当第一激活电压PGL具有“高”电平(H)时，第二和第三开关(图2的S02和S03)可以断开。由于激活参考电压VREF具有“低”电平(L)，因此第四开关(图2的S04)可以断开。

第十一开关(图2的S11)可以响应于处于“高”电平(H)的翻转的驱动使能信号DRVEN_N而导通，并且第十节点(图2的S10)可以接地。由于第十节点N10接地，因此灌入电压SINK可以具有“低”电平(L)。由于灌入电压SINK具有“低”电平(L)，因此第九和第十开关(图2的S09和S10)可以断开。

即使当第七和第十开关(图2的S07和S10)断开时，第十二开关(图2的S12)可以响应于处于“低”电平(L)的驱动使能信号DRVEN而导通。因此，由于第一节点N01和第九节点N09彼此连接，因此处于“高”电平(H)的驱动电压DRVP可以被施加到第九节点N09。由于驱动电压DRVP具有“高”电平(H)，因此输出电路(图2的440)的第十三开关(图2的S13)可以断开。因此，施加到第一节点N01的外部电压VCCE可以不被传输到作为有源驱动器400的输出节点的第十一节点N11。

由于翻转的驱动使能信号DRVEN_N处于“高”电平(H)，因此输出电路440的第十四开关(图2的S14)可以断开。由于第十三和第十四开关(S13和S14)断开，因此作为有源驱动器400的输出节点的第十一节点N11可以处于浮置状态。

具体地，由于第十七开关(图2的S17)响应于“高”电平(H)的翻转的驱动使能信号DRVEN_N而导通，因此第十三节点N13可以接地。因此，由于第十五开关(图2的S15)导通，因此第十二节点(图2的N12)可以接地。

当从上述待机模式变为激活模式时，每个开关和节点的电位将描述如下。

激活模式

当在时间T1变为激活模式时，驱动使能信号DRVEN可以转变到“高”电平(H)，并且翻转的驱动使能信号DRVEN_N可以转变到“低”电平(L)。激活参考电压VREF可以转变到“高”电平(H)。

由于驱动使能信号DRVEN处于“高”电平(H)，因此第一和第五开关S01和S05可以断开。由于激活参考电压VREF具有“高”电平(H)，因此第四开关S04可以导通，并且第一激活电压PGL可以降低到“低”电平(L)。由于第一激活电压PGL具有“低”电平(L)，因此第二和第三开关S02和S03可以导通。由于第四开关S04导通，因此第四节点N04可以维持在接地状态，即使在第三开关S03导通时。

由于当第二开关S02导通时外部电压VCCE被施加到第八节点N08，因此灌入电压SINK可以增大到“高”电平(H)。此时，由于翻转的驱动使能信号DRVEN_N处于“低”电平(L)，因此第十一开关S11可以断开。由于当灌入电压SINK具有“高”电平(H)时第十开关S10导通，因此第九节点N09可以接地。由于当第九节点N09接地时驱动电压DRVP具有“低”电平(L)，因此第十三开关S13可以导通。

当第十三开关S13导通时，外部电压VCCE可以传输到第十一节点N11。此时，由于翻转的驱动使能信号DRVEN_N处于“低”电平(L)，因此第十七开关S17可以断开，并且第十四至第十六开关S14至S16可以导通。在第十一节点N11和接地端子之间可以形成电流路径。就是说，当第十三开关S13导通时，外部电压VCCE可以传输到输出节点，并且第十四至第十六开关S14至S16可以导通以形成输出节点和接地端子之间的电流路径。然而，由于第十四至第十六开关S14至S16之间的电阻，可以通过输出节点输出恒定的内部电压VDC。

具体地，由于输出电路440的第十三和第十二节点N13和N12的电位在待机模式下处于“低”电位(L)，因此当变为激活模式时激活参考电压VREF可以具有比待机参考电压VFB高的电平。因此，第一激活电压PGL可以快速地降低到“低”电平(L)，并且因而第二开关S02可以快速地导通。第二开关S10的导通时间越快，灌入电压就越快增大到“高”电平(H)。当第十开关S10快速导通时，驱动电压DRVP可以快速地转变为“低”电平(L)。驱动电压DRVP越快速地转变为“低”电平(L)，就越快速地输出内部电压VDC。

因此，如果当待机模式变为激活模式时待机参考电压VFB处于高电平，则内部电压VDC可以下降到电平D2，并且内部电压VDC可以在时间A2达到正常电平。然而，当参考电压VFB处于低电平时，内部电压VDC可以下降到高于电平D2的电平D1，并且内部电压VDC可以在时间A1变为正常电平，时间A1短于时间A2。

因此，可以快速地执行从待机模式到激活模式的改变，并且可以防止过过度的内部电压下降。

图4是用于描述包括根据本发明的示例性实施例的半导体器件的固态驱动器的框图。

参照图4，驱动装置2000可以包括主机2100和固态驱动器(SSD)2200。SSD2200可以包括SSD控制器2210、缓冲存储器2220和半导体器件1000。

SSD控制器2210可以提供主机2100和SSD2200之间的物理连接。就是说，SSD控制器2210可以响应于主机2100的总线格式而提供SSD2200对主机2100的接口。具体地，SSD控制器2210可以对从主机2100提供的命令解码。SSD控制器2210可以基于解码的结果访问半导体器件1000。主机2100的总线格式可以包括如下之中的至少一种：通用串行总线(USB)协议、小型计算机系统接口(SCSI)协议、外围部件互连Express(PCI-Express)协议、高级技术附连(ATA)协议、并行ATA(PATA)协议、串行ATA(SATA)协议、串行附接SCSI(SAS)协议等。

缓冲存储器2220可以临时存储从主机2100提供的编程数据或者从半导体器件1000的内部电路600读取的数据。当缓冲存储器2220中存在根据主机2100的读取请求而从半导体器件1000读取的数据时，缓冲存储器2220可以提供缓存功能，其中临时存储的数据被直接提供给主机2100。通常，主机2100的总线格式(例如，SATA或SAS协议)的数据传送速度比SSD2200的存储器通道快。就是说，当主机2100的接口速度比SSD2200的存储器通道的数据传送速度快时，通过提供大容量的缓冲存储器2220可以使由于速度差异而产生的性能劣化最小化。缓冲存储器2220可以包括同步动态随机存取存储器(DRAM)以便在被用作大容量辅助存储器件SSD2200中提供充分的缓冲。

半导体器件1000可以作为SSD2200的存储介质被提供。例如，半导体器件1000可以是以上如图1中所描述的具有大存储容量的非易失性存储器件，并且非易失性存储器件可以是NAND型闪速存储器。

图5是用于描述包括根据本发明的示例性实施例的半导体器件的存储器系统的框图。

参照图5，根据本发明的实施例的存储器系统3000可以包括存储器控制器3100和半导体器件1000。

由于半导体器件1000可以被配置成具有与图1基本上相同的构造，将省略半导体器件1000的详细描述。

存储器控制器3100可以被配置成控制半导体器件1000。静态随机存取存储器(SRAM)3110可以用作中央处理单元(CPU)3120的操作存储器。主机接口(I/F)3130可以包括连接到存储器系统3000的主机的数据交换协议。误差校正电路(ECC)3140可以检测并校正从半导体器件1000的内部电路600读取的数据中包括的误差。半导体接口(I/F)3150可以与半导体器件1000接口。CPU3120可以执行用于存储器控制器3100的数据交换的控制操作。此外，尽管图5中没有示出，但是存储器系统3000可以进一步包括用于存储关于与主机的接口的代码数据的只读存储器(ROM)等。

根据本发明的实施例的存储器系统3000可以应用于各种装置，包括但不限于：计算机、超级移动个人计算机(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、web平板电脑、无线电话、移动电话、智能电话、数字相机、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、用于无线传送和接收信息的装置、和配置家用网络的各种装置。

图6是用于描述包括根据本发明的示例性实施例的半导体器件的计算系统的示意性框图。

参照图6，根据本发明的实施例的计算系统4000可以包括电连接到总线4300的半导体器件1000、存储器控制器4100、调制解调器4200、微处理器4400和用户接口(I/F)4500。当根据本发明的实施例的计算系统4000是移动装置时，可以进一步提供用于向计算系统4000供给操作电压的电池4600。尽管在图6中没有示出，但是根据本发明的实施例的计算系统4000可以进一步包括应用芯片组、相机图像处理器(CIS)、移动DRAM等。

由于半导体器件1000可以基本上具有与图1相同的构造，因此将省略其详细描述。

存储器控制器4100和半导体器件1000可以配置SSD。

可以使用各种类型的封装安装根据本发明的实施例的半导体器件1000和存储器控制器4100。例如，根据本发明的实施例的半导体器件1000和存储器控制器4100可以通过各种方式被封装和安装，诸如封装上封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双内嵌封装(PDIP)、华夫饼封装管芯、晶片形式管芯、板上芯片(COB)、陶瓷双内嵌封装(CERDIP)、塑料四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、缩小的小外形封装(SSOP)、薄型小外形封装(TSOP)、封装内系统(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级加工堆叠封装(WSP)等。

根据本发明的实施例，当从待机模式变为激活模式时，电压输出可以通过改变有源驱动器的构造和操作方法快速地达到正常电平。因此，可以提高包括有源驱动器的半导体器件的操作速度和可靠性。

附图和说明书已公开了本发明概念的示例性实施例。尽管采用特定术语，但是它们仅在一般性和描述性的意义上使用并且并非旨在限制本发明概念。本发明的范围将在所附权利要求中阐述。因此，本领域普通技术人员将理解，在不偏离如所附权利要求限定的本发明的精神和范围的情况下可以进行形式和细节上的各种修改。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种有源驱动器，包括：

镜像电路，适于利用外部电压产生驱动电压和灌入电压；

第一重置电路，适于在待机模式下输出逻辑高电平的所述驱动电压；

第二重置电路，适于：在从所述待机模式变为激活模式时，响应于所述灌入电压而使所述驱动电压转变为逻辑低电平；以及

输出电路，适于：在从所述待机模式变为所述激活模式时，响应于所述驱动电压而输出所述外部电压作为内部电压。

技术方案2.根据技术方案1的有源驱动器，其中所述镜像电路响应于驱动使能信号、待机参考电压和激活参考电压来输出所述驱动电压和所述灌入电压。

技术方案3.根据技术方案2的有源驱动器，其中所述镜像电路包括：

第一开关，适于在所述待机模式下响应于所述驱动使能信号而利用所述外部电压增大第一激活电压；

第二开关，适于在所述激活模式下响应于所述第一激活电压而利用所述外部电压增大所述灌入电压；

第三开关，适于防止所述外部电压的下降；

第四开关，连接在接地端子和所述第三开关之间，并且适于在所述激活模式下响应于所述激活参考电压而减小所述第一激活电压；

第五开关，适于在所述待机模式下响应于所述驱动使能信号而利用所述外部电压增大第二激活电压；

第六开关，适于防止所述外部电压的下降；

第七开关，适于在所述激活模式下响应于所述第二激活电压而利用所述外部电压增大所述驱动电压；以及

第八开关，连接在所述接地端子和所述第六开关之间，并且适于在所述激活模式下响应于所述待机参考电压而减小所述第二激活电压。

技术方案4.根据技术方案3的有源驱动器，其中所述驱动使能信号、所述待机参考电压和所述激活参考电压中的每个在所述待机模式下具有逻辑低电平，并且在所述激活模式下具有逻辑高电平。

技术方案5.根据技术方案1的有源驱动器，其中所述第一重置电路包括开关，所述开关适于：响应于驱动使能信号而在所述待机模式下利用所述外部电压增大所述驱动电压、并且在所述激活模式下防止所述驱动电压增大。

技术方案6.根据技术方案1的有源驱动器，其中所述第二重置电路包括：

第九开关，适于在所述激活模式下防止所述灌入电压下降；

第十开关，适于在所述激活模式下响应于所述灌入电压而减小所述驱动电压；以及

第十一开关，适于在所述待机模式下减小所述灌入电压。

技术方案7.根据技术方案1的有源驱动器，其中所述输出电路包括：

第十三开关，适于：在所述待机模式下防止所述内部电压因所述外部电压而改变，并且在所述激活模式下将所述外部电压传输到所述内部电压的输出节点；

电流路径电路，适于响应于翻转的驱动使能信号而在所述激活模式下形成所述输出节点和接地端子之间的电流路径；以及

放电电路，适于在所述待机模式下响应于所述翻转的驱动使能信号而使所述电流路径电路放电。

技术方案8.根据技术方案7的有源驱动器，其中所述电流路径电路包括：

第十四开关，适于响应于所述翻转的驱动使能信号而导通或断开；以及

第一二极管和第二二极管，连接在所述第十四开关和所述接地端子之间，并且具有源自所述第十四开关和所述接地端子的正向偏置。

技术方案9.根据技术方案8的有源驱动器，其中所述放电电路使所述第一二极管和所述第二二极管之间的节点的电位放电。

技术方案10.一种半导体器件，包括：

内部电路，数据储存于其中；以及

内部电压生成器，适于在从待机模式变为激活模式时向所述内部电路供给内部电压，

其中所述内部电压生成器包括：

镜像电路，适于利用外部电压产生驱动电压和灌入电压；

第一重置电路，适于在所述待机模式下输出逻辑高电平的所述驱动电压；

第二重置电路，适于：在从所述待机模式变为所述激活模式时，响应于所述灌入电压而使所述驱动电压转变为逻辑低电平状态；以及

输出电路，适于在从所述待机模式变为所述激活模式时，响应于所述驱动电压而输出所述外部电压作为所述内部电压。

技术方案11.根据技术方案10的半导体器件，其中所述镜像电路响应于驱动使能信号、待机参考电压和激活参考电压来输出所述驱动电压和所述灌入电压。

技术方案12.根据技术方案11的半导体器件，其中所述镜像电路包括：

第一开关，适于在所述待机模式下响应于所述驱动使能信号而利用所述外部电压增大第一激活电压；

第二开关，适于在所述激活模式下响应于所述第一激活电压而利用所述外部电压增大所述灌入电压；

第三开关，适于防止所述外部电压的下降；

第四开关，连接在接地端子和所述第三开关之间，并且适于在所述激活模式下响应于所述激活参考电压而减小所述第一激活电压；

第五开关，适于在所述待机模式下响应于所述驱动使能信号而利用所述外部电压增大第二激活电压；

第六开关，适于防止所述外部电压的下降；

第七开关，适于在所述激活模式下响应于所述第二激活电压而利用所述外部电压增大所述驱动电压；以及

第八开关，连接在所述接地端子和所述第六开关之间，并且适于在所述激活模式下响应于所述待机参考电压而减小所述第二激活电压。

技术方案13.根据技术方案12的半导体器件，其中所述驱动使能信号、所述待机参考电压和所述激活参考电压中的每个在所述待机模式下具有逻辑低电平，并且在所述激活模式下具有逻辑高电平。

技术方案14.根据技术方案13的半导体器件，其中所述第一重置电路包括开关，所述开关适于：响应于驱动使能信号而在所述待机模式下利用所述外部电压增大所述驱动电压、并且在所述激活模式下防止所述驱动电压增大。

技术方案15.根据技术方案10的半导体器件，其中所述第二重置电路包括：

第九开关，适于在所述激活模式下防止所述灌入电压下降；

第十开关，适于在所述激活模式下响应于所述灌入电压而减小所述驱动电压；以及

第十一开关，适于在所述待机模式下减小所述灌入电压。

技术方案16.根据技术方案10的半导体器件，其中所述输出电路包括：

第十三开关，适于在所述待机模式下防止所述内部电压因所述外部电压而改变，并且在所述激活模式下将所述外部电压传输到所述内部电压的输出节点；

电流路径电路，适于响应于翻转的驱动使能信号而在所述激活模式下形成所述输出节点和接地端子之间的电流路径；以及

放电电路，适于在所述待机模式下响应于所述翻转的驱动使能信号而使所述电流路径电路放电。

技术方案17.根据技术方案16的半导体器件，其中所述电流路径电路包括：

第十四开关，适于响应于所述翻转的驱动使能信号而导通或断开；以及

第一二极管和第二二极管，连接在所述第十四开关和所述接地端子之间，并且具有源自所述第十四开关和所述接地端子的正向偏置。

技术方案18.根据技术方案17的半导体器件，其中所述放电电路使所述第一二极管和所述第二二极管之间的节点的电位放电。

Claims (10)

1.一种有源驱动器，包括：

镜像电路，适于利用外部电压产生驱动电压和灌入电压；

第一重置电路，适于在待机模式下输出逻辑高电平的所述驱动电压；

第二重置电路，适于：在从所述待机模式变为激活模式时，响应于所述灌入电压而使所述驱动电压转变为逻辑低电平；以及

输出电路，适于：在从所述待机模式变为所述激活模式时，响应于所述驱动电压而输出所述外部电压作为内部电压。

2.根据权利要求1的有源驱动器，其中所述镜像电路响应于驱动使能信号、待机参考电压和激活参考电压来输出所述驱动电压和所述灌入电压。

3.根据权利要求2的有源驱动器，其中所述镜像电路包括：

第一开关，适于在所述待机模式下响应于所述驱动使能信号而利用所述外部电压增大第一激活电压；

第二开关，适于在所述激活模式下响应于所述第一激活电压而利用所述外部电压增大所述灌入电压；

第三开关，适于防止所述外部电压的下降；

第四开关，连接在接地端子和所述第三开关之间，并且适于在所述激活模式下响应于所述激活参考电压而减小所述第一激活电压；

第五开关，适于在所述待机模式下响应于所述驱动使能信号而利用所述外部电压增大第二激活电压；

第六开关，适于防止所述外部电压的下降；

第七开关，适于在所述激活模式下响应于所述第二激活电压而利用所述外部电压增大所述驱动电压；以及

第八开关，连接在所述接地端子和所述第六开关之间，并且适于在所述激活模式下响应于所述待机参考电压而减小所述第二激活电压。

4.根据权利要求3的有源驱动器，其中所述驱动使能信号、所述待机参考电压和所述激活参考电压中的每个在所述待机模式下具有逻辑低电平，并且在所述激活模式下具有逻辑高电平。

5.根据权利要求1的有源驱动器，其中所述第一重置电路包括开关，所述开关适于：响应于驱动使能信号而在所述待机模式下利用所述外部电压增大所述驱动电压、并且在所述激活模式下防止所述驱动电压增大。

6.根据权利要求1的有源驱动器，其中所述第二重置电路包括：

第九开关，适于在所述激活模式下防止所述灌入电压下降；

第十开关，适于在所述激活模式下响应于所述灌入电压而减小所述驱动电压；以及

第十一开关，适于在所述待机模式下减小所述灌入电压。

7.根据权利要求1的有源驱动器，其中所述输出电路包括：

第十三开关，适于：在所述待机模式下防止所述内部电压因所述外部电压而改变，并且在所述激活模式下将所述外部电压传输到所述内部电压的输出节点；

电流路径电路，适于响应于翻转的驱动使能信号而在所述激活模式下形成所述输出节点和接地端子之间的电流路径；以及

放电电路，适于在所述待机模式下响应于所述翻转的驱动使能信号而使所述电流路径电路放电。

8.根据权利要求7的有源驱动器，其中所述电流路径电路包括：

第十四开关，适于响应于所述翻转的驱动使能信号而导通或断开；以及

第一二极管和第二二极管，连接在所述第十四开关和所述接地端子之间，并且具有源自所述第十四开关和所述接地端子的正向偏置。

9.根据权利要求8的有源驱动器，其中所述放电电路使所述第一二极管和所述第二二极管之间的节点的电位放电。

10.一种半导体器件，包括：

内部电路，数据储存于其中；以及

内部电压生成器，适于在从待机模式变为激活模式时向所述内部电路供给内部电压，

其中所述内部电压生成器包括：

镜像电路，适于利用外部电压产生驱动电压和灌入电压；

第一重置电路，适于在所述待机模式下输出逻辑高电平的所述驱动电压；

第二重置电路，适于：在从所述待机模式变为所述激活模式时，响应于所述灌入电压而使所述驱动电压转变为逻辑低电平状态；以及

输出电路，适于在从所述待机模式变为所述激活模式时，响应于所述驱动电压而输出所述外部电压作为所述内部电压。