TWI397818B - 儲存裝置及其運作方法 - Google Patents

Description

儲存裝置及其運作方法

本發明關於一種儲存裝置及其運作方法，尤指一種可分別偵測控制單元與記憶單元之工作電壓是否正常之儲存裝置及其運作方式法，在控制單元及/或記憶單元之工作電壓發生異常時，利用邏輯閘通知控制單元進行相關處理並控制記憶單元進入防寫保護模式。

固態硬碟(Solid State Disk or Solid State Drive,SSD)是一種建立在標準NAND型快閃記憶體(flash memory)等非揮發性記憶體基礎上的新一代儲存裝置，用來取代傳統式硬碟機。固態硬碟沒有可旋轉的盤狀結構、讀寫頭與步進馬達等機構。固態硬碟具有低功耗、無噪音、抗震動、低熱量的特點，只要利用一顆控制晶片，再加上硬碟機的IDE介面，便可以模擬成傳統的磁碟式硬碟機。

隨著製程技術的發展，NAND型快閃記憶體的容量愈來愈大，其耗電量也愈來愈大。由於目前的固態硬碟皆是利用同一個電壓供應單元來供應控制器與NAND型快閃記憶體運作時所需之工作電壓，對於高容量的固態硬碟而言，會使控制器的工作電壓經常發生異常，進而導致資料的讀寫錯誤。

因此，本發明的目的之一在於提供一種儲存裝置及其運作方法，其利用不同的電壓供應單元來供應控制單元與記憶單元運作時所需之工作電壓，並且可分別偵測控制單元與記憶單元之工作電壓是否正常。

根據一實施例，本發明之儲存裝置包含一控制單元、一第一電壓供應單元、N個記憶單元、一第二電壓供應單元、一邏輯閘、一第一電壓偵測單元以及一第二電壓偵測單元，其中N為正整數。第一電壓供應單元電連接於控制單元，並且用以供應一第一工作電壓給控制單元。第二電壓供應單元電連接於N個記憶單元，並且用以供應一第二工作電壓給每一個記憶單元。邏輯閘電連接於控制單元與N個記憶單元。第一電壓偵測單元電連接於控制單元與邏輯閘，並且用以偵測控制單元之第一工作電壓是否正常。第二電壓偵測單元電連接於N個記憶單元與邏輯閘，並且用以偵測每一個記憶單元之第二工作電壓是否正常。

當控制單元之第一工作電壓發生異常時，邏輯閘輸出一防寫保護訊號通知控制單元並且控制N個記憶單元進入防寫保護模式。當N個記憶單元中的M個記憶單元之第二工作電壓發生異常時，邏輯閘輸出防寫保護訊號通知控制單元並且控制M個記憶單元進入防 寫保護模式，其中M為小於或等於N之正整數。

根據另一實施例，本發明之儲存裝置之運作方法，包括：由一第一電壓供應單元透過一邏輯閘供應一第一工作電壓予一控制單元；以及由一第二電壓供應單元透過該邏輯閘供應一第二工作電壓予N個記憶單元。當第一工作電壓發生異常時，邏輯閘輸出一防寫保護訊號通知控制單元並且控制N個記憶單元進入防寫保護模式。當第二工作電壓發生異常時，邏輯閘輸出防寫保護訊號通知控制單元並且控制M個記憶單元進入防寫保護模式，其中M為小於或等於N之正整數。

綜上所述，本發明之儲存裝置及其運作方法利用二電壓供應單元分別供應控制單元與記憶單元運作時所需的工作電壓，並且利用二電壓偵測單元分別偵測控制單元與記憶單元之工作電壓是否正常。在控制單元及/或記憶單元之工作電壓發生異常時，利用邏輯閘通知控制單元進行相關處理並控制記憶單元進入防寫保護模式。藉此，可有效地防止資料的讀寫錯誤。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

請參閱第1圖以及第2圖，第1圖為根據本發明一實施例之儲存裝置1的功能方塊圖，第2圖為第1圖中的儲存裝置1運作時的時序圖。如第1圖所示，儲存裝置1包含一控制單元10、一第一電壓供應單元12、N個記憶單元14、一第二電壓供應單元16、一邏輯閘18、一第一電壓偵測單元20以及一第二電壓偵測單元22，其中N為正整數。於此實施例中，儲存裝置1可為一固態硬碟，控制單元10可為一固態硬碟控制器，每一個記憶單元14可分別為一NAND型快閃記憶體，且邏輯閘18可為一及閘(AND gate)。此外，記憶單元14可為一個或多個，視實際應用而定。

邏輯閘18電連接於控制單元10與每一個記憶單元14。第一電壓偵測單元20電連接於控制單元10與邏輯閘18。第二電壓偵測單元22電連接於每一個記憶單元14與邏輯閘18。第一電壓供應單元12電連接於第一電壓偵測單元20，進而與控制單元10形成電連接。第二電壓供應單元16電連接於第二電壓偵測單元22，進而與每一個記憶單元14形成電連接。

於此實施例中，第一電壓供應單元12用以供應一第一工作電壓V1給控制單元10，且第二電壓供應單元16用以供應一第二工作電壓V2給每一個記憶單元14。第一電壓偵測單元20用以偵測控制單元10之第一工作電壓V1是否正常，且第二電壓偵測單元22用以偵測每一個記憶單元14之第二工作電壓V2是否正常。當控制單元10之第一工作電壓V1發生異常時，邏輯閘18會輸出一防寫保護訊號WP通知控制單元10並且控制每一個記憶單元14進入防寫保護模式。當一個或多個記憶單元14之第二工作電壓V2發生異常時，邏輯閘18亦會輸出防寫保護訊號WP通知控制單元10並且控制此一個或多個記憶單元14進入防寫保護模式。

如第2圖所示，在時間t0-t1期間，第一工作電壓V1高於第一門檻電壓值Vth1，且第二工作電壓V2高於第二門檻電壓值Vth2。門檻電壓值即為驅使元件正常運作時所需之最低電壓值。此時，第一電壓偵測單元20偵測控制單元10之第一工作電壓V1處於正常狀態，第一電壓偵測單元20輸出一高電位訊號至邏輯閘18。同時，第二電壓偵測單元22偵測每一個記憶單元14之第二工作電壓V2處於正常狀態，第二電壓偵測單元20也會輸出一高電位訊號至邏輯閘18。由於第一電壓偵測單元20與第二電壓偵測單元22之輸出訊號皆為高電位，邏輯閘18會輸出高電位訊號至控制單元10以及每一個記憶單元14(於此實施例中，邏輯閘18為及閘)。此時，控制單元10以及每一個記憶單元14皆可正常運作。

在時間t1-t2期間，第一工作電壓V1低於第一門檻電壓值Vth1，且第二工作電壓V2高於第二門檻電壓值Vth2。此時，第一電壓偵測單元20偵測控制單元10之第一工作電壓V1發生異常，第一電壓偵測單元20輸出一低電位訊號至邏輯閘18。同時，第二電壓偵測單元22偵測每一個記憶單元14之第二工作電壓V2處於正常狀態，第二電壓偵測單元20輸出一高電位訊號至邏輯閘18。由於第一電壓偵測單元20之輸出訊號為低電位，且第二電壓偵測單元22之輸出訊號為高電位，邏輯閘18會輸出低電位訊號至控制單元10以及每一個記憶單元14(於此實施例中，邏輯閘18為及閘)。此時，邏輯閘18會輸出一防寫保護訊號WP(低電位)通知控制單元10暫時停止存取每一個記憶單元14，並且控制每一個記憶單元14進入防寫保護模式。

在時間t3-t4期間，第一工作電壓V1高於第一門檻電壓值Vth1，且第二工作電壓V2低於第二門檻電壓值Vth2。此時，第一電壓偵測單元20偵測控制單元10之第一工作電壓V1處於正常狀態，第一電壓偵測單元20輸出一高電位訊號至邏輯閘18。同時，第二電壓偵測單元22偵測一個或多個記憶單元14之第二工作電壓V2發生異常，第二電壓偵測單元20輸出一低電位訊號至邏輯閘18。由於第一電壓偵測單元20之輸出訊號為高電位，且第二電壓偵測單元22之輸出訊號為低電位，邏輯閘18會輸出低電位訊號至控制單元10以及發生異常的一個或多個記憶單元14(於此實施例中，邏輯閘18為及閘)。此時，邏輯閘18會輸出一防寫保護訊號WP(低電位)通知控制單元10暫時停止存取發生異常的一個或多個記憶單元14，並且控制發生異常的一個或多個記憶單元14進入防寫保護模式。

需說明的是，如果第一工作電壓V1低於第一門檻電壓值Vth1，且第二工作電壓V2亦低於第二門檻電壓值Vth2，則第一電壓偵測單元20偵測控制單元10之第一工作電壓V1發生異常，且第二電壓偵測單元22亦偵測一個或多個記憶單元14之第二工作電壓V2發生異常。此時，第一電壓偵測單元20輸出一低電位訊號至邏輯閘18，且第二電壓偵測單元20亦輸出一低電位訊號至邏輯閘18。由於第一電壓偵測單元20之輸出訊號為低電位，且第二電壓偵測單元22之輸出訊號亦為低電位，邏輯閘18會輸出低電位訊號至控制單元10以及發生異常的一個或多個記憶單元14(於此實施例中，邏輯閘18為及閘)。此時，邏輯閘18會輸出一防寫保護訊號WP(低電位)通知控制單元10暫時停止存取每一個記憶單元14，並且控制每一個記憶單元14進入防寫保護模式。

當發生異常的第一工作電壓及/或第二工作電壓恢復正常時，第一電壓偵測單元20與第二電壓偵測單元22即會再次輸出高電位訊號至邏輯閘18，使控制單元10以及每一個記憶單元14皆可正常運作。

請參閱第3圖，第3圖為根據本發明一實施例之儲存裝置1的電路圖。如第3圖所示，本發明之儲存裝置1可包含一互補式金氧半(Complementary Metal-Oxide-Semiconductor,CMOS)電晶體24以及一N型金氧半(NMOS)電晶體26，其中CMOS電晶體24包含一P型金氧半(PMOS)電晶體240以及一NMOS電晶體242。CMOS電晶體24電連接於第一電壓偵測單元20與邏輯閘18之間，而NMOS電晶體26電連接於第二電壓偵測單元22與邏輯閘18之間。此外，第3圖所示的VDD表示電壓源。當第一電壓偵測單元20偵測控制單元10之第一工作電壓V1處於正常狀態時，第一電壓偵測單元20控制PMON電晶體240導通，且控制NMOS電晶體242截止，以輸出高電位訊號至邏輯閘18。反之，當第一電壓偵測單元20偵測控制單元10之第一工作電壓V1發生異常時，第一電壓偵測單元20控制PMON電晶體240截止，且控制NMOS電晶體242導通，以輸出低電位訊號至邏輯閘18。同理，當第二電壓偵測單元22偵測每一個記憶單元14之第二工作電壓V2處於正常狀態時，第二電壓偵測單元22控制NMOS電晶體26導通，以輸出高電位訊號至邏輯閘18。反之，當第二電壓偵測單元22偵測一個或多個記憶單元14之第二工作電壓V2發生異常時，第二電壓偵測單元22控制NMOS電晶體26截止，以輸出低電位訊號至邏輯閘18。

需說明的是，本發明之儲存裝置1之電路設計可根據實際應用而決定，不以第3圖所繪示的電路設計為限。

請參閱第4圖，第4圖為根據本發明一實施例之儲存裝置之運作方法的流程圖。請一併參閱第1圖至第2圖，配合上述的儲存裝置1，本發明之儲存裝置之運作方法包含下列步驟。首先，執行步驟S100，由第一電壓供應單元12透過邏輯閘18供應第一工作電壓V1予控制單元10；並且執行步驟S102，由第二電壓供應單元16透過邏輯閘18供應第二工作電壓V2予N個記憶單元14。接著，執行步驟S104，透過第一電壓偵測單元20偵測第一工作電壓V1 是否發生異常，並且透過第二電壓偵測單元22偵測第二工作電壓V2是否發生異常。第一工作電壓V1之異常即為第一工作電壓V1低於第一門檻電壓值Vth1，而第二工作電壓V2之異常即為第二工作電壓V2低於第二門檻電壓值Vth2。當第一工作電壓V1發生異常時，執行步驟S106，邏輯閘18輸出防寫保護訊號WP通知控制單元10並且控制N個記憶單元14進入防寫保護模式。當第二工作電壓V2發生異常時，執行步驟S108，邏輯閘18輸出防寫保護訊號WP通知控制單元10並且控制M個發生異常的記憶單元14進入防寫保護模式，其中M為小於或等於N之正整數。若第一工作電壓V1與第二工作電壓V2皆為正常，則執行步驟S110，控制單元10以及每一個記憶單元14皆正常運作。

相較於先前技術，本發明之儲存裝置及其運作方法利用二電壓供應單元分別供應控制單元與記憶單元運作時所需的工作電壓，並且利用二電壓偵測單元分別偵測控制單元與記憶單元之工作電壓是否正常。在控制單元及/或記憶單元之工作電壓發生異常時，利用邏輯閘通知控制單元進行相關處理並控制記憶單元進入防寫保護模式。藉此，可有效地防止資料的讀寫錯誤。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1．．．儲存裝置

10．．．控制單元

12．．．第一電壓供應單元

14．．．記憶單元

16．．．第二電壓供應單元

18．．．邏輯閘

20．．．第一電壓偵測單元

22．．．第二電壓偵測單元

24．．．CMOS電晶體

26、242．．．NMOS電晶體

240．．．PMOS電晶體

V1．．．第一工作電壓

V2．．．第二工作電壓

WP．．．防寫保護訊號

Vth1．．．第一門檻電壓值

Vth2．．．第二門檻電壓值

t0-t4．．．時間

VDD．．．電壓源

S100-S110．．．步驟

第1圖為根據本發明一實施例之儲存裝置的功能方塊圖。

第2圖為第1圖中的儲存裝置運作時的時序圖。

第3圖為根據本發明一實施例之儲存裝置的電路圖。

第4圖為根據本發明一實施例之儲存裝置之運作方式的流程圖。

1．．．儲存裝置

10．．．控制單元

12．．．第一電壓供應單元

14．．．記憶單元

16．．．第二電壓供應單元

18．．．邏輯閘

20．．．第一電壓偵測單元

22．．．第二電壓偵測單元

Claims (10)

1. 一種儲存裝置，包含：一控制單元；一第一電壓供應單元，電連接於該控制單元，用以供應一第一工作電壓給該控制單元；N個記憶單元，N為正整數；一第二電壓供應單元，電連接於該N個記憶單元，用以供應一第二工作電壓給每一個記憶單元；一邏輯閘，電連接於該控制單元與該N個記憶單元；一第一電壓偵測單元，電連接於該控制單元與該邏輯閘，用以偵測該控制單元之該第一工作電壓是否正常；以及一第二電壓偵測單元，電連接於該N個記憶單元與該邏輯閘，用以偵測每一個記憶單元之該第二工作電壓是否正常；其中，當該控制單元之該第一工作電壓發生異常時，該邏輯閘輸出一防寫保護訊號通知該控制單元並且控制該N個記憶單元進入防寫保護模式；當該N個記憶單元中的M個記憶單元之該第二工作電壓發生異常時，該邏輯閘輸出該防寫保護訊號通知該控制單元並且控制該M個記憶單元進入防寫保護模式，M為小於或等於N之正整數。
2. 如請求項1所述之儲存裝置，其中當該控制單元之該第一工作電壓低於一第一門檻電壓值時，該第一電壓偵測單元偵測該控制單元之該第一工作電壓發生異常。
3. 如請求項1所述之儲存裝置，其中當該記憶單元之該第二工作電壓低於一第二門檻電壓值時，該第二電壓偵測單元偵測該記憶單元之該第二工作電壓發生異常。
4. 如請求項1所述之儲存裝置，其中該控制單元為一固態硬碟控制器。
5. 如請求項1所述之儲存裝置，其中每一個記憶單元分別為一NAND型快閃記憶體。
6. 如請求項1所述之儲存裝置，其中該邏輯閘為一及閘。
7. 一種儲存裝置之運作方法，包括：由一第一電壓供應單元透過一邏輯閘供應一第一工作電壓予一控制單元；以及由一第二電壓供應單元透過該邏輯閘供應一第二工作電壓予N個記憶單元，其中N為正整數；其中，當該第一工作電壓發生異常時，該邏輯閘輸出一防寫保護訊號通知該控制單元並且控制該N個記憶單元進入防寫保護模式；當該第二工作電壓發生異常時，該邏輯閘輸出該防寫保護訊號通知該控制單元並且控制M個記憶 單元進入防寫保護模式，其中M為小於或等於N之正整數。
8. 如請求項7所述之運作方法，其中該第一工作電壓是否發生異常乃透過一第一電壓偵測單元進行偵測。
9. 如請求項7所述之運作方法，其中該第二工作電壓是否發生異常乃透過一第二電壓偵測單元進行偵測。
10. 如請求項7所述之運作方法，其中該第一工作電壓之異常即為該第一工作電壓低於一第一門檻電壓值，該第二工作電壓之異常即為該第二工作電壓低於一第二門檻電壓值。