JP6345356B2 - 電圧ドループ制御 - Google Patents

Description

関連出願の相互参照
本出願は、参照によりその内容全体が本明細書に明確に組み込まれる、同一出願人が所有する2015年4月10日に出願の米国非仮特許出願第14/684,128号の優先権を主張する。

本開示は概して、電圧ドループ制御に関する。

技術の進歩によって、より小型でより高機能なコンピューティングデバイスが実現される。たとえば、現在、小型で軽量であり、ユーザによって容易に携帯される、モバイルフォンおよびスマートフォンなどのワイヤレス電話、タブレットおよびラップトップコンピュータを含む、様々なポータブルパーソナルコンピューティングデバイスが存在する。これらのデバイスは、ワイヤレスネットワークを介して音声およびデータパケットを伝達することができる。さらに、多くのそのようなデバイスは、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤなどの追加の機能を組み込んでいる。また、そのようなデバイスは、インターネットへのアクセスに使用することができるウェブブラウザアプリケーションなどのソフトウェアアプリケーションを含む、実行可能命令を処理することができる。したがって、これらのデバイスは、高度の計算能力を含むことができる。

計算能力が向上するにつれて、電力使用量も増大する場合がある。電力使用量は、使用されていない電子デバイスの構成要素を非アクティブ化することによって減らされてもよい。各構成要素がアクティブ化されるときに、インラッシュ条件によって電源電圧が目標電圧レベルよりも下回る場合がある。構成要素は、各構成要素のアクティブ化間に遅延を生じさせながら連続的にアクティブ化される場合がある。たとえば、インバータのチェーンを介して特定の構成要素から次の構成要素に信号が転送されることがある。インバータのチェーンは、特定の構成要素のアクティブ化と次の構成要素のアクティブ化との間に遅延を生じさせる場合がある。電源電圧は遅延の間に部分的に回復する場合がある。遅延は動作条件(たとえば、電圧、温度、またはその両方)によって決まる。特定の動作条件の下では、遅延が短すぎて、次の構成要素がアクティブ化される前に電源電圧が十分なレベルまで回復できない場合があり、次の構成要素がアクティブ化されるときに電源電圧が目標電圧レベルを下回る場合がある。遅延が広範囲の動作条件に対応するほど長くなるようにインバータのチェーン内のインバータの数を増やすと、通常の動作条件の間に不要な遅延が生じる場合がある。

例示的な態様では、第1の構成要素のアクティブ化と次の構成要素のアクティブ化との間の遅延は、第1の構成要素の内部電源の電圧レベルに基づいてもよい。内部電源は、第1の構成要素をアクティブ化するための信号を受け取ったことに応答して外部電源によって充電されてもよい。第1の構成要素は、内部電源の電圧レベルが外部電源電圧と実質的に等しいかあるいは内部電源の電圧レベルが特定の電圧レベル以上であるときに、次の構成要素をアクティブ化させる電圧を出力してもよい。

特定の態様では、デバイスが第1の構成要素と第2の構成要素とを含む。第1の構成要素および第2の構成要素の各々は外部電源に結合される。第1の構成要素は、第1の入力と、第1の内部電源と、電圧ドループコントローラとを含む。第1の入力は、第1の入力電圧を受け取るように構成される。第1の内部電源は、第1の入力電圧が第1の論理値に対応することに応答して外部電源によって充電されるように構成される。電圧ドループコントローラは、第1の内部電源の第1の電圧レベルが第2の電圧レベルを満たすことに応答して第1の論理値に対応する第2の電圧を出力するように構成される。第2の構成要素は、電圧ドループコントローラから第2の電圧を受け取るように構成される。

別の態様では、電圧ドループを制御するための方法は、デバイスの第1の構成要素の第1の入力において第1の電圧を受け取るステップと、第1の電圧が第1の論理値に対応することに応答して外部電源を使用して第1の構成要素の第1の内部電源を充電するステップとを含む。本方法は、第2の電圧を第1の構成要素の第1の出力からデバイスの第2の構成要素の第2の入力に供給するステップをさらに含む。第1の論理値に対応する第2の電圧は、第1の内部電源の第1の電圧レベルが第2の電圧レベルを満たすことに応答して第1の出力から供給される。第2の電圧の第1の論理値は、第2の構成要素の第2の内部電源に充電を行わせる。

別の態様では、電圧ドループを制御するためのコンピュータ可読記憶デバイスが、プロセッサによって実行されたときに、プロセッサに、デバイスの第1の構成要素の第1の入力に第1の電圧を供給することを含む動作を実行させる命令を記憶する。第1の論理値に対応する第1の電圧は、外部電源を使用して第1の構成要素の第1の内部電源を充電させる。上記の動作は、第1の内部電源の第1の電圧レベルが第2の電圧レベルを満たすことに応答してデバイスの第2の構成要素の第2の入力に第2の電圧を供給するステップをさらに含む。第1の論理値に対応する第2の電圧は、外部電源を使用してデバイスの第2の構成要素の第2の内部電源を充電させる。

開示される態様のうちの少なくとも1つによってもたらされる1つの特定の利点は、デバイスの第1の構成要素のアクティブ化とデバイスの第2の構成要素のアクティブ化との間の遅延を制御することによって電圧ドループが低減する場合があることである。遅延は、第1の構成要素の内部電源の電圧レベルに基づいてもよい。内部電源は外部電源によって充電されてもよい。遅延は、第2の構成要素がアクティブ化される前に外部電源の電圧が十分なレベルまで回復するのを可能にしてもよい。遅延の長さは、通常の動作条件の間に不必要に長くならずに広範囲の動作条件に対応するように第1の構成要素の充電時間に従ってもよい。

本開示の他の態様、利点、および特徴は、以下のセクション、すなわち、図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む本出願全体の検討後に明らかになるであろう。

電圧ドループコントローラを含むデバイスの特定の例示的な態様のブロック図である。 図1のデバイスの動作の特定の態様に対応するタイミング図である。 図1のデバイスの構成要素の特定の態様の図である。 図1のデバイスの構成要素の別の特定の態様の図である。 図1のデバイスの電圧検出器の特定の態様の図である。 図1のデバイスの動作の特定の態様に対応するタイミング図である。 図1のデバイスの動作の方法の特定の態様のフローチャートである。 本明細書において開示する1つまたは複数の方法、システム、装置、およびコンピュータ可読媒体の様々な態様をサポートするように動作可能なデバイスのブロック図である。

図1を参照すると、デバイスの特定の例示的な態様が開示され、全体が100として示される。たとえば、デバイス100は、通信デバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、携帯情報端末(PDA)、モバイルデバイス、コンピュータ、デコーダ、またはセットトップボックスのうちの少なくとも1つを含むかあるいは少なくとも1つに相当してもよい。デバイス100は、第2の構成要素104に結合される第1の構成要素102を含む。第1の構成要素102、第2の構成要素104、またはその両方は、メモリ構成要素またはプロセッサ構成要素に相当してもよい。デバイス100は、第1の構成要素102、第2の構成要素104、またはその両方に結合される外部電源106を含む。

第1の構成要素102は、第1の電圧ドループコントローラ164と第1の内部電源108とを含む。第1の電圧ドループコントローラ164は、第1の電圧120などの信号を受け取るように構成される第1の入力132に結合される。第1の構成要素102は、第1の電圧120が第1の論理値に対応することに応答してアクティブ化され(たとえば、電源を投入され)てもよく、第1の電圧120が第2の論理値に対応することに応答して非アクティブ化され(たとえば、電源を切断され)てもよい。例示を目的として、本明細書では、第1の論理値について概して、高電圧に対応する値(たとえば、"1")として説明し、第2の論理値について概して、低電圧に対応する値(たとえば、"0")として説明する。しかし、そのような説明は例示のためのものに過ぎず、制限のためのものではない。

第1の構成要素102は、第2の構成要素104の第2の入力136に結合される第1の出力134も含む。第1の出力134は、第1の内部電源108の電圧レベルに基づいて第2の構成要素104の第2の入力136に信号(第2の電圧122など)を供給してもよい。たとえば、第1の電圧ドループコントローラ164は、第1の内部電源108に結合される電圧検出器112を含んでもよい。第2の電圧122の論理値は、電圧検出器112によって検出された第1の内部電源108の電圧レベルに基づいて第1の電圧ドループコントローラ164によって決定されてもよい。

第1の内部電源108は、第1の電圧120が第1の論理値に対応するときに外部電源106によって充電されるように構成される。第1の内部電源108は、第1の電圧120が第2の論理値に対応するときには外部電源106によって充電されない。さらに、第1の電圧ドループコントローラ164は、以下にさらに説明するように、第1の内部電源108の第1の電圧レベルが第2の電圧レベル(たとえば、目標電圧レベル)を満たすかどうかに基づいて第2の電圧122の論理値を設定するように構成されてもよい。

電圧検出器112は、第1の入力132が第1の論理値に対応する第1の電圧120を受け取ったことに応答してアクティブ化されてもよい。電圧検出器112は、第1の内部電源108の第1の電圧レベルが第2の電圧レベル(たとえば、第1の構成要素102に関連する目標電圧レベル)以上であるかどうかを示す出力を生成してもよい。一例として、電圧検出器112は、第1の入力132が第1の論理値に対応する第1の電圧120を受け取っている間、第1の電圧レベルが第2の電圧レベルを満たすことを示すための第1の出力を生成してもよい。電圧検出器112は、第1の電圧レベルが第2の電圧レベルを満たせないことを示すための第2の出力を生成してもよい。電圧検出器112は、第1の入力132が第2の論理値に対応する第1の電圧120を受け取ったときに第2の出力を生成してもよい。

第1の電圧ドループコントローラ164は、以下にさらに説明するように、電圧検出器112の出力に基づいて第2の電圧122を供給するように構成されてもよい。たとえば、第1の電圧ドループコントローラ164は、電圧検出器の出力に応じて第2の電圧122の値を第1の論理値または第2の論理値に設定してもよい。

第2の構成要素104は、第2の電圧ドループコントローラ166と第2の内部電源110とを含んでもよい。第2の電圧ドループコントローラ166は、第2の入力136に結合され、第1の電圧ドループコントローラ164から第2の電圧122を受け取るように構成される。第2の内部電源110は、第2の電圧ドループコントローラ166が第1の論理値に対応する第2の電圧122を受け取ったことに応答して外部電源106によって充電されるように構成される。第2の内部電源110は、第2の電圧122が第2の論理値に対応する間は外部電源106によって充電されない場合がある。

デバイス100は、充電シーケンスを形成する2つの構成要素を含むように示されるが、いくつかの実装形態では、デバイス100は充電シーケンスに3つ以上の構成要素を含んでもよい。たとえば、いくつかの実装形態では、第2の電圧ドループコントローラ166の出力(図示せず)が、次の構成要素に別の電圧を供給するためにデバイス100の別の構成要素(たとえば、充電シーケンスにおける次の構成要素)に結合されてもよい。これらの実装形態では、第2の電圧ドループコントローラ166によって第3の電圧を介して出力される論理値は、次の構成要素のアクティブ化を制御してもよい。一例として、第2の電圧ドループコントローラ166は、第2の電圧ドループコントローラ166が第1の論理値に対応する第2の電圧122を受け取っている間、および第2の内部電源110の電圧レベルが特定の電圧レベル(たとえば、第2の構成要素104に関連する目標電圧レベル)以上であるときに、第1の論理値に対応する第3の電圧を出力してもよい。同様に、第2の電圧ドループコントローラ166は、第2の電圧ドループコントローラ166が第2の論理値に対応する第2の電圧122を受け取っている間、または第2の内部電源110の電圧レベルが特定の電圧レベル未満であるときに、第2の論理値に対応する第3の電圧を出力してもよい。

動作時には、デバイス100のプロセッサまたはコントローラ(図示せず)は、デバイス100にスリープ(または待機)モード(たとえば、低電力動作モード)に入らせる信号を送ってもよい。この信号に基づいて、第1の構成要素102は第1の電圧120を受け取ってもよく、第1の電圧120は第2の論理値に相当してもよい。第1の電圧120が第2の論理値に対応することに応答して、デバイス100の1つまたは複数の構成要素がスリープモードに入りその状態を維持してもよい。デバイス100がスリープモードであるとき、第1の内部電源108は外部電源106から分離されてもよく、放電してもよい(あるいは非荷電状態または電圧低下状態のままであってもよい)。たとえば、第1の電圧ドループコントローラ164は、第1の電圧120の論理値に基づいて、第1の内部電源108を選択的に、外部電源106に結合し外部電源106から分離してもよい。

さらに、第1の電圧ドループコントローラ164は、第2の論理値に対応する第2の電圧122を第2の構成要素104に出力してもよい。第2の電圧ドループコントローラ166は、第2の電圧122の論理値に基づいて、第2の内部電源110を選択的に、外部電源106に結合し外部電源106から分離してもよい。たとえば、第2の内部電源110は、外部電源106から分離されてもよく、第2の電圧122が第2の論理値に対応するときに放電してもよい(あるいは非荷電状態または電圧低下状態のままであってもよい)。

デバイス100のプロセッサまたはコントローラ(図示せず)は、デバイス100にアクティブモード(たとえば、高電力動作モード)に入らせる第2の信号を送ってもよい。たとえば、デバイス100は、ユーザ入力を受け取ったことに応答してアクティブモードに遷移してもよい。第2の信号に基づいて、第1の電圧ドループコントローラ164は、第1の論理値に対応する第1の電圧120を受け取ってもよく、第1の内部電源108は、外部電源106によって充電され始めてもよい。第1の内部電源108の第1の電圧レベルは、非荷電状態または低電圧状態から遷移するので、最初、第1の内部電源108の荷電状態またはほぼ充電状態を示す特定の電圧レベル(たとえば、第2の電圧レベル)未満であってもよい。第1の電圧レベルが第2の電圧レベル未満である間、第1の電圧ドループコントローラ164は、第2の論理値に対応する第2の電圧122を出力してもよい。第1の内部電源108が充電されるにつれて、第1の電圧レベルが上昇し、第2の電圧レベル以上になる場合がある。第1の電圧ドループコントローラ164は、第1の電圧レベルが第2の電圧レベル以上であるときに第1の論理値に対応する第2の電圧122を出力してもよい。第2の電圧ドループコントローラ166が、第2の電圧122が第1の論理値に対応することを検出すると、第2の内部電源110は、外部電源106によって充電され始めてもよい。

したがって、デバイス100は、第1の内部電源108の電圧レベルがしきい値(たとえば、第2の電圧レベル)を満たすまで第2の構成要素104のアクティブ化を遅延させることによって、外部電源における電圧ドループを低減させてもよい。遅延は、通常の動作条件の間に不必要に長くならずに広範囲の動作条件に相当してもよい。

デバイス100は、便宜上図示されており、特定の図示された細部は限定的なものではない。たとえば、他の態様では、デバイス100は、図1に示すよりも多い構成要素またはより少ない構成要素を含んでもよい。別の例として、デバイス100の特定の構成要素によって実行される動作として説明する動作は、デバイス100の複数の構成要素によって実行されてもよい。第1の構成要素102を第1の電圧120の論理値に基づいてアクティブ化されるものとして説明するが、他の実装形態では、第1の構成要素102は、異なる信号、信号のセット、または異なる論理値に基づいてアクティブ化されてもよい。同様に、第2の構成要素104を第2の電圧122の論理値に基づいてアクティブ化されるものとして説明するが、他の実装形態では、第2の構成要素104は、異なる信号、信号のセット、または異なる論理値に基づいてアクティブ化されてもよい。さらに、第1の構成要素102は、第2の構成要素104とは異なる基準に基づいてアクティブ化されてもよい。一例として、第1の構成要素102は、第1の電圧120が第1の論理値に対応するときにアクティブ化されてもよく、第2の構成要素104は、第2の電圧122が第2の論理値に対応するときにアクティブ化されてもよい。

図2を参照すると、タイミング図が示され、全体が200として示される。特定の態様において、タイミング図200は、図1のデバイス100の動作を示す。たとえば、タイミング図200は、デバイス100の動作中の様々な時間における第1の電圧120、第2の電圧122、および第1の内部電源108の第1の電圧レベルを示す。

図2において、デバイス100は、時間t0よりも前はアクティブモード(たとえば、高電力モード)であり、時間t0から時間t1まではスリープモード(たとえば、低電力モード)であり、時間t1以後はアクティブモードである。さらに、図2では、第1の論理値は高電圧レベルによって表され、第2の論理値は低電圧レベルによって表される。たとえば、第1の電圧120は、高電圧であるときに第1の論理値に対応し、低電圧であるときに第2の論理値に対応する。同様に、この例では、第2の電圧122は、高電圧であるときに第1の論理値に対応し、低電圧であるときに第2の論理値に対応する。したがって、タイミング図200では、第1の電圧120は、時間t0よりも前には第1の論理値に対応し、時間t0から時間t1の間には第2の論理値に対応する。

第1の電圧120が第1の論理値に対応し、第1の内部電源108が荷電されている(たとえば、外部電源106の電圧レベルなどの特定の電圧レベル以上の電圧レベルを有する)間、第1の電圧ドループコントローラ164によって出力される第2の電圧122は第1の論理値に相当してもよい。第2の電圧122が第1の論理値に対応する間、図1の第2の構成要素104の第2の内部電源110は外部電源106によって充電されてもよい。

デバイス100が(たとえば、時間t0にまたは時間t0ごろに)スリープモードに入ると、第1の電圧ドループコントローラ164によって受け取られる第1の電圧120は第2の論理値に相当してもよい。第1の電圧120が第2の論理値に対応する間、第1の内部電源108は外部電源106から分離されてもよい。第1の内部電源108は、時間t0ごろに(第1の構成要素102における漏れ電流に起因する)放電を開始してもよい。さらに、第1の電圧120が第2の論理値に対応するとき、第1の出力134は、第2の論理値に対応する第2の電圧122を図1の第2の構成要素104に供給してもよい。第2の論理値に対応する第2の電圧122に基づいて、図1の第2の構成要素104の第2の内部電源110は外部電源106から分離されてもよい。

デバイス100がスリープモードからアクティブモードに遷移すると、時間t1にあるいは時間t1ごろに、第1の電圧120が第2の論理値に対応する電圧から第1の論理値に対応する電圧に遷移してもよい。第1の論理値に対応する第1の値120に基づいて、第1の内部電源108は、外部電源106に結合され充電されてもよい。第1の内部電源108が充電されるにつれて、第1の内部電源108の電圧レベルが高くなって(たとえば、時間t2にあるいは時間t2ごろに)特定の電圧レベルに達する場合がある。第1の内部電源108の電圧レベルがしきい値を満たす(たとえば、特定の電圧レベル以上である)ことに基づいて、第2の電圧122は、第2の論理値に対応する電圧から第1の論理値に対応する電圧に遷移してもよい。第2の電圧122が第1の論理値に対応することに基づいて、図1の第2の構成要素104の第2の内部電源110は、外部電源106に結合され充電されてもよい。

したがって、第1の電圧ドループコントローラ164は、(たとえば、第1の電圧120が第1の論理値に対応する電圧に遷移する時間t1ごろの)第1の構成要素102のアクティブ化と(たとえば、第2の電圧122が第1の論理値に対応する電圧に遷移する時間t2ごろの)第2の構成要素104のアクティブ化との間の遅延202を可能にしてもよい。遅延202は、図1の第2の構成要素104が充電を開始する前に第1の内部電源108の電圧が十分なレベルまで回復するのを可能にしてもよい。

図3を参照すると、第1の構成要素102の特定の実装形態が示される。図1の第2の構成要素104は、図3を参照して以下において説明する回路と同様の回路を含んでもよい。したがって、図3を参照して説明する第1の構成要素102に関連する様々な態様および動作の詳細は、第2の構成要素104またはデバイス100の充電シーケンスの他の構成要素にも当てはまる場合がある。

図3において、第1の構成要素102は、第1の電圧ドループコントローラ164と第1の内部電源108とを含む。第1の電圧ドループコントローラ164は、電源充電回路390と、電圧検出回路392と、出力信号回路394とを含む。電源充電回路390は、第1の入力132、外部電源106、第1の内部電源108、電圧検出回路392、およびコアユニット310(図3ではキャパシタンスによって表される)に結合されてもよい。電圧検出回路392は、第1の内部電源108および出力信号回路394に結合されてもよい。出力信号回路394は、第1の出力134を介して図1の第2の構成要素104などの第2の構成要素(図示せず)に結合されてもよい。

特定の態様では、第1の電圧ドループコントローラ164は、第1の内部電源108を外部電源106に結合するための「ヘッダ」トランジスタのセットを含む。たとえば、図3において、電源充電回路390は、第1のトランジスタ306(たとえば、p-チャネル電界効果トランジスタ(PFET))と第2のトランジスタ308とを含む。第1のトランジスタ306のゲートおよび第2のトランジスタ308のゲートは、インバータ302を介して第1の入力132に結合されてもよい。第1のトランジスタ306、第2のトランジスタ308、またはその両方は、外部電源106に結合されるソースを有してもよい。第1のトランジスタ306のドレイン、第2のトランジスタ308のドレイン、またはその両方のドレインは、第1の内部電源108(たとえば、core_vddグリッド)を介してコアユニット310に結合されてもよい。図3において、第1のトランジスタ306、第2のトランジスタ308、またはその両方がアクティブ化されるとき、コアユニット310は、コアユニット310の充電を可能にするために外部電源106に電気的に接続される。

特定の態様では、電源充電回路390は、第1のトランジスタ306(またはヘッダトランジスタの第1のセット)がアクティブ化される第1の時間と第2のトランジスタ308(またはヘッダトランジスタの第2のセット)がアクティブ化される第2の時間との間に遅延を有するように構成されてもよい。遅延は、第2のトランジスタ308が第1のトランジスタ306と同時にアクティブ化されることによって生じる電圧ドループと比較して、外部電源106の電圧ドループを低減させる場合がある。第1のトランジスタ306は、第2のトランジスタ308とは異なる特徴(抵抗、しきい値電圧など)を有する場合がある。さらに、図3には2つのヘッダトランジスタのみが示されるが、電源充電回路390は3つ以上のヘッダトランジスタを含んでもよい。

図3における電圧検出回路392は、インバータ314と、第3のトランジスタ320(たとえば、n-チャネル電界効果トランジスタ(NFET))と、第4のトランジスタ316(たとえば、パスゲートNFET)と、電圧検出器112(たとえば、シュミットトリガ)とを含む。第3のトランジスタ320は、電源(Vss)318に結合されるソースを有する。第3のトランジスタは、電圧検出器112の入力に結合されるプルダウンデバイスとして、インバータ302の出力に応答して動作するように構成される。第4のトランジスタ316は、インバータ314の出力に応答して第1の内部電源108を選択的に電圧検出器112の入力に接続するかあるいは電圧検出器112の入力から切断する。

インバータ302の出力は、第3のトランジスタ320を選択的にアクティブ化するために第3のトランジスタ320に結合されてもよい。第3のトランジスタ320がアクティブ化される間、電圧検出器112の入力は放電するかあるいはグランド電圧(たとえば、Vss318)に結合される。第3のトランジスタ320が非アクティブ化される間、第4のトランジスタ316は、第1の内部電源108を選択的に電圧検出器112の入力に接続してもよい。電圧検出器112は、電圧検出器112の入力における電圧が特定の電圧レベル(たとえば、0.75ボルト)以上であるかどうかを示すように構成されてもよい。たとえば、電圧検出器112は、電圧検出器112の入力が特定の電圧レベル(たとえば、目標電圧)以上であることを示すように特定の論理値(たとえば、0)に対応する電圧を出力し、電圧検出器112の入力が特定の電圧レベル未満であることを示すように第2の特定の論理値(たとえば、1)に対応する電圧を出力するように構成されてもよい。特定の態様では、電圧検出器112は、電圧検出器112の入力を複数の異なる目標電圧(高目標電圧および低目標電圧など)と比較して、入力におけるノイズに起因する誤った出力を低減させるように構成される。たとえば、電圧検出器112は、電圧検出器112への入力が高目標電圧以上の電圧から低目標電圧まで低下するにつれて第1の論理値を出力し続け、入力が低目標電圧よりも低くなったときに第2の論理値を出力するように構成されてもよい。別の例として、電圧検出器112は、電圧検出器112への入力が低目標電圧以下の電圧から高目標電圧まで上昇するにつれて第2の論理値を出力し続け、入力が高目標電圧よりも高くなったときに第1の論理値を出力するように構成されてもよい。

出力信号回路394は、出力選択回路(インバータ、ORゲート、ANDゲートなど)と遅延バッファ332とを含む。遅延バッファ332の出力は、第1の出力134に結合されてもよい。出力信号回路394は、電圧検出回路392の機能をバイパスする(たとえば、オーバライドする)のに使用される場合があるバイパス入力326を含んでもよい。

遅延バッファ332の入力における変化と遅延バッファ332の出力(たとえば、第1の出力134)における対応する変化との間に遅延があってもよい。遅延バッファ332の遅延は、第1の電圧120の論理値における変化を受けてから第2の電圧122の論理値における変化を受けるまでのしきい値(たとえば、最小)遅延として働いてもよい。

動作時には、第1の電圧120は、スリープモードにおける動作時に第2の論理値(たとえば、"0"値)に相当してもよく、アクティブモードにおける動作時に第1の論理値(たとえば、"1"値)に相当してもよい。第1の電圧120が第2の論理値に対応するとき(たとえば、スリープモードがアクティブ化されているとき)、第1の内部電源108は、(たとえば、第1および第2のトランジスタ306、308によって)外部電源106から分離され、放電させられてもよい。インバータ302の出力は、第4のトランジスタ316を非アクティブ化して内部電源108を電圧検出器112から絶縁してもよく、電圧検出器112は、第1の論理値(たとえば、a1)に対応する電圧を出力してもよい。出力信号回路394の出力選択回路は、第2の論理値(たとえば、a0)を遅延バッファ332に供給してもよく、最小遅延の後で、第2の電圧122は第2の論理値に遷移してもよい。

第1の電圧120が第1の論理値に対応するように遷移したときには(たとえば、アクティブモードがアクティブ化されたときには)、第1の内部電源108を外部電源106に結合するように第1のトランジスタ306、第2のトランジスタ308、またはその両方がアクティブ化されてもよい。さらに、第4のトランジスタ316がアクティブ化されてもよく、第3のトランジスタ320が非アクティブ化されてもよい。したがって、第1の内部電源108は電圧検出器112の入力に接続されてもよい。

電圧検出器112への入力における電圧が概ね特定の電圧レベル(たとえば、高目標電圧などの第1の目標電圧)以上であるとき、電圧検出器112の出力は第1の論理値(たとえば、a1)から第2の論理値(たとえば、a0)に遷移してもよく、それによって出力選択回路は、第1の論理値(たとえば、a1)に対応する電圧を遅延バッファ332に供給する。特定の時間遅延(たとえば、0.5ナノ秒)の後に、第2の電圧122は第2の論理値(たとえば、a0)から第1の論理値(たとえば、a1)に遷移する。したがって、図3の第1の電圧ドループコントローラ164は、第1の構成要素102をアクティブ化してから、充電シーケンスにおける次の構成要素をアクティブ化するための出力を供給するまでの遅延を発生させてもよい。

図4を参照すると、第1の構成要素102の別の特定の実装形態が示される。図1の第2の構成要素104は、図4を参照して以下において説明する回路と同様の回路を含んでもよい。したがって、図4を参照して説明する第1の構成要素102に関連する様々な態様および動作の詳細は、第2の構成要素104またはデバイス100の充電シーケンスの他の構成要素にも当てはまる。

図4において、第1の構成要素102は、第1の電圧ドループコントローラ164を含む。第1の電圧ドループコントローラ164は、第1の入力132に結合され、かつ電圧検出回路492および出力信号回路494に結合されるインバータ426を含む。電圧検出回路492は、第1の内部電源108の電圧レベルに基づきかつインバータ426の出力に基づいて出力404を生成する。出力信号回路494は、インバータ426の出力および電圧検出回路492の出力404に応答して第1の出力134を生成する。

電圧検出回路492の論理(たとえば、図4のインバータ422およびNORゲート)は、第1の電圧120の論理値に基づいて検出器イネーブル信号を電圧検出器412に供給してもよい。電圧検出器412は、図1の電圧検出器112に相当してもよく、電圧検出器412について図5を参照してより詳細に説明する。電圧検出器412は、第1の内部電源108(vddhx)に結合されてもよい。電圧検出器412は、(検出器イネーブル信号に基づいて)アクティブ化されたときに、第1の内部電源108の第1の電圧が外部電源106(vddmx)(たとえば、電力レール)の第2の電圧を満たす(第2の電圧以上である)かどうかを示す出力を出力信号回路494に供給してもよい。

出力信号回路494は、リセット-セット(RS)ラッチ414とインバータのチェーン(インバータチェーン430)とを含んでもよい。インバータチェーン430によって発生する遅延は、(たとえば、第1の電圧120に応答して)第1の構成要素102をアクティブ化してから第1の論理値に対応する第2の電圧122を生成するまでのしきい値(たとえば、最小)遅延として働いてもよい。したがって、図4の第1の電圧ドループコントローラ164は、第1の構成要素102をアクティブ化してから、充電シーケンスにおける次の構成要素をアクティブ化するための出力を供給するまでの遅延を発生させてもよい。

図5を参照すると、図4の電圧検出器412の特定の態様が開示される。図5において、電圧検出器412は、検出器イネーブル信号502を受け取るように構成される、第1のプルアップ回路516および第2のプルアップ回路524を含む。検出器イネーブル信号502は、図4の検出器イネーブル信号に相当してもよい。電圧検出器412は、外部電源106(vddmx)から電圧を受け取るように結合される、第1のプルダウン回路520および第2のプルダウン回路528も含む。

第1のプルアップ回路516および第1のプルダウン回路520は、検出器イネーブル信号502および外部電源106に応答して第1のインバータとして動作するように構成される。第1のインバータの出力512(Vddmx_vt)は、第2のプルアップ回路524への入力として供給されてもよい。第2のプルアップ回路524および第2のプルダウン回路528は、検出器イネーブル信号502、第1のインバータの出力512、および外部電源106に応答して第2のインバータとして動作するように構成される。第1の内部電源108と第1のインバータの出力512との間の電圧差が十分であるとき、第2のインバータの出力の状態が(たとえば、第2の論理値から第1の論理値に)変化する。したがって、電圧検出器412は、アクティブ化されたときに、第1の内部電源108の第1の電圧レベルが目標電圧レベルを満たす(たとえば、第1の電圧レベルが外部電源106の第2の電圧レベルと概ね等しい)かどうかを示してもよい。

図6を参照すると、タイミング図が開示され、全体が600として示される。タイミング図600は、電圧検出器412の検出器イネーブル信号502および出力信号602の例示的な値を示すという点で図2のタイミング図200とは異なる場合がある。図2のタイミング図200と同様に、図1のデバイス100は、時間t0よりも前はアクティブモード(たとえば、高電力動作モード)であってもよく、時間t0から時間t1まではスリープモード(たとえば、低電力動作モード)であってもよく、時間t1以後はアクティブモードであってもよい。

時間t1において、反転された第1の電圧120は、第2の論理値に対応する電圧から第1の論理値に対応する電圧に遷移する。検出器イネーブル信号502は、第1の電圧120が第1の論理値に対応する電圧に遷移したことに基づいて電圧検出器412をアクティブ化させてもよい。さらに、第1の内部電源108は、第1の電圧120が第1の論理値に対応する電圧に遷移したことに基づいて外部電源106を使用して充電を開始してもよい。出力信号602は、第1の内部電源108の電圧レベルが目標電圧レベル(たとえば、外部電源106の電圧レベル)未満である間、第2の論理値(たとえば、0)を有してもよい。

時間tAにあるいは時間tAごろに、第1の内部電源108の第1の電圧レベルが目標電圧レベルを満たしてもよく(たとえば、目標電圧レベルと概ね等しくなってもよく)、出力信号602は、第1の論理値(たとえば、1)に対応する電圧に遷移してもよい。遅延の後に(たとえば、時間t2にあるいは時間t2ごろに)、(図1の第1の出力134に対応する)第2の電圧122は第1の論理値(たとえば、1)に対応する電圧への遷移を開始してもよい。tAからt2までの遅延は、少なくとも一部は、RSラッチ414におけるラッチおよび図4のインバータチェーン430の遅延に起因してもよい。

検出器イネーブル信号502は続いて、第1の出力134が第1の論理値に対応する電圧に遷移したことに応答して、第2の論理値(たとえば、0)に対応する電圧に遷移して電圧検出器412を無効化してもよい。

図7を参照すると、動作方法の特定の態様が示され、全体が700として示される。特定の態様では、方法700は、デバイス100、第1の構成要素102、第2の構成要素104、第1の電圧ドループコントローラ164、第2の電圧ドループコントローラ166、図1の電圧検出器112、図4の電圧検出器412、またはそれらの組合せによって実行されてもよい。

方法700は、702において、デバイスの第1の構成要素の第1の入力において第1の電圧を受け取ることを含む。たとえば、デバイス100の第1の構成要素102は、図1を参照して説明したように第1の電圧120を受け取ってもよい。

704において、第1の構成要素の第1の内部電源が、第1の電圧が第1の論理値に対応することに応答して外部電源を使用して充電される。たとえば、外部電源106は、図1を参照して説明したように、第1の電圧120が第1の論理値に対応することに応答して第1の構成要素102の第1の内部電源108を充電してもよい。

706において、第1の内部電源の第1の電圧レベルが第2の電圧レベルを満たすことに応答して、第1の論理値に対応する第2の電圧がデバイスの第1の構成要素から第2の構成要素に供給される。たとえば、図1を参照して説明されるように、図1の第1の構成要素102は、第1の内部電源108の第1の電圧レベルが第2の電圧レベルを満たすことに応答して、第1の論理値に対応する第2の電圧122をデバイス100の第2の構成要素104に供給してもよい。

デバイスの第2の構成要素の第2の内部電源は、第2の構成要素が第1の構成要素から第1の論理値に対応する第2の電圧を受け取ったことに応答して、外部電源を使用して充電されてもよい。たとえば、図1の外部電源106は、第2の電圧122が第1の論理値に対応することに応答して、デバイス100の第2の構成要素104の第2の内部電源110を充電してもよい。したがって、方法700は、第1の構成要素をアクティブ化してから第2の構成要素をアクティブ化するための信号を供給するまでの遅延を発生させるのを可能にしてもよい。

図8を参照すると、通信デバイスの特定の例示的な態様のブロック図が示され、全体が800として示される。デバイス800は、メモリ832に結合されるプロセッサ810(たとえば、デジタル信号プロセッサ(DSP))を含む。プロセッサ810は、第1の構成要素102、第2の構成要素104、またはその両方に結合されてもよい(あるいは第1の構成要素102、第2の構成要素104、またはその両方を含んでもよい)。代替または追加として、メモリ832は、第1の構成要素102、第2の構成要素104、またはその両方に結合されてもよい(あるいは第1の構成要素102、第2の構成要素104、またはその両方を含んでもよい)。特定の態様では、デバイス800の1つまたは複数の構成要素が図1〜図7のシステムおよび方法を参照して説明した1つまたは複数の動作を実行してもよい。

メモリ832は、低電力状態(たとえば、スリープモード)から高電力状態(たとえば、アクティブモード)への遷移時にプロセッサ810に図1の外部電源106の電圧ドループを制御させるようにプロセッサ810によって実行可能なコンピュータ実行可能命令856を記憶する非一時的コンピュータ可読媒体であってもよい。たとえば、命令は、図1の第1の電圧120を第1の論理値に対応させ、それによって、上述のように、第1の内部電源108の電圧レベルが目標電圧を満たすときに、第1の構成要素102が、第1の論理値に対応する第2の電圧122を第2の構成要素104に供給するようにプロセッサ810によって実行可能であってもよい。図1の外部電源106は、図8の電源844に相当してもよい。

図8はまた、ワイヤレスコントローラ840をプロセッサ810およびアンテナ842に結合できることを示す。特定の態様では、プロセッサ810、ディスプレイコントローラ826、メモリ832、コーデック834、およびワイヤレスコントローラ840は、システムインパッケージデバイスまたはシステムオンチップデバイス822に含まれる。特定の態様では、入力デバイス830および電源844は、システムオンチップデバイス822に結合される。さらに、特定の態様では、図8に示すように、ディスプレイ828、入力デバイス830、スピーカ836、マイクロフォン838、アンテナ842、および電源844は、システムオンチップデバイス822の外部にある。しかしながら、ディスプレイ828、入力デバイス830、スピーカ836、マイクロフォン838、アンテナ842、および電源844の各々は、インターフェースまたはコントローラなどのシステムオンチップデバイス822の構成要素に結合することができる。

上述の態様に関連して、装置が、第1の構成要素の第1の入力において第1の電圧を受け取り、第1の電圧が第1の論理値に対応することに応答して外部電源を使用して第1の構成要素の第1の内部電源を充電し、第1の内部電源の第1の電圧レベルが第2の電圧レベルを満たすことに応答して第1の論理値に対応する第2の電圧を第1の構成要素の第1の出力からデバイスの第2の構成要素の第2の入力に供給するように構成されるデバイスの第1の構成要素における電圧ドループを制御するための手段を含む。たとえば、第1の構成要素における電圧ドループを制御するための手段は、図1、図3、図4、および図8の第1の電圧ドループコントローラ164、図1および図8の第1の構成要素102、図1のデバイス100、図8のデバイス800、第1の構成要素の第1の入力において第1の電圧を受け取り、第1の電圧が第1の論理値に対応することに応答して外部電源を使用して第1の構成要素の第1の内部電源を充電し、第1の内部電源の第1の電圧レベルが第2の電圧レベルを満たすことに応答して第1の論理値に対応する第2の電圧を第1の構成要素の第1の出力からデバイスの第2の構成要素の第2の入力に供給するように構成される1つまたは複数の他のデバイス、回路、モジュール、または命令、あるいはそれらの組合せを含んでもよい。

本装置は、第2の電圧が第1の論理値に対応することに応答して外部電源を使用して第2の構成要素の第2の内部電源を充電するように構成される第2の構成要素における電圧ドループを制御するための手段も含む。たとえば、第2の構成要素における電圧ドループを制御するための手段は、図1の第2の電圧ドループコントローラ166、図1および図8の第2の構成要素104、図1のデバイス100、図8のデバイス800、第2の電圧が第1の論理値に対応することに応答して外部電源を使用して第2の構成要素の第2の内部電源を充電するように構成される1つまたは複数の他のデバイス、回路、モジュール、または命令、あるいはそれらの組合せを含んでもよい。

本装置は、第1の内部電源の第1の電圧レベルが第2の電圧レベルを満たすと判定する時間と、第1の論理値に対応する第2の電圧を第2の構成要素に供給する第2の時間との間に遅延を導入するための手段を含んでもよい。たとえば、遅延を導入するための手段は、図3の遅延バッファ332と、図3の出力信号回路394と、図4のインバータチェーン430と、図4の出力信号回路494と、図1のデバイス100と、図8のデバイス800と、第1の内部電源の第1の電圧レベルが第2の電圧レベルを満たすと判定する時間と、第1の論理値に対応する第2の電圧を第2の構成要素に供給する第2の時間との間に遅延を導入するように構成される1つまたは複数の他のデバイス、回路、モジュール、または命令、あるいはそれらの組合せを含んでもよい。

本装置は、第1の内部電源の第1の電圧レベルを検出するための手段を含んでもよい。たとえば、第1の内部電源の第1の電圧レベルを検出するための手段は、図1および図3の電圧検出器112、図4および図5の電圧検出器412、図3の電圧検出回路392、図4の電圧検出回路492、図1のデバイス100、図8のデバイス800、第1の内部電源の第1の電圧レベルを検出するように構成される1つまたは複数の他のデバイス、回路、モジュール、または命令、あるいはそれらの組合せを含んでもよい。

当業者には、本明細書で開示する態様に関して説明する様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップが電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装されてもよいことがさらに諒解されよう。上記において、様々な例示的な構成要素、ブロック、構成、モジュール、回路、およびステップについて、それらの機能の観点から概略的に説明した。そのような機能がハードウェアとして実装されるか、またはソフトウェアとして実装されるかは、特定の適用例およびシステム全体に課される設計制約に依存する。当業者は、記載された機能を特定の適用例ごとに様々な方法で実装することができるが、そのような実装の決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。

本明細書において開示した態様に関して説明した方法またはアルゴリズムのステップは、ハードウェアにおいて直接具現されても、プロセッサによって実行されるソフトウェアモジュールにおいて具現されても、あるいはその2つの組合せにおいて具現されてもよい。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、プログラマブル読取り専用メモリ(PROM)、消去可能プログラマブル読取り専用メモリ(EPROM)、電気的消去可能プログラマブル読取り専用メモリ(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ(CD-ROM)、または当技術分野で知られている任意の他の形態の記憶媒体の中に存在してもよい。例示的な非一時的(たとえば、有形)記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替形態では、記憶媒体は、プロセッサと一体に構成される場合がある。プロセッサおよび記憶媒体は特定用途向け集積回路(ASIC)内に存在してもよい。ASICは、コンピューティングデバイスまたはユーザ端末に存在してもよい。代替として、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末中に個別のコンポーネントとして存在してもよい。

開示した態様の上記の説明は、開示した態様を当業者が作成または使用できるようにするために提供される。これらの態様への様々な修正は当業者には容易に明らかになり、本明細書で定義された原理は、本開示の範囲から逸脱することなく、他の態様に適用されてもよい。したがって、本開示は、本明細書に示す態様に限定されることを意図するものではなく、以下の特許請求の範囲によって定義される原理および新規な特徴と可能な限り一致する最も広い範囲が与えられるべきである。

100 デバイス
102 第1の構成要素
104 第2の構成要素
106 外部電源
108 第1の内部電源
110 第2の内部電源
112 電圧検出器
120 第1の電圧
122 第2の電圧
132 第1の入力
134 第1の出力
136 第2の入力
164 第1の電圧ドループコントローラ
166 第2の電圧ドループコントローラ
202 遅延
302 インバータ
306 第1のトランジスタ
308 第2のトランジスタ
310 コアユニット
314 インバータ
316 第4のトランジスタ
320 第3のトランジスタ
326 バイパスユニット
332 遅延バッファ
390 電源充電回路
392 電圧検出回路
394 出力信号回路
404 出力
412 電圧検出器
414 RSラッチ
422 インバータ
426 インバータ
430 インバータチェーン
492 電圧検出回路
494 出力信号回路
502 検出器イネーブル信号
512 出力
516 第1のプルアップ回路
520 第1のプルダウン回路
524 第2のプルアップ回路
528 第2のプルダウン回路
602 出力信号
800 デバイス
810 プロセッサ
826 ディスプレイコントローラ
828 ディスプレイ
830 入力デバイス
832 メモリ
834 コーデック
836 スピーカ
838 マイクロフォン
840 ワイヤレスコントローラ
842 アンテナ
844 電源
856 命令

Claims (29)

1. 外部電源に結合される第1の構成要素であって、
   第1の電圧を受け取るように構成される第1の入力と、
   前記第1の電圧が第1の論理値に対応することに応答して前記外部電源によって充電されるように構成される第1の内部電源と、
   第1の出力を介して第2の電圧を出力するように構成される電圧ドループコントローラであって、前記第2の電圧が、前記第1の内部電源の第1の電圧レベルが第2の電圧レベルを満たすことに応答して前記第1の論理値に対応し、前記電圧ドループコントローラが、前記第1の電圧が前記第1の論理値に対応することに応答して、電圧検出器の入力を介して第1の内部電源から電圧を受け取るように構成される電圧検出器を含み、前記電圧検出器の前記入力が、前記第1の電圧が第2の論理値に対応することに応答してグランド電圧に結合される、電圧ドループコントローラと
   を含む、第1の構成要素と、
   前記外部電源に結合される第2の構成要素であって、前記第1の出力から前記第2の電圧を受け取るように構成される第2の入力を含む、第2の構成要素と
   を備える、デバイス。
2. 前記第1の構成要素および前記第2の構成要素は、システムインパッケージデバイスまたはシステムオンチップデバイスに含まれ、
   前記外部電源は、前記システムインパッケージデバイスおよび前記システムオンチップデバイスの外部に位置する、
   請求項1に記載のデバイス。
3. 前記第2の構成要素は、第2の内部電源をさらに含み、前記第2の内部電源は、前記第1の内部電源および前記外部電源とは異なり、前記第2の内部電源は、前記第2の電圧が前記第1の論理値に対応することに応答して前記外部電源によって充電されるように構成され、かつ前記第2の電圧が第2の論理値に対応することに応答して前記外部電源から分離されるように構成される、請求項1に記載のデバイス。
4. 第1の内部電源は、前記第1の電圧が前記第1の論理値に対応する間、前記外部電源によって充電されるように構成され、
   前記電圧ドループコントローラは、前記第1の電圧が前記第1の論理値に対応する間、前記第1の電圧レベルが前記第2の電圧レベルを満たすことに応答して前記第1の論理値に対応する前記第2の電圧を出力するように構成され、
   前記第2の構成要素は、前記第2の電圧が前記第1の論理値に対応する間、前記外部電源によって充電されるように構成される第2の内部電源をさらに含む、
   請求項1に記載のデバイス。
5. 前記第1の構成要素に含まれる充電回路であって、前記第1の内部電源の充電速度を制御するように構成される充電回路をさらに備える、請求項1に記載のデバイス。
6. 前記第2の電圧レベルは、前記外部電源の電圧レベルまたは目標電圧レベルを備え、前記第1の内部電源は、前記第1の電圧が第2の論理値に対応することに応答して前記外部電源から分離されるように構成される、請求項1に記載のデバイス。
7. 前記第1の構成要素は、第1のヘッダトランジスタと第2のヘッダトランジスタとを含む充電回路を含み、
   前記第1のヘッダトランジスタは、前記第2のヘッダトランジスタに前記第1の内部電源の充電を促進させる際に遅延を生じさせる第1の特性を含む、
   請求項1に記載のデバイス。
8. 前記電圧ドループコントローラは、
   前記第1の電圧が第2の論理値に対応することに応答して前記外部電源から前記第1の内部電源を分離することと、
   前記第1の電圧が前記第2の論理値に対応することに応答して前記第2の論理値に対応する前記第2の電圧を前記第1の出力を介して出力することと
   を行うように構成される、請求項1に記載のデバイス。
9. 前記電圧検出器の入力は、前記第1の電圧が前記第1の論理値に対応することに応答して前記第1の内部電源に結合されるように構成される、請求項1に記載のデバイス。
10. 前記第1の内部電源は、前記第1の電圧が第2の論理値に対応することに応答して前記電圧検出器の前記入力から分離されるように構成される、請求項9に記載のデバイス。
11. 前記第1の構成要素は、前記第1の内部電源の充電速度における遅延を生じさせるように構成される回路を含み、前記回路は電界効果トランジスタを含む、請求項1に記載のデバイス。
12. 前記電圧検出器の前記出力に結合される出力信号回路であって、前記電圧検出器の前記出力に基づき、かつ前記第1の論理値に対応する前記第1の電圧に基づいて前記第1の論理値に対応する前記第2の電圧を前記第2の構成要素に供給するように構成される、出力信号回路をさらに備える、請求項1に記載のデバイス。
13. 前記出力信号回路は、前記第1の電圧が前記第1の論理値に対応する第1の時間と前記第2の電圧が前記第1の論理値に対応する第2の時間との間に少なくとも特定の遅延を生じさせる遅延バッファを含む、請求項12に記載のデバイス。
14. 前記出力信号回路は、前記第1の電圧が前記第1の論理値に対応する第1の時間と前記第2の電圧が前記第1の論理値に対応する第2の時間との間に少なくとも特定の遅延を生じさせるインバータチェーンを含む、請求項12に記載のデバイス。
15. 電圧検出器はシュミットトリガを含む、請求項1に記載のデバイス。
16. 前記電圧ドループコントローラの前記第1の出力に結合されるラッチであって、前記第1の出力は、前記ラッチの出力が前記第1の論理値を有することに応答して前記第1の論理値に対応する前記第2の電圧を出力するように構成される、ラッチをさらに備える、請求項1に記載のデバイス。
17. 電圧ドループを制御するための方法であって、
    デバイスの第1の構成要素の第1の入力において第1の電圧を受け取るステップと、
    前記第1の電圧が第1の論理値に対応することに応答して外部電源を使用して前記第1の構成要素の第1の内部電源を充電するステップと、
    前記第1の電圧が前記第1の論理値に対応することに応答して前記第1の内部電源から電圧検出器の入力において電圧を受け取り、かつ前記第1の電圧が第2の論理値に対応することに応答して前記電圧検出器の前記入力をグランド電圧に結合するステップと、
    第2の電圧を前記第1の構成要素の第1の出力から前記デバイスの第2の構成要素の第2の入力に供給するステップであって、前記第2の電圧が、前記第1の内部電源の第1の電圧レベルが第2の電圧レベルを満たすことに応答して前記第1の論理値に対応し、前記第2の電圧の前記第1の論理値が、前記第2の構成要素の第2の内部電源に充電を行わせる、ステップと
    を含む、方法。
18. 前記第1の内部電源を充電するステップは、前記第1の内部電源を充電する速度を制御するステップを含み、前記第2の電圧が前記第1の論理値に対応することに応答して前記外部電源を使用して前記第2の内部電源を充電するステップをさらに含む、請求項17に記載の方法。
19. 前記第1の電圧が第2の論理値に対応することに応答して、
    前記外部電源を前記第1の内部電源から切断するステップと、
    前記第2の論理値に対応する前記第2の電圧を前記第1の出力から前記第2の入力に供給するステップと
    をさらに含む、請求項17に記載の方法。
20. 前記第2の電圧が第2の論理値に対応することに応答して前記外部電源を前記第2の内部電源から切断するステップをさらに含む、請求項17に記載の方法。
21. 前記第1の電圧が前記第1の論理値に対応することに応答して前記第1の内部電源を電圧検出器の入力に接続するステップと、
    前記第1の電圧が第2の論理値に対応することに応答して前記第1の内部電源を前記電圧検出器の前記入力から切断するステップと
    をさらに含む、請求項17に記載の方法。
22. 前記第2の内部電源は、前記第1の内部電源とは異なり、かつ前記外部電源とは異なる、請求項21に記載の方法。
23. 前記第2の電圧レベルは、前記外部電源の電圧レベルまたは目標電圧レベルである、請求項17に記載の方法。
24. 前記第1の内部電源の前記第1の電圧レベルが前記第2の電圧レベルを満たすと判定する時間と、前記第1の論理値に対応する前記第2の電圧を出力する第2の時間との間に遅延を導入するステップをさらに含む、請求項17に記載の方法。
25. デバイスの第1の構成要素における電圧ドループを制御するための手段であって、前記デバイスが、前記第1の構成要素の第1の入力において第1の電圧を受け取り、前記第1の電圧が第1の論理値に対応することに応答して外部電源を使用して前記第1の構成要素の第1の内部電源を充電し、前記第1の電圧が前記第1の論理値に対応することに応答して前記第1の内部電源から前記第1の構成要素の電圧検出器の入力において電圧を受け取り、前記第1の電圧が第2の論理値に対応することに応答して前記電圧検出器の前記入力をグランド電圧に結合し、かつ前記第1の内部電源の第1の電圧レベルが第2の電圧レベルを満たすことに応答して前記第1の論理値に対応する第2の電圧を前記第1の構成要素の第1の出力から前記デバイスの第2の構成要素の第2の入力に供給するように構成される、手段と、
    前記第2の構成要素における電圧ドループを制御するための手段であって、前記第2の電圧が前記第1の論理値に対応することに応答して前記外部電源を使用して前記第2の構成要素の第2の内部電源を充電するように構成される、手段と
    を備える、装置。
26. 前記第1の構成要素の前記第1の内部電源を充電する速度を制御するための手段と、
    前記第1の内部電源の前記第1の電圧レベルが前記第2の電圧レベルを満たすと判定する時間と、前記第1の論理値に対応する前記第2の電圧を前記第2の構成要素に供給する第2の時間との間に遅延を導入するための手段と
    をさらに備える、請求項25に記載の装置。
27. 前記第1の内部電源の前記第1の電圧レベルを検出するための手段をさらに備える、請求項25に記載の装置。
28. 前記第1の構成要素における電圧ドループを前記制御するための手段および前記第2の構成要素における電圧ドループを前記制御するための手段は、通信デバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、携帯情報端末(PDA)、モバイルデバイス、コンピュータ、デコーダ、またはセットトップボックスのうちの少なくとも1つに組み込まれる、請求項25に記載の装置。
29. 前記第1の入力に動作可能に結合される第1のゲートと、前記外部電源に動作可能に結合される第1のソースと、前記第1の内部電源に動作可能に結合される第1のドレインとを含む第1のトランジスタと、
    前記第1の入力に動作可能に結合される第2のゲートと、前記第1の内部電源に動作可能に結合される第2のドレインとを含む第2のトランジスタであって、第1のトランジスタが、前記第1の内部電源を充電する速度を制御するための電流を前記第1の内部電源に供給した後の時間遅延の後に前記外部電源から前記第1の内部電源に電流を供給するように構成される、第2のトランジスタと
    をさらに備える、請求項1に記載のデバイス。

Images