CN107430412A - 消费者的菊链式电压稳定性相依交错加电 - Google Patents

消费者的菊链式电压稳定性相依交错加电 Download PDF

Info

Publication number
CN107430412A
CN107430412A CN201680018076.4A CN201680018076A CN107430412A CN 107430412 A CN107430412 A CN 107430412A CN 201680018076 A CN201680018076 A CN 201680018076A CN 107430412 A CN107430412 A CN 107430412A
Authority
CN
China
Prior art keywords
voltage
logical value
internal electric
electric source
external power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680018076.4A
Other languages
English (en)
Other versions
CN107430412B (zh
Inventor
S·B·帕蒂尔
D·斯塔夏克
M·P·圣劳伦特
李�瑞
梁宾
杨赛森
郑哲民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107430412A publication Critical patent/CN107430412A/zh
Application granted granted Critical
Publication of CN107430412B publication Critical patent/CN107430412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

本发明公开电压下降控制。一种装置包含：耦合到外部电源(106)的第一组件(102)和耦合到所述外部电源的第二组件(104)。所述第一组件包含：第一输入(132)，其经配置以接收第一电压(120)；第一内部电源(108)，其经配置以响应于所述第一电压对应于第一逻辑值而由所述外部电源充电；以及电压下降控制器(164)，其经配置以经由第一输出(134)输出第二电压(122)。响应于所述第一内部电源的第一电压电平达到第二电压电平，所述第二电压对应于所述第一逻辑值。所述第二组件(104)包含经配置以从所述第一输出(134)接收所述第二电压(122)的第二输入(136)。

Description

消费者的菊链式电压稳定性相依交错加电
相关申请的交叉引用
本申请要求2015年4月10日申请的共同拥有的第14/684,128号美国非临时专利申请的优先权，所述申请的内容以全文引用的方式明确地并入本文中。
技术领域
本公开大体上涉及电压下降控制。
背景技术
技术的进步已经带来更小且更强大的计算装置。举例来说，当前存在多种便携式个人计算装置，包含无线计算装置，例如移动电话和智能电话、平板电脑和笔记本电脑，其体积小、重量轻且易于由用户携带。这些装置可经由无线网络传达话音和数据包。此外，许多此类装置并入有额外功能性，例如数字静态相机、数码摄像机、数字录制器和音频文件播放器。而且，此类装置可处理可执行指令，包含软件应用程序，例如可用以接入因特网的网络浏览器应用程序。因而，这些装置可包含显著的计算能力。
随着计算能力增大，功率使用也可增大。可通过解除激活电子装置的不在使用中的组件来降低功率使用。当激活了组件时，高峰条件可致使电源电压下降低于目标电压电平。可按每个组件的激活之间的延迟依序激活所述组件。举例来说，可经由一连串反相器将信号从特定组件传递到后续组件。所述连串反相器可引起激活特定组件与激活后续组件之间的延迟。电源电压可在延迟期间部分地恢复。延迟依附于操作条件(例如电压、温度或两者)。在特定操作条件下，延迟可能对于电源电压太短而不能在激活后续组件之前恢复到充足的等级，且供电电压可在激活后续组件之后即刻下降低于目标电压电平。增大连串反相器中的反相器的数目以使得延迟足够长以考虑广泛范围的操作条件可在正常操作条件期间产生不必要的延迟。
发明内容
在示范性方面，激活第一组件与激活后续组件之间的延迟可以基于所述第一组件的内部电源的电压电平。所述内部电源可响应于接收到激活所述第一组件的信号而由外部电源充电。所述第一组件可输出电压，所述电压在所述内部电源的所述电压电平大体上等于外部电源电压时或在所述内部电源的所述电压电平大于或等于特定电压电平时致使所述后续组件被激活。
在特定方面，一种装置包含第一组件和第二组件。所述第一组件和所述第二组件中的每一个耦合到外部电源。所述第一组件包含第一输入、第一内部电源和电压下降控制器。所述第一输入经配置以接收第一输入电压。所述第一内部电源经配置以响应于所述第一输入电压对应于第一逻辑值而由所述外部电源充电。所述电压下降控制器经配置以响应于所述第一内部电源的第一电压电平达到第二电压电平而输出第二电压，所述第二电压对应于所述第一逻辑值。所述第二组件经配置以从所述电压下降控制器接收所述第二电压。
在另一方面，一种用于控制电压下降的方法包含：在装置的第一组件的第一输入处接收第一电压；以及响应于所述第一电压对应于第一逻辑值而使用外部电源来为所述第一组件的第一内部电源充电。所述方法进一步包含将第二电压从所述第一组件的第一输出提供给所述装置的第二组件的第二输入。响应于所述第一内部电源的第一电压电平达到第二电压电平而将对应于所述第一逻辑值的所述第二电压从所述第一输出提供到所述第二输入。所述第二电压的所述第一逻辑值致使所述第二组件的第二内部电源充电。
在另一方面，一种用于控制电压下降的计算机可读存储装置存储在由处理器执行时致使所述处理器执行操作的指令，所述操作包含将第一电压提供给装置的第一组件的第一输入。所述第一电压对应于第一逻辑值致使使用外部电源来为所述第一组件的第一内部电源充电。所述操作进一步包含：响应于所述第一内部电源的第一电压电平达到第二电压电平而将第二电压提供给所述装置的第二组件的第二输入。所述第二电压对应于所述第一逻辑值致使使用所述外部电源来为所述装置的所述第二组件的第二内部电源充电。
由所述所公开的方面中的至少一个提供的一个特定优点是：可通过控制激活装置的第一组件与激活所述装置的第二组件之间的延迟来降低电压下降。所述延迟可以基于所述第一组件的内部电源的电压电平。所述内部电源可由外部电源充电。所述延迟可使得所述外部电源的电压能够在激活所述第二组件之前恢复到充足的等级。所述延迟的长度可跟踪所述第一组件的充电时间以适应广泛范围的操作条件，而不会在正常操作条件期间不必要地过长。
在检视整个申请后，本公开的其它方面、优点和特征将变得显而易见，申请包含以下部分：附图说明、具体实施方式和权利要求书。
附图说明
图1是包含电压下降控制器的装置的特定说明性方面的框图；
图2是对应于图1的装置的操作的特定方面的时序图；
图3是图1的装置的组件的特定方面的图；
图4是图1的装置的组件的另一特定方面的图；
图5是图1的装置的电压检测器的特定方面的图；
图6是对应于图1的装置的操作的特定方面的时序图；
图7是图1的装置的操作方法的特定方面的流程图；且
图8是可操作以支持本文中所公开的一或多个方法、系统、设备和计算机可读媒体的各个方面的装置的框图。
具体实施方式
参考图1，公开了装置的特定说明性方面且一般将其表示为100。举例来说，装置100可包含或对应于通信装置、音乐播放器、视频播放器、娱乐单元、导航装置、个人数字助理(PDA)、移动装置、计算机、解码器或机顶盒中的至少一个。装置100包含耦合到第二组件104的第一组件102。第一组件102、第二组件104或这两者可对应于存储器组件或处理器组件。装置100包含耦合到第一组件102、第二组件104或这两者的外部电源106。
第一组件102包含第一电压下降控制器164和第一内部电源108。第一电压下降控制器164耦合到经配置以接收例如第一电压120等信号的第一输入132。可响应于第一电压120对应于第一逻辑值而激活第一组件102(例如为其通电)，且可响应于第一电压120对应于第二逻辑值而解除激活第一组件102(例如为其断电)。出于说明的目的，第一逻辑值一般在本文中描述为对应于高电压(例如“1”)，且第二逻辑值一般在本文中描述为对应于低电压(例如“0”)。然而，此类描述仅仅是用于说明，且不是限制性的。
第一组件102还包含耦合到第二组件104的第二输入136的第一输出134。第一输出134可基于第一内部电源108的电压电平而将信号(例如第二电压122)提供给第二组件104的第二输入136。举例来说，第一电压下降控制器164可包含耦合到第一内部电源108的电压检测器112。第一电压下降控制器164可基于由电压检测器112检测到的第一内部电源108的电压电平而确定第二电压122的逻辑值。
第一内部电源108经配置以在第一电压120对应于第一逻辑值时由外部电源106充电。第一内部电源108在第一电压120对应于第二逻辑值时不由外部电源106充电。此外，第一电压下降控制器164可经配置以基于第一内部电源108的第一电压电平是否达到第二电压电平(例如目标电压电平)而设定第二电压122的逻辑值，如下文进一步描述。
可响应于第一输入132接收到对应于第一逻辑值的第一电压120而激活电压检测器112。电压检测器112可产生指示第一内部电源108的第一电压电平是否大于或等于第二电压电平(例如与第一组件102相关联的目标电压电平)的输出。为了说明，电压检测器112可产生第一输出以指示第一电压电平在第一输入132接收对应于第一逻辑值的第一电压120时达到第二电压电平。电压检测器112可产生第二输出以指示第一电压电平未能达到第二电压电平。电压检测器112还可在第一输入132接收到对应于第二逻辑值的第一电压120时产生第二输出。
第一电压下降控制器164可经配置以基于电压检测器112的输出而提供第二电压122，如下文进一步描述。举例来说，第一电压下降控制器164可取决于电压检测器的输出而将第二电压122的值设定成第一逻辑值或第二逻辑值。
第二组件104可包含第二电压下降控制器166和第二内部电源110。第二电压下降控制器166耦合到第二输入136且经配置以从第一电压下降控制器164接收第二电压122。第二内部电源110经配置以响应于第二电压下降控制器166接收到对应于第一逻辑值的第二电压122而由外部电源106充电。第二内部电源110可在第二电压122对应于第二逻辑值时不由外部电源106充电。
虽然装置100说明为包含形成充电序列的两个组件，但是在一些实施方案中，装置100可包含呈充电序列的多于两个组件。举例来说，在一些实施方案中，第二电压下降控制器166的输出(未说明)可耦合到装置100的另一组件(例如充电序列的下一组件)以向下一组件提供另一电压。在这些实施方案中，由第二电压下降控制器166经由第三电压输出的逻辑值可控制对下一组件的激活。为了说明，当第二电压下降控制器166接收对应于第一逻辑值的第二电压122时和当第二内部电源110的电压电平大于或等于特定电压电平(例如与第二组件104相关联的目标电压电平)时，第二电压下降控制器166可输出对应于第一逻辑值的第三电压。同样地，如果第二电压下降控制器166接收对应于第二逻辑值的第二电压122，或如果第二内部电源110的电压电平小于特定电压电平，那么第二电压下降控制器166可输出对应于第二逻辑值的第三电压。
在操作期间，装置100的处理器或控制器(未说明)可发送致使装置100进入睡眠(或备用)模式(例如低功率操作模式)的信号。基于所述信号，第一组件102可接收第一电压120，且第一电压120可对应于第二逻辑值。响应于第一电压120对应于第二逻辑值，装置100的一或多个组件可进入并保持处于睡眠模式下。当装置100在睡眠模式下时，第一内部电源108可从外部电源106解耦且可放电(或保持在不带电或电压降低状态下)。举例来说，第一电压下降控制器164可基于第一电压120的逻辑值而选择性地将第一内部电源108耦合到外部电源106或从外部电源106解耦。
此外，第一电压下降控制器164可将对应于第二逻辑值的第二电压122输出到第二组件104。第二电压下降控制器166可基于第二电压122的逻辑值而选择性地将第二内部电源110耦合到外部电源106或从外部电源106解耦。举例来说，当第二电压122对应于第二逻辑值时，第二内部电源110可从外部电源106解耦且可放电(或保持在不带电或电压降低状态下)。
装置100的处理器或控制器(未说明)可发送致使装置100进入主动模式(例如高功率操作模式)的第二信号。举例来说，装置100可响应于接收到用户输入而过渡到主动模式。基于第二信号，第一电压下降控制器164可接收对应于第一逻辑值的第一电压120，且第一内部电源108可开始由外部电源106充电。由于从不带电状态或低电压状态过渡，第一内部电源108的第一电压电平可首先小于指示第一内部电源108的已充电或主要已充电状态的特定电压电平(例如第二电压电平)。虽然第一电压电平小于第二电压电平，但是第一电压下降控制器164可输出对应于第二逻辑值的第二电压122。当第一内部电源108充电时，第一电压电平可提升为大于或等于第二电压电平。第一电压下降控制器164可在第一电压电平大于或等于第二电压电平时输出对应于第一逻辑值的第二电压122。当第二电压下降控制器166检测到第二电压122对应于第一逻辑值时，第二内部电源110可开始由外部电源106充电。
因此，装置100可通过延迟激活第二组件104直到第一内部电源108的电压电平达到阈值(例如第二电压电平)为止来降低外部电源处的电压下降。延迟可适应广泛范围的操作条件，而不会在正常操作条件期间不必要地过长。
为方便起见而说明装置100，且特定的所说明细节不是限制性的。举例来说，在其它方面，装置100可包含比在图1中所说明更多的组件或更少的组件。作为另一实例，描述为由装置100的特定组件执行的操作可由装置100的多个组件执行。虽然第一组件102描述为基于第一电压120的逻辑值而被激活，但是在其它实施方案中，可基于不同信号、信号集合或不同逻辑值而激活第一组件102。类似地，虽然第二组件104描述为基于第二电压122的逻辑值而被激活，但是在其它实施方案中，可基于不同信号、信号集合或不同逻辑值而激活第二组件104。此外，可基于与第二组件104不同的准则而激活第一组件102。为了说明，可在第一电压120对应于第一逻辑值时激活第一组件102，且可在第二电压122对应于第二逻辑值时激活第二组件104。
参考图2，展示了时序图且一般将其表示为200。在特定方面，时序图200说明图1的装置100的操作。举例来说，时序图200说明装置100的操作期间的各时间处的第一电压120、第二电压122和第一内部电源108的第一电压电平。
在图2中，装置100在时间t0之前处于主动模式(例如较高功率模式)下，从时间t0到时间t1处于睡眠模式(例如较低功率模式)下，且在时间t1之后处于主动模式下。此外，在图2中第一逻辑值由高电压电平表示，且第二逻辑值由低电压电平表示。举例来说，第一电压120在第一电压120高时对应于第一逻辑值，并在第一电压120低时对应于第二逻辑值。同样地，在此实例中，第二电压122在第二电压122高时对应于第一逻辑值，并在第二电压122低时对应于第二逻辑值。因此，在时序图200中，第一电压120在时间t0之前对应于第一逻辑值，并在时间t0之后和时间t1之前对应于第二逻辑值。
当第一电压120对应于第一逻辑值且第一内部电源108充电(例如具有大于或等于特定电压电平的电压电平，例如外部电源106的电压电平)时，由第一电压下降控制器164输出的第二电压122可对应于第一逻辑值。当第二电压122对应于第一逻辑值时，图1的第二组件104的第二内部电源110可由外部电源106充电。
当装置100进入睡眠模式(例如在或约时间t0)时，由第一电压下降控制器164接收到的第一电压120可对应于第二逻辑值。当第一电压120对应于第二逻辑值时，第一内部电源108可从外部电源106解耦。第一内部电源108可在约时间t0时开始放电(例如由于第一组件102中的泄漏电流)。此外，当第一电压120对应于第二逻辑值时，第一输出134可将对应于第二逻辑值的第二电压122提供给图1的第二组件104。基于第二电压122对应于第二逻辑值，图1的第二组件104的第二内部电源110可从外部电源106解耦。
当装置100从睡眠模式过渡到主动模式时，在或约时间t1时，第一电压120可从对应于第二逻辑值过渡到对应于第一逻辑值。基于第一电压120对应于第一逻辑值，第一内部电源108可耦合的外部电源106以被充电。当第一内部电源108充电时，第一内部电源108的电压电平可增大到特定电压电平(例如在或约时间t2时)。基于第一内部电源108的电压电平达到阈值(例如等于或大于特定电压电平)，第二电压122可从对应于第二逻辑值过渡到对应于第一逻辑值。基于第二电压122对应于第一逻辑值，图1的第二组件104的第二内部电源110可耦合到外部电源106以被充电。
第一电压下降控制器164可因此实现激活第一组件102(例如在约第一电压120到对应于第一逻辑值的时间t1时)与激活第二组件104(例如在约第二电压122过渡到对应于第一逻辑值的时间t2时)之间的延迟202。延迟202可使得第一内部电源108的电压能够在图1的第二组件104开始充电之前恢复到充足的电平。
参考图3，展示了第一组件102的特定实施方案。图1的第二组件104可包含与下文参考图3所描述的电路类似的电路。因此，与参考图3所描述的第一组件102相关联的各个方面和操作的细节也可适用于第二组件104或适用于装置100的充电序列的其它组件。
在图3中，第一组件102包含第一电压下降控制器164和第一内部电源108。第一电压下降控制器164包含电源充电电路390、电压检测电路392和输出信号电路394。电源充电电路390可耦合到第一输入132、到外部电源106、到第一内部电源108、到电压检测电路392和到核心单元310(在图3中由电容表示)。电压检测电路392可耦合到第一内部电源108和输出信号电路394。输出信号电路394可经由第一输出134耦合到第二组件(未说明)，例如图1的第二组件104。
在特定方面，第一电压下降控制器164包含一组‘头部’晶体管以将第一内部电源108耦合到外部电源106。举例来说，在图3中，电源充电电路390包含第一晶体管306(例如p沟道场效应晶体管(PFET))和第二晶体管308。第一晶体管306和第二晶体管308的栅极可经由反相器302耦合到第一输入132。第一晶体管306、第二晶体管308或这两者可具有耦合到外部电源106的源极。第一晶体管306、第二晶体管308或这两者的漏极可经由第一内部电源108(例如core_vdd网格)耦合到核心单元310。在图3中，当激活第一晶体管306、第二晶体管308或这两者时，核心单元310电连接到外部电源106以使得能够为核心单元310充电。
在特定方面，电源充电电路390可经配置以具有激活第一晶体管306(或第一组头部晶体管)的第一时间与激活第二晶体管308(或第二组头部晶体管)的第二时间之间的延迟。相比于由与第一晶体管306同时激活的第二晶体管308引起电压下降，延迟可降低外部电源106的电压下降。第一晶体管306可具有与第二晶体管308不同的特性(例如电阻、阈值电压等)。此外，虽然仅在图3中说明了两个头部晶体管，但是电源充电电路390可包含多于两个头部晶体管。
图3中的电压检测电路392包含反相器314、第三晶体管320(例如n沟道场效应晶体管(NFET))、第四晶体管316(例如通过门NFET)和电压检测器112(例如施密特触发器)。第三晶体管320具有耦合到电源(Vss)318的源极。第三晶体管经配置以操作为耦合到电压检测器112的输入且对反相器302的输出作出响应的下拉装置。第四晶体管316对反相器314的输出作出响应以选择性地将第一内部电源108连接到电压检测器112的输入或从其断开。
反相器302的输出可耦合到第三晶体管320以选择性地激活第三晶体管320。当激活第三晶体管320时，电压检测器112的输入放电或耦合到接地电压(例如到Vss 318)。当第三晶体管320解除激活时，第四晶体管316可选择性地将第一内部电源108连接到电压检测器112的输入。电压检测器112可经配置以指示电压检测器112的输入处的电压是否大于或等于特定电压电平(例如0.75伏)。举例来说，电压检测器112可经配置以输出对应于特定逻辑值(例如0)的电压，以指示电压检测器112的输入大于或等于特定电压电平(例如目标电压)，并输出对应于第二特定逻辑值(例如1)的电压，以指示电压检测器112的输入小于特定电压电平。在特定方面，电压检测器112经配置以比较电压检测器112的输入与多个不同目标电压(例如高目标电压和低目标电压)以减少由于输入处的噪声的错误输出。举例来说，电压检测器112可经配置以继续在到电压检测器112的输入从处于或高于高目标电压下降低于低目标电压时输出第一逻辑值，并在所述输入下降低于低目标电压时输出第二逻辑值。作为另一实例，电压检测器112可经配置以继续在到电压检测器112的输入从低于低目标电压提升到高目标电压时输出第二逻辑值，并在所述输入提升高于高目标电压时输出第一逻辑值。
输出信号电路394包含输出选择电路(例如反相器、“或”门和“与”门)和延迟缓冲器332。延迟缓冲器332的输出可耦合到第一输出134。输出信号电路394还可包含旁路输入326，旁路输入326可用以绕过(例如覆写)电压检测电路392的功能性。
可能存在延迟缓冲器332的输入的改变与延迟缓冲器332的输出(例如第一输出134)的对应改变之间的延迟。延迟缓冲器332的延迟可用作接收第一电压120的逻辑值的改变与第二电压122的逻辑值的改变之间的阈值(例如最小)延迟。
在操作期间，第一电压120可在睡眠模式(例如低功率操作模式)下在操作期间对应于第二逻辑值(例如“0”值)，并可在主动模式下在操作期间对应于第一逻辑值(例如“1”值)。当第一电压120过渡到对应于第二逻辑值时(例如当激活睡眠模式时)，第一内部电源108(例如通过第一晶体管306和第二晶体管308)从外部电源106解耦，并可被允许放电。反相器302的输出可解除激活第四晶体管316以从电压检测器112隔离第一内部电源108，且电压检测器112可输出对应于第一逻辑值(例如1)的电压。输出信号电路394的输出选择电路可将第二逻辑值(例如0)提供给延迟缓冲器332，且在最小延迟之后，第二电压122可过渡以对应于第二逻辑值。
当第一电压120过渡到对应于第一逻辑值时(例如当激活主动模式时)，可激活第一晶体管306、第二晶体管308或这两者以将第一内部电源108耦合到外部电源106。此外，可激活第四晶体管316，且可解除激活第三晶体管320。因此，第一内部电源108可连接到电压检测器112的输入。
当电压检测器112的输入处的电压大约等于或大于特定电压电平(例如第一目标电压，例如高目标电压)时，电压检测器112的输出可从第一逻辑值(例如1)过渡到第二逻辑值(例如0)，从而致使输出选择电路向延迟缓冲器332提供对应于第一逻辑值(例如1)的电压。在特定时间延迟(例如0.5纳秒)之后，第二电压122从第二逻辑值(例如0)过渡到第一逻辑值(例如1)。图3的第一电压下降控制器164可因此产生激活第一组件102与提供输出以致使激活充电序列中的下一组件之间的延迟。
参考图4，展示了第一组件102的另一特定实施方案。图1的第二组件104可包含与下文参考图4所描述的电路类似的电路。因此，与参考图4所描述的第一组件102相关联的各个方面和操作的细节也可适用于第二组件104或适用于装置100的充电序列的其它组件。
在图4中，第一组件102包含第一电压下降控制器164。第一电压下降控制器164包含耦合到第一输入132且耦合到电压检测电路492和输出信号电路494的反相器426。电压检测电路492基于第一内部电源108的电压电平和基于反相器426的输出而产生输出404。输出信号电路494对反相器426的输出和电压检测电路492的输出404作出响应以产生第一输出134。
电压检测电路492的逻辑(例如图4中的反相器422和NOR门)可基于第一电压120的逻辑值而向电压检测器412提供检测器启用信号。电压检测器412可对应于图1的电压检测器112，且参考图5更详细地描述。电压检测器412可耦合到第一内部电源108(vddhx)。当(基于检测器启用信号而)被激活时，电压检测器412可向输出信号电路494提供指示第一内部电源108的第一电压是否达到(例如大于或等于)外部电源106(vddmx)(例如功率轨)的第二电压的输出。
输出信号电路494可包含复位置位(RS)闩锁器414和一连串反相器(反相器链430)。由反相器链430产生的延迟可用作(例如响应于第一电压120)激活第一组件102与产生对应于第一逻辑值的第二电压122之间的阈值(例如最小)延迟。图4的第一电压下降控制器164可因此产生激活第一组件102与提供输出以致使激活充电序列中的下一组件之间的延迟。
参考图5，公开了图4的电压检测器412的特定方面。在图5中，电压检测器412包含第一上拉电路516和第二上拉电路524，所述上拉电路经配置以接收检测器启用信号502。检测器启用信号502可对应于图4的检测器启用信号。电压检测器412还包含耦合以从外部电源106(vddmx)接收电压的第一下拉电路520与第二下拉电路528。
第一上拉电路516和第一下拉电路520经配置以响应于检测器启用信号502和外部电源106而操作为第一反相器。第一反相器的输出512(Vddmx_vt)可作为第二上拉电路524的输入提供。第二上拉电路524和第二下拉电路528经配置以响应于检测器启用信号502、第一反相器的输出512和外部电源106而操作为第二反相器。当第一内部电源108与第一反相器的输出512之间的电压差动充足时，第二反相器的输出的状态会改变(例如从第二逻辑值改变成第一逻辑值)。因此，电压检测器412在激活时可指示第一内部电源108的第一电压电平是否达到目标电压电平(例如大约等于外部电源106的第二电压电平)。
参考图6，公开了时序图且一般将其表示为600。时序图600可不同于图2的时序图200，区别在于时序图600说明检测器启用信号502和电压检测器412的输出信号602的示范性值。如同图2的时序图200，图1的装置100可在时间t0之前处于主动模式(例如高功率操作模式)下，从时间t0到时间t1处于睡眠模式(例如较低功率模式)下，且在时间t1之后处于主动模式下。
在时间t1时，反相的第一电压120从对应于第二逻辑值过渡到对应于第一逻辑值。检测器启用信号502可基于第一电压120过渡到对应于第一逻辑值而激活电压检测器412。此外，第一内部电源108可开始基于第一电压120过渡到对应于第一逻辑值而使用外部电源106来进行充电。当第一内部电源108的电压电平小于目标电压电平(例如外部电源106的电压电平)时，输出信号602可具有第二逻辑值(例如0)。
在或约时间tA时，第一内部电源108的第一电压电平可达到(例如大约等于)目标电压电平，且输出信号602可过渡到对应于第一逻辑值(例如1)。在延迟之后(例如在或约时间t2时)，第二电压122(对应于图1的第一输出134)可开始过渡到对应于第一逻辑值(例如1)。tA与t2之间的延迟可至少部分地归因于RS闩锁器414处的闩锁和图4的反相器链430的延迟。
检测器启用信号502可随后过渡到对应于第二逻辑值(例如0)，以响应于第一输出134过渡到对应于第一逻辑值而停用电压检测器412。
参考图7，展示了操作方法的特定方面，且一般将其表示为700。在特定方面，方法700可由以下各项执行：装置100、第一组件102、第二组件104、第一电压下降控制器164、第二电压下降控制器166、图1的电压检测器112、图4的电压检测器412或其组合。
方法700包含在702处在装置的第一组件的第一输入处接收第一电压。举例来说，装置100的第一组件102可接收第一电压120，如参考图1所描述。
在704处，响应于第一电压对应于第一逻辑值而使用外部电源来为第一组件的第一内部电源充电。举例来说，外部电源106可响应于第一电压120对应于第一逻辑值而为第一组件102的第一内部电源108充电，如参考图1所描述。
在706处，响应于第一内部电源的第一电压电平达到第二电压电平而将对应于第一逻辑值的第二电压从装置的第一组件提供给第二组件。举例来说，图1的第一组件102可响应于第一内部电源108的第一电压电平达到第二电压电平而将对应于第一逻辑值的第二电压122提供给装置100的第二组件104，如参考图1所描述。
可响应于第二组件接收到对应于来自第一组件的第一逻辑值的第二电压而使用外部电源来为装置的第二组件的第二内部电源充电。举例来说，图1的外部电源106可响应于第二电压122对应于第一逻辑值而为装置100的第二组件104的第二内部电源110充电。方法700可因此实现产生激活第一组件与提供激活第二组件的信号之间的延迟。
参考图8，描绘了通信装置的特定说明性方面的框图，且一般将其表示为800。装置800包含耦合到存储器832的处理器810(例如数字信号处理器(DSP))。处理器810可耦合到(或包含)第一组件102、第二组件104或这两者。替代地或另外，存储器832可耦合到(或包含)第一组件102、第二组件104或这两者。在特定方面，装置800的一或多个组件可执行参考图1到7的系统和方法所描述的一或多个操作。
存储器832可以是存储计算机可执行指令856的非瞬态计算机可读媒体，所述指令可由处理器810执行以致使处理器810在从低功率状态(例如睡眠模式)过渡到较高功率状态(例如主动模式)期间控制图1的外部电源106的电压下降。举例来说，指令可以是处理器810可执行的，以致使图1的第一电压120对应于第一逻辑值，使得当第一内部电源108的电压电平达到目标电压时，第一组件102将对应于第一逻辑值的第二电压122提供给第二组件104，如上文所描述。图1的外部电源106可对应于图8的电源844。
图8还指示无线控制器840可耦合到处理器810和天线842。在特定方面，处理器810、显示器控制器826、存储器832、编解码器834和无线控制器840包含于系统级封装或芯片上系统装置822中。在特定方面，输入装置830和电源844耦合到芯片上系统装置822。此外，在特定方面，如图8中所说明，显示器828、输入装置830、扬声器836、麦克风838、天线842和电源844位于芯片上系统装置822的外部。然而，显示器828、输入装置830、扬声器836、麦克风838、天线842和电源844中的每一个可耦合到芯片上系统装置822的组件，例如接口或控制器。
结合所描述方面，一种设备包含：用于控制装置的第一组件处的电压下降的装置，其经配置以：在第一组件的第一输入处接收第一电压；响应于第一电压对应于第一逻辑值而使用外部电源来为第一组件的第一内部电源充电；以及响应于第一内部电源的第一电压电平达到第二电压电平而将对应于第一逻辑值的第二电压从第一组件的第一输出提供给装置的第二组件的第二输入。举例来说，用于控制第一组件处的电压下降的装置可包含：图1、3、4和8的第一电压下降控制器164；图1和8的第一组件102；图1的装置100；图8的装置800；经配置以执行以下操作的一或多个其它装置、电路、模块或指令：在第一组件的第一输入处接收第一电压；响应于第一电压对应于第一逻辑值而使用外部电源来为第一组件的第一内部电源充电；以及响应于第一内部电源的第一电压电平达到第二电压电平而将对应于第一逻辑值的第二电压从第一组件的第一输出提供给装置的第二组件的第二输入；或其组合。
所述设备还包含用于控制第二组件处的电压下降的装置，其经配置以响应于第二电压对应于第一逻辑值而使用外部电源来为第二组件的第二内部电源充电。举例来说，用于控制第二组件处的电压下降的装置可包含：图1的第二电压下降控制器166；图1和8的第二组件104；图1的装置100；图8的装置800；经配置以执行以下操作的一或多个其它装置、电路、模块或指令：响应于第二电压对应于第一逻辑值而使用外部电源来为第二组件的第二内部电源充电；或其组合。
所述设备还可包含：用于引入确定第一内部电源的第一电压电平达到第二电压电平的时间与将对应于第一逻辑值的第二电压提供给第二组件的第二时间之间的延迟的装置。举例来说，用于引入所述延迟的装置可包含：图3的延迟缓冲器332；图3的输出信号电路394；图4的反相器链430；图4的输出信号电路494；图1的装置100；图8的装置800；经配置以执行以下操作的一或多个其它装置、电路、模块或指令：引入确定第一内部电源的第一电压电平达到第二电压电平的时间与将对应于第一逻辑值的第二电压提供给第二组件的第二时间之间的延迟；或其组合。
所述设备还可包含用于检测第一内部电源的第一电压电平的装置。举例来说，用于检测第一内部电源的第一电压电平的装置可包含：图1和3的电压检测器112；图4和5的电压检测器412；图3的电压检测电路392；图4的电压检测电路492；图1的装置100；图8的装置800；经配置以检测第一内部电源的第一电压电平的一或多个其它装置、电路、模块或指令；或其组合。
所属领域的技术人员将进一步了解，结合本文所公开的各方面所描述的各种说明性逻辑块、配置、模块、电路、和算法步骤可实施为电子硬件、计算机软件或这两者的组合。上文已大体在其功能性方面描述了各种说明性组件、块、配置、模块、电路和步骤。此功能性是实施为硬件还是软件取决于特定应用和施加于整个系统的设计约束。所属领域的技术人员可以针对每一特定应用以不同方式实施所描述功能性，但此类实施决策不应被解释为引起对本公开的范围的偏离。
结合本文中所公开的方面描述的方法或算法的步骤可以硬件、以由处理器执行的软件模块或以这两者的组合直接体现。软件模块可驻存于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移除式磁盘、压缩光盘只读存储器(CD-ROM)或此项技术中已知的任何其它形式的非暂时性存储媒体中。示范性非暂时性(例如有形的)存储媒体耦合到处理器，使得处理器可从所述存储媒体读取信息并将信息写入到所述存储媒体。在替代方案中，存储媒体可与处理器成整体。处理器和存储媒体可以驻存于专用集成电路(ASIC)中。ASIC可驻存于计算装置或用户终端中。在替代方案中，处理器和存储媒体可以作为离散组件驻存于计算装置或用户终端中。
提供对所公开方面的先前描述，以使得所属领域的技术人员能够制造或使用所公开方面。对这些方面的各种修改对于所属领域的技术人员将易于显而易见，且在不脱离本公开的范围的情况下，本文中所定义的原理可应用于其它方面。因此，本公开并不意图限于本文中所展示的方面，而应被赋予与如由所附权利要求书定义的原理和新颖特征一致的可能的最广范围。

Claims (30)

1.一种装置，其包括：
第一组件，其耦合到外部电源，所述第一组件包含：
第一输入，其经配置以接收第一电压；
第一内部电源，其经配置以响应于所述第一电压对应于第一逻辑值而由所述外部电源充电；以及
电压下降控制器，其经配置以响应于所述第一内部电源的第一电压电平达到第二电压电平，经由第一输出而输出第二电压，所述第二电压对应于所述第一逻辑值；以及
第二组件，其耦合到所述外部电源，所述第二组件包含经配置以从所述第一输出接收所述第二电压的第二输入。
2.根据权利要求1所述的装置，其中所述第二组件进一步包含第二内部电源，所述第二内部电源经配置以响应于所述第二电压对应于所述第一逻辑值而由所述外部电源充电。
3.根据权利要求2所述的装置，其中所述第二内部电源经配置以响应于所述第二电压对应于第二逻辑值而从所述外部电源断开。
4.根据权利要求1所述的装置，其中所述第一内部电源经配置以在所述第一电压对应于所述第一逻辑值时由所述外部电源充电，其中所述电压下降控制器经配置以在所述第一电压对应于所述第一逻辑值时响应于所述第一电压电平达到所述第二电压电平而输出对应于所述第一逻辑值的所述第二电压，且其中所述第二组件进一步包含第二内部电源，所述第二内部电源经配置以在所述第二电压对应于所述第一逻辑值时由所述外部电源充电。
5.根据权利要求1所述的装置，其中所述第二电压电平是所述外部电源的电压电平或是目标电压电平。
6.根据权利要求1所述的装置，其中所述第一内部电源经配置以响应于所述第一电压对应于第二逻辑值而从所述外部电源断开。
7.根据权利要求1所述的装置，其中所述电压下降控制器经配置以响应于所述第一电压对应于第二逻辑值而将所述第一内部电源从所述外部电源解耦。
8.根据权利要求1所述的装置，其中所述电压下降控制器经进一步配置以响应于所述第一电压对应于第二逻辑值，经由所述第一输出而输出对应于所述第二逻辑值的所述第二电压。
9.根据权利要求1所述的装置，其中所述电压下降控制器包含电压检测器，其中所述电压检测器的输入耦合到所述第一内部电源，且其中所述电压检测器的输出耦合到所述第一输出。
10.根据权利要求9所述的装置，其中所述电压检测器的所述输入经配置以响应于所述第一电压对应于所述第一逻辑值而从所述第一内部电源接收电压。
11.根据权利要求9所述的装置，其中所述电压检测器的所述输入经配置以响应于所述第一电压对应于第二逻辑值而接收接地电压。
12.根据权利要求9所述的装置，其进一步包括耦合到所述电压检测器的所述输出的输出信号电路，其中所述输出信号电路经配置以基于所述电压检测器的所述输出和基于所述第一电压对应于所述第一逻辑值而将对应于所述第一逻辑值的所述第二电压提供给所述第二组件。
13.根据权利要求12所述的装置，其中所述输出信号电路包含延迟缓冲器，所述延迟缓冲器引起所述第一电压对应于所述第一逻辑值的第一时间与所述第二电压对应于所述第一逻辑值的第二时间之间的至少一特定延迟。
14.根据权利要求12所述的装置，其中所述输出信号电路包含反相器链，所述反相器链引起所述第一电压对应于所述第一逻辑值的第一时间与所述第二电压对应于所述第一逻辑值的第二时间之间的至少一特定延迟。
15.根据权利要求9所述的装置，其中所述电压检测器包含施密特触发器。
16.根据权利要求1所述的装置，其进一步包括耦合到所述电压下降控制器的所述第一输出的闩锁器，其中所述第一输出经配置以响应于所述闩锁器的输出具有所述第一逻辑值而输出对应于所述第一逻辑值的所述第二电压。
17.一种用于控制电压下降的方法，所述方法包括：
在装置的第一组件的第一输入处接收第一电压；
响应于所述第一电压对应于第一逻辑值而使用外部电源来为所述第一组件的第一内部电源充电；以及
响应于所述第一内部电源的第一电压电平达到第二电压电平而将第二电压从所述第一组件的第一输出提供给所述装置的第二组件的第二输入，所述第二电压对应于所述第一逻辑值，其中所述第二电压的所述第一逻辑值致使所述第二组件的第二内部电源充电。
18.根据权利要求17所述的方法，其进一步包括响应于所述第二电压对应于所述第一逻辑值而使用所述外部电源来为所述第二内部电源充电。
19.根据权利要求17所述的方法，其进一步包括响应于所述第一电压对应于第二逻辑值：
从所述第一内部电源断开所述外部电源；以及
将对应于所述第二逻辑值的所述第二电压从所述第一输出提供给所述第二输入。
20.根据权利要求17所述的方法，其进一步包括响应于所述第二电压对应于第二逻辑值而从所述第二内部电源断开所述外部电源。
21.根据权利要求17所述的方法，其进一步包括响应于所述第一电压对应于所述第一逻辑值而将所述第一内部电源连接到电压检测器的输入。
22.根据权利要求21所述的方法，其进一步包括响应于所述第一电压对应于第二逻辑值而从所述电压检测器的所述输入断开所述第一内部电源。
23.根据权利要求17所述的方法，其中所述第二电压电平是所述外部电源的电压电平或是目标电压电平。
24.根据权利要求17所述的方法，其进一步包括引入确定所述第一内部电源的所述第一电压电平达到所述第二电压电平的时间与输出对应于所述第一逻辑值的所述第二电压的第二时间之间的延迟。
25.一种用于控制电压下降的计算机可读存储装置，所述计算机可读存储装置存储在由处理器执行时致使所述处理器执行包括以下各项的操作的指令：
将第一电压提供给装置的第一组件的第一输入，其中所述第一电压对应于第一逻辑值致使所述第一组件的第一内部电源由外部电源充电；以及
响应于所述第一内部电源的第一电压电平达到第二电压电平而将第二电压提供给所述装置的第二组件的第二输入，所述第二电压对应于所述第一逻辑值，其中所述第二电压对应于所述第一逻辑值致使所述装置的所述第二组件的第二内部电源由所述外部电源充电。
26.根据权利要求25所述的计算机可读存储装置，其中所述操作进一步包括：
将对应于第二逻辑值的所述第一电压提供给所述第一组件的所述第一输入，其中所述第一电压对应于所述第二逻辑值致使所述第一内部电源从所述外部电源断开；以及
将对应于所述第二逻辑值的所述第二电压提供给所述第二组件的所述第二输入，其中所述第二电压对应于所述第二逻辑值致使所述第二内部电源从所述外部电源断开。
27.一种设备，其包括：
用于控制装置的第一组件处的电压下降的装置，其经配置以：在所述第一组件的第一输入处接收第一电压；响应于所述第一电压对应于第一逻辑值而使用外部电源来为所述第一组件的第一内部电源充电；以及响应于所述第一内部电源的第一电压电平达到第二电压电平而将对应于所述第一逻辑值的第二电压从所述第一组件的第一输出提供给所述装置的第二组件的第二输入；以及
用于控制所述第二组件处的电压下降的装置，其经配置以响应于所述第二电压对应于所述第一逻辑值而使用所述外部电源来为所述第二组件的第二内部电源充电。
28.根据权利要求27所述的设备，其进一步包括用于引入确定所述第一内部电源的所述第一电压电平达到所述第二电压电平的时间与将对应于所述第一逻辑值的所述第二电压提供给所述第二组件的第二时间之间的延迟的装置。
29.根据权利要求27所述的设备，其进一步包括用于检测所述第一内部电源的所述第一电压电平的装置。
30.根据权利要求27所述的设备，其中用于控制所述第一组件处的电压下降的所述装置和用于控制所述第二组件处的电压下降的所述装置集成到以下各项中的至少一个中：通信装置、音乐播放器、视频播放器、娱乐单元、导航装置、个人数字助理PDA、移动装置、计算机、解码器或机顶盒。
CN201680018076.4A 2015-04-10 2016-03-10 消费者的菊链式电压稳定性相依交错加电 Active CN107430412B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/684,128 US9851730B2 (en) 2015-04-10 2015-04-10 Voltage droop control
US14/684,128 2015-04-10
PCT/US2016/021835 WO2016164137A1 (en) 2015-04-10 2016-03-10 Daisy-chained voltage-stability dependent staggered power-up of consumers

Publications (2)

Publication Number Publication Date
CN107430412A true CN107430412A (zh) 2017-12-01
CN107430412B CN107430412B (zh) 2019-04-26

Family

ID=55637464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680018076.4A Active CN107430412B (zh) 2015-04-10 2016-03-10 消费者的菊链式电压稳定性相依交错加电

Country Status (5)

Country Link
US (2) US9851730B2 (zh)
EP (1) EP3281084A1 (zh)
JP (1) JP6345356B2 (zh)
CN (1) CN107430412B (zh)
WO (1) WO2016164137A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106896892A (zh) * 2017-01-10 2017-06-27 西安紫光国芯半导体有限公司 一种能够消除亚稳态的多电源系统上电检测电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9851730B2 (en) 2015-04-10 2017-12-26 Qualcomm Incorporated Voltage droop control
US10552250B2 (en) 2017-10-10 2020-02-04 International Business Machines Corporation Proactive voltage droop reduction and/or mitigation in a processor core
US11640834B2 (en) * 2020-10-24 2023-05-02 Mediatek Singapore Pte. Ltd. Voltage droop reduction with a secondary power supply

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841313A (en) * 1995-08-30 1998-11-24 Cherry Semiconductor Corporation Switch with programmable delay
DE102005032294A1 (de) * 2005-07-11 2007-01-18 Infineon Technologies Ag Schaltkreis mit einer Aufweckfuntion für einen Teil des Schaltkreises
US20070055896A1 (en) * 2005-09-02 2007-03-08 Er Kim S Voltage regulator having reduced droop
US20090184700A1 (en) * 2008-01-23 2009-07-23 Denso Corporation Electronic control system and power supply unit of the system
US20150070056A1 (en) * 2013-09-06 2015-03-12 Micron Technology, Inc. Apparatuses and related methods for staggering power-up of a stack of semiconductor dies

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6000829A (en) * 1996-09-11 1999-12-14 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit capable of compensating for flucuations in power supply voltage level and method of manufacturing the same
US5910690A (en) 1997-02-11 1999-06-08 Cabletron Systems, Inc. Hotswappable chassis and electronic circuit cards
JP2000011649A (ja) * 1998-06-26 2000-01-14 Mitsubishi Electric Corp 半導体装置
JP2002032988A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
DE10349072B3 (de) 2003-10-14 2005-02-03 Msa Auer Gmbh Schaltungsanordnung zur Einschaltstrombegrenzung für an einen Baugruppenträger angeschlossene Elektronikmodule
JP4820571B2 (ja) * 2005-04-15 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7605644B2 (en) 2007-05-03 2009-10-20 Arm Limited Integrated circuit power-on control and programmable comparator
KR101001145B1 (ko) * 2008-12-26 2010-12-17 주식회사 하이닉스반도체 상변환 메모리 장치의 내부전압 생성회로 및 생성방법
US8102205B2 (en) * 2009-08-04 2012-01-24 Qualcomm, Incorporated Amplifier module with multiple operating modes
US9013851B2 (en) 2010-02-22 2015-04-21 Broadcom Corporation Inrush current control circuit and method for utilizing same
US9483098B2 (en) * 2010-04-01 2016-11-01 Qualcomm Incorporated Circuits, systems and methods to detect and accommodate power supply voltage droop
US20130043922A1 (en) * 2011-08-18 2013-02-21 Qualcomm Incorporated Supply collapse detection circuit
US8957657B2 (en) 2011-09-16 2015-02-17 Fairchild Semiconductor Corporation Startup of DC-DC converters utilizing multiple power segments
US8949645B2 (en) 2012-01-24 2015-02-03 Nvidia Corporation Power distribution for microprocessor power gates
US8669794B2 (en) * 2012-02-21 2014-03-11 Qualcomm Incorporated Circuit for detecting a voltage change using a time-to-digital converter
US9335814B2 (en) * 2013-08-28 2016-05-10 Intel Corporation Adaptively controlling low power mode operation for a cache memory
TWI503645B (zh) * 2014-05-07 2015-10-11 Nuvoton Technology Corp 電壓調節器、方法與晶片
US10146284B2 (en) * 2014-05-20 2018-12-04 Entropic Communications, Llc Method and apparatus for providing standby power to an integrated circuit
US9704581B2 (en) * 2014-12-27 2017-07-11 Intel Corporation Voltage ramping detection
US9851730B2 (en) 2015-04-10 2017-12-26 Qualcomm Incorporated Voltage droop control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841313A (en) * 1995-08-30 1998-11-24 Cherry Semiconductor Corporation Switch with programmable delay
DE102005032294A1 (de) * 2005-07-11 2007-01-18 Infineon Technologies Ag Schaltkreis mit einer Aufweckfuntion für einen Teil des Schaltkreises
US20070055896A1 (en) * 2005-09-02 2007-03-08 Er Kim S Voltage regulator having reduced droop
US20090184700A1 (en) * 2008-01-23 2009-07-23 Denso Corporation Electronic control system and power supply unit of the system
US20150070056A1 (en) * 2013-09-06 2015-03-12 Micron Technology, Inc. Apparatuses and related methods for staggering power-up of a stack of semiconductor dies

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106896892A (zh) * 2017-01-10 2017-06-27 西安紫光国芯半导体有限公司 一种能够消除亚稳态的多电源系统上电检测电路
CN106896892B (zh) * 2017-01-10 2019-07-05 西安紫光国芯半导体有限公司 一种能够消除亚稳态的多电源系统上电检测电路

Also Published As

Publication number Publication date
EP3281084A1 (en) 2018-02-14
US20160299517A1 (en) 2016-10-13
JP6345356B2 (ja) 2018-06-20
US20180046209A1 (en) 2018-02-15
CN107430412B (zh) 2019-04-26
US9851730B2 (en) 2017-12-26
JP2018512679A (ja) 2018-05-17
WO2016164137A1 (en) 2016-10-13
US10133285B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
CN107430412B (zh) 消费者的菊链式电压稳定性相依交错加电
CN103812090B (zh) 电子设备、电池保护方法和装置
CN107079220A (zh) 经缩减的麦克风通电等待时间
JP6932733B2 (ja) 無線ヘッドセット及び無線ヘッドセットと充電ボックスのアセンブリ
CN105425928B (zh) 电力管理集成电路、电力管理方法和移动设备
US20100176892A1 (en) Ultra Low Power Oscillator
CN203759687U (zh) 用于反向温度依赖性的自适应补偿的装置和系统
CN106063071B (zh) 用于低功率模式期间的电荷恢复的装置
CN104821612A (zh) 充电电路及具有充电电路的电子设备
CN104464600A (zh) 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
TW202240588A (zh) 用於通用快閃記憶體儲存（ufs）的降電模式
US9510280B2 (en) Transmitting beacon frames over a wireless data link
CN103956792A (zh) 一种控制移动终端充电温升的方法及装置
CN110462962B (zh) 利用有源负载的功率多路复用
JP2014509018A (ja) オンチップ電圧調整器を有する半導体デバイス
US9621144B2 (en) Clock gated flip-flop
WO2019062503A1 (zh) 休眠、唤醒控制方法、装置、du、cu和存储介质
WO2017031673A1 (zh) 穿戴式设备及其充电方法
WO2018210146A1 (zh) 一种充电装置的充电方法和充电装置
CN107104478A (zh) 一种信息处理方法及电子设备
CN104486089A (zh) 一种计算机网络唤醒方法及装置
CN107170211A (zh) 电子装置的位置提示方法和电子装置
TWI588642B (zh) 用於諧振時脈之改良能量效率之可組態末級時脈驅動器
CN104217747A (zh) 快闪存储器及快闪存储器基准源电路开关方法
CN107783628A (zh) 电压与频率调整装置、系统芯片以及电压与频率调整方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant